CN108226756A - 一种时钟芯片的测试***及其测试方法 - Google Patents

一种时钟芯片的测试***及其测试方法 Download PDF

Info

Publication number
CN108226756A
CN108226756A CN201810085818.6A CN201810085818A CN108226756A CN 108226756 A CN108226756 A CN 108226756A CN 201810085818 A CN201810085818 A CN 201810085818A CN 108226756 A CN108226756 A CN 108226756A
Authority
CN
China
Prior art keywords
measured
clock
test
clock chip
alarm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810085818.6A
Other languages
English (en)
Other versions
CN108226756B (zh
Inventor
魏人同
龙盛朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd filed Critical SHENZHEN XINGWEIFAN ELECTRONIC TECHNOLOGY Co Ltd
Priority to CN201810085818.6A priority Critical patent/CN108226756B/zh
Publication of CN108226756A publication Critical patent/CN108226756A/zh
Application granted granted Critical
Publication of CN108226756B publication Critical patent/CN108226756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Clocks (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种时钟芯片的测试***及其测试方法；所述测试***包括微控制器、计数器和高速时钟源；所述微控制器用于将测试逻辑写入待测时钟芯片和对待测时钟芯片进行设置以使待测时钟芯片输出报警中断；所述计数器用于计算待测时钟芯片产生的报警中断的周期；所述高速时钟源用于替代待测时钟源产生时钟脉冲信号；所述高速时钟源的频率大于待测时钟源的频率。所述测试方法包括测试计时逻辑和测试计时精度。本发明用一个测试***即可实现测试计时逻辑和测试计时精度，有利于降低测试成本，提高性价比。

Description

一种时钟芯片的测试***及其测试方法
技术领域
本发明涉及时钟电路领域，特别涉及一种时钟芯片的测试***及其测试时钟芯片的计时逻辑和计时精度的方法。
背景技术
时钟电路在各个领域有广泛的应用，时钟电路中的时钟芯片在使用的过程中受压、跌落、接触静电后有可能会产生逻辑异常的现象，如秒钟或分钟在从0走到59的过程中有跳秒、跳分钟或在某一段小时间内循环计时等现象，若逻辑异常发生在年、月的计数上，要等数年、数月才能表现出来。如果在短时间内不能把逻辑异常的时钟芯片检测出来，会造成很大的产品隐患。
另外，时钟芯片的计时误差主要是受到芯片晶体的频率误差影响，而温度的变化会影响晶体的频率误差。使用数字温补的时钟芯片其补偿方式通常为每20秒对32.768kHz的计数脉冲进行一次调整，通过增加或减少计数脉冲来达到调整时间快慢的目的。通常测试时钟芯片的计时精度是测量32.768kHz的频率误差，而时钟芯片输出的32.768kHz是没有经过补偿的，由于温度的变化会影响晶体的频率误差，通过测量32.768kHz的频率误差的方法不能对不同温度下时钟芯片的计时误差进行准确测试。
发明内容
本发明的目的是为了解决现有技术在短时间内不能把逻辑异常的时钟芯片检测出来以及无法在不同温度下测试时钟芯片的计时精度的问题，提出一种时钟芯片的测试***及其测试方法。
为解决上述技术问题，本发明采用以下技术方案：
一种时钟芯片的测试***，包括微控制器、计数器和高速时钟源；所述微控制器用于将测试逻辑写入待测时钟芯片和对待测时钟芯片进行设置以使待测时钟芯片输出报警中断；所述计数器用于计算待测时钟芯片产生的报警中断的周期；所述高速时钟源用于替代待测时钟源产生时钟脉冲信号；所述高速时钟源的频率大于待测时钟源的频率。
在一些优选的实施方式中，还包括高低温箱，所述高低温箱用于为测试提供温度不同的测试环境。
在一些优选的实施方式中，所述测试***设有测试口，所述测试口用于与不同的测试座连接，所述测试座用于与不同的待测时钟芯片连接。
在另一方面，本发明提供一种时钟芯片的测试***的测试方法，包括测试计时逻辑：
高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片；
微控制器将测试逻辑写入待测时钟芯片；
微控制器判断待测时钟芯片的计时逻辑是否正确。
在另一方面，本发明还提供一种时钟芯片的测试***的测试方法，包括测试计时精度：
在可提供不同温度的空间进行计时精度的测试；
微控制器对待测试时钟芯片进行设置以使待测时钟芯片输出报警中断；
待测时钟源产生时钟脉冲信号传输至待测时钟芯片；
待测时钟芯片输出报警中断至计数器；
计数器计算待测时钟芯片产生的报警中断的周期。
在一些优选的实施方式中，还包括测试计时逻辑：
高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片；
微控制器将测试逻辑写入待测时钟芯片；
微控制器判断待测时钟芯片的计时逻辑是否正确。
在一些优选的实施方式中，所述报警中断的形式包括如下之一或者多个的组合：秒钟报警中断、分钟报警中断、小时报警中断。
在一些优选的实施方式中，计算待测时钟芯片产生的报警中断的周期具体包括：记录报警中断的下降沿之间的周期或者记录报警中断的上升沿之间的周期。
在一些优选的实施方式中，所述报警中断的时间长度为温度补偿的时间间隔的整数倍。
在一些优选的实施方式中，所述待测时钟芯片的温度补偿的方式包括数字温度补偿和模拟温度补偿。
与现有技术相比，本发明的有益效果有：
时钟芯片的测试***在测试待测时钟芯片的计时精度时，使待测时钟芯片输出报警中断，通过计数器计算待测时钟芯片产生的报警中断的周期，由于时钟芯片内的数字温度补偿电路对时钟源进行了温度补偿，弥补了温度给待测时钟源带来的误差，而报警中断是时钟电路的时间点与报警时间(设定的时间点)一致的时候才产生的，从而使用测量报警中断周期的方法来测量待测时钟芯片在不同温度下的计时精度。时钟芯片的测试***在测试待测时钟芯片的计时逻辑时，高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片，通过测试逻辑判断待测时钟芯片的计时逻辑是否正确，高速时钟源的频率大于待测时钟源的频率，加快了计时逻辑的运行，从而减少逻辑测试消耗的时间，实现在短时间内把逻辑异常的时钟芯片检测出来。用一个测试***即可实现测试计时逻辑和测试计时精度，有利于降低测试成本，提高性价比。
附图说明
图1示出本发明的测试***的电路结构图；
图2示出本发明的测试***的工作原理图；
图3示出本发明的测试***的一种变型方式的工作原理图；
图4示出本发明的测试***的另一种变型方式的结构示意图；
图5示出本发明测试计时精度的流程图；
图6示出本发明的两个相邻的报警中断的波形图；
图7示出本发明测试计时逻辑的流程图。
具体实施方式
以下对本发明的实施方式作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。
时钟电路主要包括时钟芯片单元和时钟源。时钟源包括无源晶体，该无源晶体的频率一般是32.768kHz。时钟芯片单元包括时钟芯片及其***电路。时钟源的无源晶体产生基准信号，该基准信号被传输至时钟芯片单元，由时钟芯片单元处理成年、月、日、时、分、秒等时间信息，从而实现计时。由于无源晶体的频率会受到温度的影响，时钟芯片的***电路通常包括温度补偿电路，温度补偿电路每隔一段时间，比如20秒、30秒或者60秒，对频率为32.768kHz的无源晶体的计数脉冲进行一次调整，通过增加或减少计数脉冲来达到调整时间快慢的目的。
参考图1，本发明提供一种时钟芯片的测试***100，该***包括微控制器110、计数器120和高速时钟源130。测试***100用于测试时钟电路的时钟芯片的计时精度和计时逻辑。
参考图2，微控制器110用于与待测时钟芯片210进行通信，将测试逻辑写入待测时钟芯片210和对待测时钟芯片210进行设置以使待测时钟芯片210输出报警中断。微控制器110将测试逻辑写入待测时钟芯片210是用于测试计时逻辑，微控制器110对待测时钟芯片210进行设置以使待测时钟芯片210输出报警中断则是用于测试计时精度。
计数器120用于计算待测时钟芯片210产生的报警中断的周期，以便测试计时精度。计数器120可选用测量精度≥±2×10-8的高精度计数器。
高速时钟源130用于替代待测时钟源220产生时钟脉冲信号，高速时钟源130的频率大于待测时钟源220的频率。待测时钟源220的无源晶体的频率一般是32.768kHz，采用高速的时钟源代替待测时钟源220，可以加快计时逻辑的运行。高速时钟源130的频率可以是1MHz、2MHz、3MHz、4MHz、5MHz、8MHz或者10MHz以上，只要在待测时钟芯片的识别范围内即可。
可见，本发明的时钟电路的测试***既可以用于测试计时逻辑，也可以用于测试计时精度。
以上对本发明作了说明，但本发明还可以有一些变型方式，比如：
参考图3，还包括高低温箱140，高低温箱140用于为测试提供温度不同的测试环境；如此便可在不同温度的环境下测试时钟芯片的计时精度。
参考图4，测试***100上设有测试口150，测试口150用于与不同的测试座160连接，测试座160用于与不同的待测时钟芯片210连接，在测试不同的待测时钟芯片210时，更换测试座160即可，从而对不同的待测时钟芯片210进行测试。
上述测试***可采用如下的测试方法：
参考图5，测试计时精度的步骤如下：
S110、在可提供不同温度的空间进行计时精度的测试。比如在高低温箱140中开展测试，或者在冷藏室中，或者在冰柜中，本发明不以此为限。
S120、微控制器110与待测试时钟芯片210进行通信，对待测试时钟芯片210进行设置以使待测时钟芯片210输出报警中断。具体的，微控制器110对待测时钟芯片210进行初始化设置，使待测时钟芯片210输出报警中断，比如输出秒钟报警中断、分钟报警中断、小时报警中断或者不同类型报警中断的组合或者不同周期的同类型报警中断组合等；待测时钟芯片的温度补偿的方式包括数字温度补偿和模拟温度补偿；不管哪种温度补偿的方式，为准确地测试计时精度，报警中断的时间长度为温度补偿的时间间隔的整数倍，比如1倍、2倍、3倍、4倍、5倍或者6倍以上。
S130、待测时钟源220产生时钟脉冲信号传输至待测时钟芯片210。
S140、待测时钟芯片210输出报警中断至计数器120。由于微控制器110对待测时钟芯片210进行了设置，待测时钟芯片210收到待测时钟源220产生的时钟脉冲信号后会输出报警中断。
S150、计数器120计算待测时钟芯片210产生的报警中断的周期。计数器120计算报警中断的周期的方式有多种，具体可以是记录报警中断的下降沿之间的周期或者记录报警中断的上升沿之间的周期。
下面举例对测试计时精度的过程作详细说明：待测试的时钟电路采用数字温度补偿的方式每隔20秒对频率为32.768kHz的无源晶体的计数脉冲进行一次调整。将待测试的时钟电路置于高低温箱140中，调节高低温箱140的温度至所需要的温度，测试***与待测试的时钟电路连接，微控制器110与待测试时钟芯片210进行通信，微控制器110对待测时钟芯片210进行初始化设置以使待测试时钟芯片210输出周期为60秒的报警中断，也就是数字温度补偿的时间间隔的3倍。报警中断就相当于闹钟，在设定的时间点发出信号，微控制器110在待测试时钟芯片210中设定报警时间，该报警时间就是一个时间点，报警时间有多个，两个报警时间的间隔就是报警中断的时间长度；待测试的时钟电路运行，待测时钟芯片210收到待测时钟源220产生的时钟脉冲信号后计时到报警时间(设定的时间点)就会发出报警中断，比如，当前时间为17:25，按照60秒的报警中断长度，待测时钟芯片210在17:26发出一个报警中断，在17:27又发出一个报警中断。参考图6，计数器120则计算两个相邻的报警中断的下降沿之间的周期，判断该周期是否为标准的60秒，这样就可以判断计时精度。当然，还可以使待测时钟芯片210循环产生报警中断，根据多个报警中断周期的平均值来分析相应的设定温度下时钟芯片的计时精度。
测试计时精度的各个步骤并不是固定的，可以根据实际需要进行调整，比如将上述的步骤S120作为第一步，即提前对待测试时钟芯片210进行设置以使待测时钟芯片210输出报警中断。
根据上述可知，时钟芯片的测试***在测试待测时钟芯片210的计时精度时，使待测时钟芯片210输出报警中断，通过计数器120计算待测时钟芯片210产生的报警中断的周期，由于时钟芯片内的数字温度补偿电路对时钟源220进行了温度补偿，弥补了温度给待测时钟源220带来的误差，而报警中断是时钟电路的时间点与报警时间(设定的时间点)一致的时候才产生的，从而使用测量报警中断周期的方法来测量待测时钟芯片210在不同温度下的计时精度。
参考图7，测试计时逻辑的步骤如下：
S210、高速时钟源130替代待测时钟源220产生时钟脉冲信号传输至待测时钟芯片210。
S220、微控制器110将测试逻辑写入待测时钟芯片210。
S230、微控制器110判断待测时钟芯片210的计时逻辑是否正确。测试逻辑的内容具体为：对秒逻辑、分钟逻辑、小时逻辑、星期逻辑、日逻辑、月逻辑和年逻辑等进行测试，测试是否有跳秒、跳分钟、跳小时或在某一段小时间内循环计时等现象；秒逻辑的计数范围是0-59，分钟逻辑的计数范围是0-59，小时逻辑的计数范围是1-12或者1-23，星期逻辑的计数范围是0-6，日逻辑的计数范围是1-28或者1-29或者1-30或者1-31，月逻辑的计数范围是1-12，年逻辑的计数范围是0-99；可以按这样的顺序测试，先对秒逻辑进行测试，若秒逻辑正常则测试分钟逻辑，如果分钟逻辑也正常则测试小时逻辑，以此类推，一直到年逻辑；其中，任何一个逻辑出现错误，则进行记录，表明待测时钟芯片210的计时逻辑有异常；所有逻辑都正常则表明待测时钟芯片210的计时逻辑正确。
下面举例对测试计时精度的过程作详细说明：测试时钟芯片的计时逻辑时，测试***与待测试的时钟电路连接或者直接与待测时钟芯片连接，频率为5MHz的高速时钟源130替代待测时钟源220产生时钟脉冲信号传输至待测时钟芯片210，微控制器110与待测时钟芯片210进行通信，微控制器110把测试逻辑写入待测时钟芯片210，然后微控制器110判断待测时钟芯片210下一个翻转的逻辑是否正常。
测试计时精度的步骤对于没有待测时钟源220的情况也是适用的，将待测时钟芯片210与测试座160连接即可。
测试计时逻辑的各个步骤并不是固定的，可以根据实际需要进行调整，比如将上述的步骤S220作为第一步，也就是提前将测试逻辑写入待测时钟芯片210。
根据上述可知，时钟芯片的测试***在测试待测时钟芯片210的计时逻辑时，高速时钟源130替代待测时钟源220产生时钟脉冲信号传输至待测时钟芯片210，通过测试逻辑判断待测时钟芯片210的计时逻辑是否正确，高速时钟源130的频率大于待测时钟源220的频率，加快了计时逻辑的运行，从而减少测试计时逻辑消耗的时间，实现在短时间内把逻辑异常的时钟芯片检测出来的目的。
测试计时精度之后，可以继续测试计时逻辑，此时，高速时钟源130替代待测时钟源220产生时钟脉冲信号传输至待测时钟芯片210，测试计时逻辑具体包含的步骤参考上述内容。
测试计时逻辑之后，可以继续测试计时精度，此时，将高速时钟源130切换回与待测时钟芯片210配套的时钟源或者是时钟电路自带的时钟源，测试计时精度具体包含的步骤参考上述内容。
如此，用一个测试***即可实现测试计时逻辑和测试计时精度，有利于降低测试成本，提高性价比。
本发明还提供一种计算机可读存储介质，其存储有与计算设备结合使用的计算机程序，该计算机程序被处理器执行以实现上述方法。
以上内容是结合具体/优选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，其还可以对这些已描述的实施方式做出若干替代或变型，而这些替代或变型方式都应当视为属于本发明的保护范围。

Claims (10)

1.一种时钟芯片的测试***，其特征在于：包括微控制器、计数器和高速时钟源；所述微控制器用于将测试逻辑写入待测时钟芯片和对待测时钟芯片进行设置以使待测时钟芯片输出报警中断；所述计数器用于计算待测时钟芯片产生的报警中断的周期；所述高速时钟源用于替代待测时钟源产生时钟脉冲信号；所述高速时钟源的频率大于待测时钟源的频率。
2.根据权利要求1所述的测试***，其特征在于：还包括高低温箱，所述高低温箱用于为测试提供温度不同的测试环境。
3.根据权利要求1所述的测试***，其特征在于：所述测试***设有测试口，所述测试口用于与不同的测试座连接，所述测试座用于与不同的待测时钟芯片连接。
4.一种时钟芯片的测试***的测试方法，其特征在于包括测试计时逻辑：
高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片；
微控制器将测试逻辑写入待测时钟芯片；
微控制器判断待测时钟芯片的计时逻辑是否正确。
5.一种时钟芯片的测试***的测试方法，其特征在于包括测试计时精度，包括如下步骤：
在可提供不同温度的空间进行计时精度的测试；
微控制器对待测试时钟芯片进行设置以使待测时钟芯片输出报警中断；
待测时钟源产生时钟脉冲信号传输至待测时钟芯片；
待测时钟芯片输出报警中断至计数器；
计数器计算待测时钟芯片产生的报警中断的周期。
6.根据权利要求5所述的方法，其特征在于还包括测试计时逻辑，包括如下步骤：
高速时钟源替代待测时钟源产生时钟脉冲信号传输至待测时钟芯片；
微控制器将测试逻辑写入待测时钟芯片；
微控制器判断待测时钟芯片的计时逻辑是否正确。
7.根据权利要求5所述的方法，其特征在于：所述报警中断的形式包括如下之一或者多个的组合：秒钟报警中断、分钟报警中断、小时报警中断。
8.根据权利要求5所述的方法，其特征在于计算待测时钟芯片产生的报警中断的周期具体包括：记录报警中断的下降沿之间的周期或者记录报警中断的上升沿之间的周期。
9.根据权利要求5所述的方法，其特征在于：所述报警中断的时间长度为温度补偿的时间间隔的整数倍。
10.根据权利要求5至9任一项所述的方法，其特征在于：所述待测时钟芯片的温度补偿的方式包括数字温度补偿和模拟温度补偿。
CN201810085818.6A 2018-01-29 2018-01-29 一种时钟芯片的测试***及其测试方法 Active CN108226756B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810085818.6A CN108226756B (zh) 2018-01-29 2018-01-29 一种时钟芯片的测试***及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810085818.6A CN108226756B (zh) 2018-01-29 2018-01-29 一种时钟芯片的测试***及其测试方法

Publications (2)

Publication Number Publication Date
CN108226756A true CN108226756A (zh) 2018-06-29
CN108226756B CN108226756B (zh) 2020-06-02

Family

ID=62669284

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810085818.6A Active CN108226756B (zh) 2018-01-29 2018-01-29 一种时钟芯片的测试***及其测试方法

Country Status (1)

Country Link
CN (1) CN108226756B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156799A (zh) * 2021-02-26 2021-07-23 合肥宏晶微电子科技股份有限公司 时钟测试方法、装置、量产测试方法及测试平台
CN115097173A (zh) * 2022-08-26 2022-09-23 广东大普通信技术股份有限公司 金手指、电路板组件以及测试设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206235A (zh) * 2006-12-22 2008-06-25 上海贝岭股份有限公司 一种单片机测量频率的方法
CN101908012A (zh) * 2009-06-05 2010-12-08 鸿富锦精密工业（深圳）有限公司 时钟信号测试装置及测试方法
CN102207290A (zh) * 2010-03-30 2011-10-05 株式会社山武 控制装置
CN102928677A (zh) * 2012-11-09 2013-02-13 湖南航天远望测控技术有限公司 一种纳米级脉冲信号采集方法
CN102981138A (zh) * 2012-11-14 2013-03-20 中国电力科学研究院 一种电能表用时钟芯片全性能测试***及其方法
CN203069745U (zh) * 2012-12-11 2013-07-17 杭州士兰微电子股份有限公司 高精度时钟类芯片输出脉冲时间间隔检测装置
CN103576074A (zh) * 2012-08-06 2014-02-12 上海海尔集成电路有限公司 实时时钟模块测试装置
JP2014052189A (ja) * 2012-09-04 2014-03-20 Keyence Corp プラグラマブルロジックコントローラ、その時刻補正システムおよびプログラマブルロジックコントローラ用の外部機器
CN104035021A (zh) * 2013-03-07 2014-09-10 上海宏测半导体科技有限公司 时钟芯片的测试方法和***

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101206235A (zh) * 2006-12-22 2008-06-25 上海贝岭股份有限公司 一种单片机测量频率的方法
CN101908012A (zh) * 2009-06-05 2010-12-08 鸿富锦精密工业（深圳）有限公司 时钟信号测试装置及测试方法
CN102207290A (zh) * 2010-03-30 2011-10-05 株式会社山武 控制装置
CN103576074A (zh) * 2012-08-06 2014-02-12 上海海尔集成电路有限公司 实时时钟模块测试装置
JP2014052189A (ja) * 2012-09-04 2014-03-20 Keyence Corp プラグラマブルロジックコントローラ、その時刻補正システムおよびプログラマブルロジックコントローラ用の外部機器
CN102928677A (zh) * 2012-11-09 2013-02-13 湖南航天远望测控技术有限公司 一种纳米级脉冲信号采集方法
CN102981138A (zh) * 2012-11-14 2013-03-20 中国电力科学研究院 一种电能表用时钟芯片全性能测试***及其方法
CN203069745U (zh) * 2012-12-11 2013-07-17 杭州士兰微电子股份有限公司 高精度时钟类芯片输出脉冲时间间隔检测装置
CN104035021A (zh) * 2013-03-07 2014-09-10 上海宏测半导体科技有限公司 时钟芯片的测试方法和***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵俊: "《ARM嵌入式应用程序架构设计实例精讲——基于LPC1700》", 31 July 2013, 北京航空航天大学出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113156799A (zh) * 2021-02-26 2021-07-23 合肥宏晶微电子科技股份有限公司 时钟测试方法、装置、量产测试方法及测试平台
CN115097173A (zh) * 2022-08-26 2022-09-23 广东大普通信技术股份有限公司 金手指、电路板组件以及测试设备
CN115097173B (zh) * 2022-08-26 2022-11-22 广东大普通信技术股份有限公司 金手指、电路板组件以及测试设备

Also Published As

Publication number Publication date
CN108226756B (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
CN101490567B (zh) 测量电容元件容量的方法和设备
CN106597096B (zh) 一种时钟频率监测方法
CN108226756A (zh) 一种时钟芯片的测试***及其测试方法
CN104965187A (zh) 一种基于关键器件的智能电能表加速退化试验方法
CN109285313A (zh) 一种烟雾报警器的传感器自动校正方法及***
CN110515822B (zh) 中断响应时间测试方法、装置、设备和存储介质
CN111443587A (zh) 一种外部时钟校准方法及***
TW201321778A (zh) 用於決定電路之預定物理性質之變化的設備及方法
KR101009375B1 (ko) 반도체 집적 회로 및 그 제어 방법, 및 정보 처리 장치
Keane et al. An on-chip monitor for statistically significant circuit aging characterization
CN109004932A (zh) 一种实时检测差分时钟频率正确性的方法
KR20140022986A (ko) 리얼 타임 클럭 장치
US8938365B2 (en) Clock fault detector
CN101592520A (zh) 光强度侦测方法与装置、显示装置及存储媒体
CN110907886B (zh) 一种电能表电能量的误差检测***及其检测方法
Stawiasz et al. On-chip circuit for monitoring frequency degradation due to NBTI
US9977404B2 (en) Method for testing the water resistance of a timepiece
Galleani Characterizing changes in the noise statistics of GNSS space clocks with the dynamic Allan variance
KR100555880B1 (ko) 더블에지 타임 인터벌 주파수 카운터 및 상기 카운터를 이용한 발진기 검사장치
CN103699103B (zh) 分散控制***中事件顺序记录的方法
JP2002074994A (ja) 半導体記憶装置及びその検査方法
US8428911B2 (en) Testing method and computer device and computer testing system using thereof
RU2397504C1 (ru) Способ диагностического неразрушающего контроля (днк) программируемых логических интегральных схем иностранного производства (плис ип)
Zakrzewski Dynamic accuracy of multiperiod counters
Cai et al. A design of error computing system for multifunctional watt-hour meter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant