CN108199700A - 一种高精度的比较器电路 - Google Patents

一种高精度的比较器电路 Download PDF

Info

Publication number
CN108199700A
CN108199700A CN201711315967.9A CN201711315967A CN108199700A CN 108199700 A CN108199700 A CN 108199700A CN 201711315967 A CN201711315967 A CN 201711315967A CN 108199700 A CN108199700 A CN 108199700A
Authority
CN
China
Prior art keywords
switch
nmos tube
circuit
comparator circuit
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711315967.9A
Other languages
English (en)
Other versions
CN108199700B (zh
Inventor
何学红
董林妹
曾夕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai Huahong Group Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai Huahong Group Co Ltd
Shanghai Integrated Circuit Research and Development Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Group Co Ltd, Shanghai Integrated Circuit Research and Development Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai Huahong Group Co Ltd
Priority to CN201711315967.9A priority Critical patent/CN108199700B/zh
Publication of CN108199700A publication Critical patent/CN108199700A/zh
Application granted granted Critical
Publication of CN108199700B publication Critical patent/CN108199700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种高精度的比较器电路，包括核心电路、参考电压输入端、输入电压输入端、输出端、第二开关和第三开关，其中，所述核心电路包括核心电路正输入端、核心电路负输入端和核心电路输出端，输入电压输入端通过第二开关连接到核心电路负输入端，参考电压输入端连接到核心电路正输入端，核心电路正输入端通过第三开关连接到核心电路负输入端，核心电路输出端连接比较器电路的输出端，其中，核心电路包括放大器电路和反相器电路。本发明提供的一种高精度的比较器电路，避免了比较器电路输入节点由于增加电容和开关而引入的寄生电容，消除了由此引入的精度损失，减小了电路设计难度，可以节省功耗和面积。

Description

一种高精度的比较器电路
技术领域
本发明涉及集成电路领域，具体涉及一种高精度的比较器电路。
背景技术
比较器电路是模数转换器(ADC)电路的核心模块，其精度通常决定了整个ADC电路的整体精度。比较器可分为连续时间比较器和离散时间比较器，前者可以持续地判断两个输入端电压的相对大小情况，并输出结果，而后者需要时钟控制，只能判断特定采样点的输入端电压相对大小情况。
图1所示为一个连续时间比较器的典型应用，其为一个比较器(COMP)和一个计数器(COUNTER)组成的积分型模数转换器。该结构使用一个随时间以特定方式变化的电压为参考电压，如图5所示的工作时序图所示，其中实现表示的VRAMP’为参考电压值，虚线表示的VIN’为输入信号值，在t3时刻，VRAMP’从VRAMP0’下降至VRAMP1’， VIN’不变，比较器电路输出为高，然后VRAMP’在t4时刻开始以固定斜率随时间上升，直至在t5时刻超过保持不变的VIN’，此时比较器电路从高电平到低电平翻转，而后 VRAMP’继续上升至t6时刻，达到VRAMP2’后下降至VRAMP1’，比较器电路由低翻转至高电平，VRMAP’在t7时刻又开始以固定斜率上升，同时VIN’由VRAMP0’上升至VIN2’，VRAMP’在t8时刻超过VIN’，比较器电路再次由高电平翻转为低电平，VRAMP’继续上升到t9时刻达到VRAMP3’后下降为VRAMP1’，整个转化周期结束。此转换过程中VRAMP’有两次随时间上升，比较器电路经历两次由高到低的翻转，这个过程可以称为相关双采样(CDS)，这种处理方式可以消除由于比较器电路的延时和失调电压引入的误差。比较器电路存在的失调电压会使得比较器电路的两个输入端VIN和VRAMP并不总是在两者相等的时刻翻转，而是在两者相差一个失调电压Vos时翻转，而为了使比较器电路正常翻转，在不考虑比较器电路延时的情况下，VRAMP1’需要比VRAMP0’小Vos， VRAMP2’需要比VRAMP0’大Vos。由于Vos电压的正负极性由制造工艺导致，具有不确定性，导致VRAMP1’、VRAMP2’分别需要比VRAMP0’小很多和大很多，典型情况在30mV～100mV，这样VRAMP1’需要较小而VRAMP2’需要较大，即VRAMP2’与 VRAMP1’之差较大，而这样会导致t6时刻延后，且为了保证整个ADC能达到满刻度， VRAMP3’电压也需要足够大，即t9时刻延后，即总的转换周期需要大大加长，减小ADC 能达到的最高转换速率。
总而言之，这种积分型ADC可以容忍一定的比较器电路失调，但这需要以转换速率的损失为代价，减小比较器电路的失调有利于加快ADC的转换速率，同时VRAMP2’与VRAMP1’之差可以减小，这样就可以降低电路的设计难度。由此可见，降低甚至消除比较器电路的失调电压有着实际的需求。
图2为现有的一种可称为输入失调结构的比较器电路，可应用在图1所示的电路中。其中的比较器电路核心为五管运算放大器，输出VOUT再接一级反相器，失调消除功能主要由输入端增加的电容C1和开关S1、S2、S2B实现，该电路的工作原理也可以结合图5所示的时序图说明。整个工作周期可分为失调消除阶段和正常的比较器工作阶段，在失调消除阶段，S1、S2B为高电平，S2为低电平，五管运放接成负反馈形式，不考虑运放的有限增益，只考虑失调电压，则此时VN节点电压为VRAMP’+Vos，则电容C1两端的电压差为Vos，此过程即将比较器电路的失调电压存储在了电容C1上，失调消除阶段结束后，S1、S2B先后降为低电平。而后S2上升为高电平，正常的比较器电路工作时序开始，之后的工作过程已在之前描述过。这种输入失调消除结构可以消除比较器电路的失调电压，但由于在比较器电路的输入节点增加了开关和电容，在具体实现时不可避免地会增加VN节点的对地的寄生电容Cp(图2中未标出)，这样导致输入的有效信号ΔVIN’传递到比较器电路的实际输入节点VN会有电压的损失，即ΔVN’＝ΔVIN’*C1’/(C1’ +Cp’)，其中，C1’为电容C1的电容值，Cp’为电容Cp的电容值。ΔVN’<ΔVIN’，即有效的信号幅度减小了，这样会导致ADC的满刻度降低，等效输入噪声增加，特别是在电路面积受限的情况下，电容C1的容值大小受限，这种性能的恶化会更加明显。
图3所示为传统的一种称为输出失调消除的结构，一般为两级，第一级为预放大级，放大倍数一般不超过十倍，较低，且为差分结构，第二级放大倍数较大，这种结构虽然没有在输入端增加电容，但其由于用到了两个放大器和电容，功耗和面积都较大。
综上所述，现有的失调消除结构虽然能够有效的减小甚至消除比较器电路的失调电压，但其或者带来精度损失，或者消耗过大的功耗和面积。开发更加好的比较器电路失调消除结构，实现高精度比较器电路，有着非常切实的意义。
发明内容
为了解决上述问题，本发明提供了一种高精度的比较器电路，避免了比较器电路输入节点由于增加电容和开关而引入的寄生电容，消除了由此引入的精度损失，减小了电路设计难度，可以节省功耗和面积。
为了实现上述目的，本发明采用如下技术方案：一种高精度的比较器电路，包括核心电路、参考电压输入端(VRAMP)、输入电压输入端(VIN)、输出端(COMP-OUT)、第二开关(S2)和第三开关(S2B)，其中，所述核心电路包括核心电路正输入端、核心电路负输入端和核心电路输出端，所述输入电压输入端(VIN)通过所述第二开关(S2) 连接到所述核心电路负输入端，所述参考电压输入端(VRAMP)连接到所述核心电路正输入端，所述核心电路正输入端通过所述第三开关(S2B)连接到所述核心电路负输入端，所述核心电路输出端连接所述比较器电路的输出端(COMP-OUT)，其中，所述核心电路包括放大器电路和反相器电路。
进一步地，所述放大器电路采用五管运算放大器电路。
进一步地，所述放大器电路包括：第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管和尾电流NMOS管；其中，第四PMOS关的源极和第三PMOS管的源极均接电源；第四PMOS管的栅极和第三PMOS管的栅极相连且共同与第三PMOS管的漏极和第一NMOS管的漏极相连接；第四PMOS管的漏极与第二NMOS管的漏极相连且共同接第一电容(C1)的一端；第二NMOS管的源极和第一NMOS管的源极相连接且共同连接至尾电流NMOS管的漏极；第二NMOS管的栅极接输入电压输入端(VIN)；第一 NMOS管的栅极接参考电压输入端(VRAMP)，尾电流NMOS管的栅极连接偏置电压 (VBN)，尾电流NMOS管的源极接地。
进一步地，所述放大器电路中第一NMOS管、第二NMOS管、第三PMOS管、第四 PMOS管和尾电流NMOS管中的源极和漏极可以互换。
进一步地，所述反相器电路和运算放大器电路通过第一电容(C1)连接，所述反相器电路包括第五NMOS管和第六PMOS管，所述第五NMOS管栅极和第六PMOS管栅极相连接且共同连接第一电容(C1)的另一端，且第一电容(C1)与第五NMOS管栅极和第六PMOS管栅极相连接的一端通过第一开关(S1)连接共模电压(VCM)，所述第五NMOS管漏极和第六PMOS管漏极相连接且共同连接核心电路输出端，所述第五NMOS管源极和尾电流NMOS管源极相连接且共同接地，第六PMOS管源极和第三PMOS 管源极、第四PMOS管源极共同连接且接电源。
进一步地，所述反相器电路中第五NMOS管和第六PMOS管中的源极和漏极可以互换。
进一步地，所述比较器电路采用相关双采样方式，具体为：第二开关断开和第三开关导通的时间晚于第一开关断开的时间，当第一开关和第三开关断开且第二开关导通之后，通过控制参考电压输入端(VRAMP)的电压值和输入电压输入端(VIN)的电压值，使得比较器电路输出端(COMP-OUT)的输出电压值COMP-OUT’经历两次由高电平到低电平的翻转。
进一步地，第二开关(S2)的控制信号为第三开关(S2B)的控制信号的反向信号。
进一步地，所述第二开关(S2)和第三开关(S2B)由单向导通晶体管来实现。
进一步地，所述第二开关(S2)和第三开关(S2B)为单刀开关。
本发明的有益效果为：相比于已有的输入失调消除结构，避免了比较器电路输入节点由于增加电容和开关而引入的寄生电容，消除了由此引入的精度损失，减小了电路设计难度，可以节省功耗和面积。本发明电路结构简单，在达到减小比较器电路失调的目的的同时，没有过多的增加比较器的面积和功耗，相比于其它结构的失调消除结构，本发明节省了功耗和面积；
附图说明
图1为一个典型的连续时间比较器电路的示意图。
图2为一种传统的输入失调结构的比较器电路示意图。
图3为一种传统的输出失调消除的比较器电路示意图。
图4为本发明提出的一种高精度的比较器电路示意图。
图5为本发明提出的一种高精度比较器电路工作的时序示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。
本发明提供的一种高精度的比较器电路，包括核心电路、参考电压输入端、输入电压输入端、输出端、第二开关和第三开关，其中，核心电路包括核心电路正输入端、核心电路负输入端和核心电路输出端，输入电压输入端通过第二开关连接到核心电路负输入端，参考电压输入端连接到核心电路正输入端，核心电路正输入端通过第三开关连接到核心电路负输入端，核心电路输出端连接比较器电路的输出端，其中，核心电路包括放大器电路和反相器电路，其中，本发明中第二开关和第三开关由单向导通晶体管来实现，且为单刀开关。
如附图4所示，本发明提供的一种高精度的比较器电路中放大器电路采用五管放大器电路，其与反相器通过第一电容连接。五管运算放大器电路包括：第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4和尾电流NMOS管M0；其中，第四PMOS管M4的源极和第三PMOS管M3的源极均接电源VDD；第四PMOS管 M4的栅极和第三PMOS管M3的栅极相连且共同与第三PMOS管M3的漏极和第一 NMOS管M1的漏极相连接；第四PMOS管M4的漏极与第二NMOS管M2的漏极相连且共同接第一电容C1的一端；第二NMOS管M2的源极和第一NMOS管M1的源极相连接且共同连接至尾电流NMOS管M0的漏极；第二NMOS管M2的栅极接输入电压输入端VIN；第一NMOS管M1的栅极接参考电压输入端VRAMP，尾电流NMOS管M0 的栅极连接偏置电压VBN，尾电流NMOS管M0的源极接地VSS。反相器电路包括第五 NMOS管M5和第六PMOS管M6，第五NMOS管M5栅极和第六PMOS管M6栅极相连接且共同连接第一电容C1的另一端，且第一电容C1与第五NMOS管M5栅极和第六 PMOS管M6栅极相连接的一端通过第一开关S1连接共模电压VCM，第五NMOS管M5 漏极和第六PMOS管M6漏极相连接且共同连接核心电路输出端，第五NMOS管M5源极和尾电流NMOS管M0源极相连接且共同接地，第六PMOS管M6源极和第三PMOS管M3源极、第四PMOS管M4源极共同连接且接电源VDD，其中，放大器电路中第一 NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4和尾电流NMOS 管M0中的源极和漏极可以互换。
请继续参考图4，本发明与传统的输入失调结构的比较器电路相比，本发明中失调消除阶段五管放大器电路没有接成负反馈形式，而是输出节点V2接第一电容，第一电容另一端通过第一开关S1导通而接到共模电压VCM，这样就将失调电压存储在了第一电容 C1上，需要注意的是，由于五管运算放大器的失调电压表现在输出端可能会比较大，导致失调消除阶段五管运算放大器的输出饱和，这样就不能完全消除失调，设五管运算放大器的输出V2节点最高电压可以达到VDD’，最低电压可以达到VSS’，则第一电容C1 上可存储的失调电压的峰值Voc_pp为(VDD’-VSS’)/Av，其中Av为五管运算放大器的开环增益，假设Av＝100、VDD’＝3.3V、VSS’＝0V，则可存储的失调电压峰峰值为33mV。虽然本发明可能由于失调电压太大而不能完全消除失调，但是可以有效的减小失调电压，例如，若图4中比较器电路中的第一电容C1去掉，V2、V3短接，共模电压VCM和第一开关S1均去掉，这时的比较器电路为未加失调消除的比较器电路，若其失调电压的最大值和最小值之差，即峰值为Vos_pp，则本发明提出的结构可以将失调电压降低为 Vos_pp-Voc_pp，这样就有效地降低了比较器电路的失调。
如图5所示，为本发明提出的一种高精度比较器电路工作的时序示意图。整个时序周期可分为失调消除阶段和正常的比较器工作阶段，失调消除阶段第一开关S1和第三开关S2B的信号为高电平，第三开关S2B信号为第二开关S2信号的反向信号，即此时第二开关S2信号为低，比较器电路的失调存储在电容C1上。而后在t1时刻，第一开关S1信号变低，在t2时刻，第三开关S2B信号变低，第二开关S2信号变为高，比较器电路开始进入比较阶段，如图5所示，其中实现表示的VRAMP’为参考电压值，虚线表示的VIN’为输入信号的电压值，COMP-OUT’为输出电压值，在t3时刻，VRAMP’从VRAMP0’下降至VRAMP1’，VIN’不变，比较器电路输出为高，然后VRAMP’在t4时刻开始以固定斜率随时间上升，直至在t5时刻超过保持不变的VIN’，此时比较器电路从高电平到低电平翻转，而后VRAMP’继续上升至t6时刻，达到VRAMP2’后下降至VRAMP1’，比较器电路由低翻转至高电平，VRMAP’在t7时刻又开始以固定斜率上升，同时VIN’由VRAMP0’上升至VIN2’，VRAMP’在t8时刻超过VIN’，比较器电路再次由高电平翻转为低电平，VRAMP’继续上升到t9时刻达到VRAMP3’后下降为VRAMP1’，整个转化周期结束。此转换过程中VRAMP’电压有两次随时间上升，比较器电路经历两次由高到低的翻转，这个过程可以称为相关双采样。比较器电路的失调消除可以大大降低失调电压而难以完全消除失调，而剩余的较小的失调电压通过ADC的相关双采样避免对整体 ADC的精度造成影响。
如前所述，在积分型ADC中，采样相关双采样可以消除比较器电路失调带来的精度损失，但是为了消除比较器电路失调带来的精度损失，需要在时序和设计上留出足够的设计余量，失调越大，需要留出的余量越大，这样会大大降低ADC的转换速率，提升整个ADC的设计难度，采用由以上描述可知，本发明提出的高精度比较器电路相比于已有的输入失调消除结构，避免了比较器电路输入节点由于增加电容和开关而引入的寄生电容，消除了由此引入的精度损失，减小了电路设计难度，可以节省功耗和面积；本电路结构简单，在达到减小比较器电路失调的目的的同时，没有过多的增加比较器电路的面积和功耗，相比于其它结构的失调消除结构，本发明节省了功耗和面积。本比较器电路较适宜使用在带有相关双采样技术的积分型ADC电路中。
本发明提出的高精度比较器电路，可以大大减小比较器电路的失调电压，从而可以使得ADC不需要太多的设计余量，降低了ADC的设计难度，可以提升ADC的转换速率。同时，不同于现有的输入失调消除结构和输出失调消除结构，本发明提出的电路不会影响 ADC的精度，且没有增加很大的功耗和面积。
以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。

Claims (10)

1.一种高精度的比较器电路，其特征在于，包括核心电路、参考电压输入端(VRAMP)、输入电压输入端(VIN)、输出端(COMP-OUT)、第二开关(S2)和第三开关(S2B)，其中，所述核心电路包括核心电路正输入端、核心电路负输入端和核心电路输出端，所述输入电压输入端(VIN)通过所述第二开关(S2)连接到所述核心电路负输入端，所述参考电压输入端(VRAMP)连接到所述核心电路正输入端，所述核心电路正输入端通过所述第三开关(S2B)连接到所述核心电路负输入端，所述核心电路输出端连接所述比较器电路的输出端(COMP-OUT)，其中，所述核心电路包括放大器电路和反相器电路。
2.根据权利要求1所述的一种高精度的比较器电路，其特征在于，所述放大器电路采用五管运算放大器电路。
3.根据权利要求1或2所述的一种高精度的比较器电路，其特征在于，所述放大器电路包括：第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管和尾电流NMOS管；其中，第四PMOS关的源极和第三PMOS管的源极均接电源；第四PMOS管的栅极和第三PMOS管的栅极相连且共同与第三PMOS管的漏极和第一NMOS管的漏极相连接；第四PMOS管的漏极与第二NMOS管的漏极相连且共同接第一电容(C1)的一端；第二NMOS管的源极和第一NMOS管的源极相连接且共同连接至尾电流NMOS管的漏极；第二NMOS管的栅极接输入电压输入端(VIN)；第一NMOS管的栅极接参考电压输入端(VRAMP)，尾电流NMOS管的栅极连接偏置电压(VBN)，尾电流NMOS管的源极接地。
4.根据权利要求3所述的一种高精度的比较器电路，其特征在于，所述放大器电路中第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管和尾电流NMOS管中的源极和漏极可以互换。
5.根据权利要求3所述的一种高精度的比较器电路，其特征在于，所述反相器电路和运算放大器电路通过第一电容(C1)连接，所述反相器电路包括第五NMOS管和第六PMOS管，所述第五NMOS管栅极和第六PMOS管栅极相连接且共同连接第一电容(C1)的另一端，且第一电容(C1)与第五NMOS管栅极和第六PMOS管栅极相连接的一端通过第一开关(S1)连接共模电压(VCM)，所述第五NMOS管漏极和第六PMOS管漏极相连接且共同连接核心电路输出端，所述第五NMOS管源极和尾电流NMOS管源极相连接且共同接地，第六PMOS管源极和第三PMOS管源极、第四PMOS管源极共同连接且接电源。
6.根据权利要求5所述的一种高精度的比较器电路，其特征在于，所述反相器电路中第五NMOS管和第六PMOS管中的源极和漏极可以互换。
7.根据权利要求5所述的一种高精度的比较器电路，其特征在于，所述比较器电路采用相关双采样方式，具体为：第二开关断开和第三开关导通的时间晚于第一开关断开的时间，当第一开关和第三开关断开且第二开关导通之后，通过控制参考电压输入端(VRAMP)的电压值和输入电压输入端(VIN)的电压值，使得比较器输出端(COMP-OUT)的输出电压值COMP-OUT，经历两次由高电平到低电平的翻转。
8.根据权利要求1所述的一种高精度的比较器电路，其特征在于，第二开关(S2)的控制信号为第三开关(S2B)的控制信号的反向信号。
9.根据权利要求1所述的一种高精度的比较器电路，其特征在于，所述第二开关(S2)和第三开关(S2B)由单向导通晶体管来实现。
10.根据权利要求1所述的一种高精度的比较器电路，其特征在于，所述第二开关(S2)和第三开关(S2B)为单刀开关。
CN201711315967.9A 2017-12-12 2017-12-12 一种高精度的比较器电路 Active CN108199700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711315967.9A CN108199700B (zh) 2017-12-12 2017-12-12 一种高精度的比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711315967.9A CN108199700B (zh) 2017-12-12 2017-12-12 一种高精度的比较器电路

Publications (2)

Publication Number Publication Date
CN108199700A true CN108199700A (zh) 2018-06-22
CN108199700B CN108199700B (zh) 2021-07-20

Family

ID=62574200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711315967.9A Active CN108199700B (zh) 2017-12-12 2017-12-12 一种高精度的比较器电路

Country Status (1)

Country Link
CN (1) CN108199700B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190835A (zh) * 2019-06-21 2019-08-30 苏州锴威特半导体有限公司 一种零失调比较器电路

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004080581A (ja) * 2002-08-21 2004-03-11 Sanyo Electric Co Ltd 電圧比較器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
EP1564949A1 (en) * 1998-06-02 2005-08-17 Fujitsu Limited Reduction of common mode signals
CN1716773A (zh) * 2004-07-02 2006-01-04 富士通株式会社 差分比较器、模数转换装置和成像装置
US7321621B2 (en) * 2003-06-19 2008-01-22 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation for optical communications systems
CN101132174A (zh) * 2006-08-24 2008-02-27 索尼株式会社 驱动电路
CN102647189A (zh) * 2012-05-22 2012-08-22 成都启臣微电子有限公司 动态比较器
JP2013229755A (ja) * 2012-04-25 2013-11-07 Fujitsu Ltd 補間回路および受信回路
CN103560792A (zh) * 2013-10-11 2014-02-05 华为技术有限公司 一种比较器以及模数转换器
CN104052484A (zh) * 2013-03-11 2014-09-17 飞思卡尔半导体公司 控制比较器输入偏移电压的装置
CN105308863A (zh) * 2013-06-12 2016-02-03 索尼公司 比较器电路、a/d转换电路以及显示装置
CN105406869A (zh) * 2014-09-10 2016-03-16 凹凸电子（武汉）有限公司 模拟频率转换电路、库伦计算器以及库伦计算方法
CN105959009A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 比较器、包括其的模数转换装置以及模数转换方法
US9590604B1 (en) * 2014-01-24 2017-03-07 Marvell International Ltd. Current comparator
JP2017168968A (ja) * 2016-03-15 2017-09-21 株式会社豊田中央研究所 チョッパ型コンパレータ

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1564949A1 (en) * 1998-06-02 2005-08-17 Fujitsu Limited Reduction of common mode signals
JP2004080581A (ja) * 2002-08-21 2004-03-11 Sanyo Electric Co Ltd 電圧比較器、アナログ−デジタル変換器およびアナログ−デジタル変換回路
US7321621B2 (en) * 2003-06-19 2008-01-22 Applied Micro Circuits Corporation Differential receiver circuit with electronic dispersion compensation for optical communications systems
CN1716773A (zh) * 2004-07-02 2006-01-04 富士通株式会社 差分比较器、模数转换装置和成像装置
CN101132174A (zh) * 2006-08-24 2008-02-27 索尼株式会社 驱动电路
JP2013229755A (ja) * 2012-04-25 2013-11-07 Fujitsu Ltd 補間回路および受信回路
CN102647189A (zh) * 2012-05-22 2012-08-22 成都启臣微电子有限公司 动态比较器
CN104052484A (zh) * 2013-03-11 2014-09-17 飞思卡尔半导体公司 控制比较器输入偏移电压的装置
CN105308863A (zh) * 2013-06-12 2016-02-03 索尼公司 比较器电路、a/d转换电路以及显示装置
CN103560792A (zh) * 2013-10-11 2014-02-05 华为技术有限公司 一种比较器以及模数转换器
US9590604B1 (en) * 2014-01-24 2017-03-07 Marvell International Ltd. Current comparator
CN105406869A (zh) * 2014-09-10 2016-03-16 凹凸电子（武汉）有限公司 模拟频率转换电路、库伦计算器以及库伦计算方法
CN105959009A (zh) * 2015-03-09 2016-09-21 爱思开海力士有限公司 比较器、包括其的模数转换装置以及模数转换方法
JP2017168968A (ja) * 2016-03-15 2017-09-21 株式会社豊田中央研究所 チョッパ型コンパレータ

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MU-CHEN HUANG: "A Fully Differential Comparator-Based Switched-Capacitor ΔΣ Modulator", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》 *
任艳慧: "带自校准的14位逐次逼近模数转换器设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190835A (zh) * 2019-06-21 2019-08-30 苏州锴威特半导体有限公司 一种零失调比较器电路
CN110190835B (zh) * 2019-06-21 2024-02-27 苏州锴威特半导体股份有限公司 一种零失调比较器电路

Also Published As

Publication number Publication date
CN108199700B (zh) 2021-07-20

Similar Documents

Publication Publication Date Title
CN102130659B (zh) 一种减小两级运算放大器输入失调电压的电路结构
CN108574489A (zh) 一种比较器及逐次逼近式模拟数字转换器
CN101917195B (zh) 一种高精度低失调电荷比较器电路
CN103973274B (zh) 锁存比较器
CN101860335A (zh) 一种双输入运算放大器共享的余量增益放大电路
CN104113341A (zh) 一种12位中等速率逐次逼近型模数转换器
CN103036512A (zh) 一种具有大失调电压校正范围的动态比较器
CN102545806B (zh) 差动放大器
CN207442695U (zh) 一种电荷泵时序控制电路及电荷泵电路
CN101692603A (zh) 增益自举型c类反向器及其应用电路
CN101414487A (zh) 一种采样保持器及采样保持方法
CN101860368A (zh) 一种适用于标准cmos工艺的负电压有效传输电路
CN103354443A (zh) 应用于高速全差分运算放大器的连续时间共模反馈电路
CN110365325A (zh) 栅压自举开关电路、采样保持模块及电子装置
CN113078817B (zh) 适用于迟滞控制高频双相Buck变换器的相间电流均衡控制***
CN101123122A (zh) 一种数据采样/保持方法及其电路
CN108199700A (zh) 一种高精度的比较器电路
CN108233931B (zh) 采样保持与比较锁存电路
CN101806630A (zh) 一种基于弛豫铁电单晶热释电探测器的读出电路
CN109327209A (zh) 一种高速可再生比较器电路
CN201766574U (zh) 一种高速共模不敏感电荷比较器电路
CN101789789A (zh) 一种参考电压产生电路
CN103051289A (zh) 低时钟串扰的预放大器、动态比较器及电路
CN105511542A (zh) 一种应用于sar adc的电压缓冲器
CN216819829U (zh) 高速采样电路及包含该高速采样电路的SerDes接收机、芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant