CN108198849A - 一种齐纳二极管及其制造方法 - Google Patents
一种齐纳二极管及其制造方法 Download PDFInfo
- Publication number
- CN108198849A CN108198849A CN201711189305.1A CN201711189305A CN108198849A CN 108198849 A CN108198849 A CN 108198849A CN 201711189305 A CN201711189305 A CN 201711189305A CN 108198849 A CN108198849 A CN 108198849A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- well region
- type
- semiconductor substrate
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 230000015556 catabolic process Effects 0.000 claims abstract description 37
- 239000002019 doping agent Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 14
- 238000010276 construction Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 165
- 150000002500 ions Chemical class 0.000 description 12
- 230000005684 electric field Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 4
- -1 phosphonium ion Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种齐纳二极管及其制造方法，包括：半导体衬底；第一外延层，位于半导体衬底上；阱区，位于第一外延层中；第二外延层，位于阱区上；掺杂区，位于第二外延层中，其中，半导体衬底、第一外延层、阱区分别为第一掺杂类型，掺杂区为第二掺杂类型，第一掺杂类型与第二掺杂类型相反，第一外延层的掺杂浓度高于第二外延层的掺杂浓度。第一掺杂类型为N型和P型之一，第二掺杂类型为N型和P型中的另一个。该齐纳二极管通过增加第二层外延层以及在第一外延层中由高能量的离子注入形成阱区可以同时改善击穿电压的稳定性和减小动态电阻。
Description
技术领域
本发明涉及半导体制造技术领域，更具体地涉及一种齐纳二极管及其制造方法。
背景技术
现有技术的齐纳二极管结构图如图1a所示，包括重掺杂半导体衬底110、轻掺杂外延层120、阱区130、掺杂区140，其中掺杂区140与重掺杂半导体衬底110、轻掺杂外延层120、阱区130的掺杂类型相反，在阱区130和掺杂区140之间形成PN结。为了获得较高的击穿电压，需要增加热扩散时间，以保证阱区130的深度大于结击穿时的外延层120中耗尽层宽度。而当阱区130在外延层中扩散时，同时重掺杂半导体衬底110的掺杂杂质也会从外延层120的底部扩散至外延层120中，从而影响外延层120和阱130底部的掺杂浓度。
如果轻掺杂外延层120的厚度不够大，则重掺杂半导体衬底110向外扩散会增加外延层120和阱区130底部的浓度，其载流子浓度分布曲线如图1b所示实线a。由于该齐纳二极管的击穿电压主要由阱区130的掺杂浓度决定，阱区130的掺杂浓度越低，其击穿电压越高，因此该齐纳二极管的击穿电压受到半导体衬底110的影响，从而不稳定，当该齐纳二极管击穿时，如果耗尽层边缘接近于阱区的底部甚至延伸至外延层中，则在阱区130的底部甚至是外延层120中都存在电场，击穿电场分布如图1b的虚线b所示。
例如，击穿电压为70V的二极管，耗尽层宽度大约为4μm，半导体衬底电阻为0.0025～0.004Ω·cm。假如制备的外延层的厚度为6μm(大于耗尽层宽度)，在生产制造中实际的外延层会有一定的误差，一般误差会在±10％之内，即外延层厚度的分布范围大约为5.4μm～6.6μm。外延层和阱区底部的浓度的变化、半导体衬底的扩散、以及外延层厚度的变化会导致二极管击穿电压的变化范围为55V～85V。如果将外延层厚度从6um增加到9um，防止半导体衬底杂质扩散至阱区的底部，这样可以保证二极管的击穿电压稳定，但低浓度的外延层厚度的增加会增大二极管的导通电阻。例如对于击穿电压为70V的二极管，在其他参数相同的情况下，6um厚的外延层电阻约为1.5Ω，当外延层厚度增加到9um时，其电阻会增加到4Ω。由于低掺杂的外延层，相应的电流下钳位电压从80V增大至100V。
因此，现有技术的齐纳二极管的击穿电压以及电阻受轻掺杂外延层厚度的影响。在保证齐纳二极管的电阻较小的前提下，获得一个高稳定击穿电压具有一定的挑战性。
发明内容
有鉴于此，本发明的目的在于提供一种齐纳二极管及其制造方法，该齐纳二极管通过增加第二层外延层以及在第一外延层中由高能量的离子注入形成阱区，可以改善击穿电压的稳定性和减小动态电阻。
根据本发明的第一方面，提供一种齐纳二极管，包括：半导体衬底；第一外延层，位于所述半导体衬底上；阱区，位于所述第一外延层中；第二外延层，位于所述阱区上；掺杂区，位于所述第二外延层中，其中，所述半导体衬底、所述第一外延层、所述阱区分别为第一掺杂类型，所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一外延层的掺杂浓度高于所述第二外延层的掺杂浓度。
优选地，所述阱区高能离子注入形成，注入能量大于1100KeV。
优选地，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中的另一个。
优选地，所述第一外延层的掺杂浓度为1014-1016原子/立方厘米。
优选地，所述第二外延层的掺杂浓度为1013-1014原子/立方厘米。
优选地，所述半导体衬底的掺杂浓度为2×1019-1×1020原子/立方厘米。
优选地，所述阱区的掺杂浓度峰值位于所述第一外延层的内部。
优选地，根据所述阱区的掺杂剂分布选择所述第一外延层的厚度，使得所述阱区的掺杂剂扩散至邻接所述半导体衬底。
优选地，根据所述齐纳二极管的击穿电压选择所述第二外延层的厚度。
优选地，还包括：沟槽隔离结构，环绕所述第一外延层、所述阱区、所述第二外延层以及所述掺杂区，并且延伸进所述半导体衬底中；介质层，位于所述沟槽隔离结构以及所述掺杂区上；第一电极，位于所述电介质层上，所述第一电极至少部分穿透所述介质层连接至所述掺杂区；钝化层，位于所述第一电极上的边缘处；第二电极，位于所述半导体衬底与所述第一外延层相对的表面上。
根据本发明的第二方面，提供一种齐纳二极管的制作方法，包括：
在所述半导体衬底上形成第一外延层；在所述第一外延层中通过高能量的离子注入形成阱区，以使得所述阱区的掺杂浓度峰值位于所述第一外延层的内部；在所述阱区上形成第二外延层；在所述第二外延层中形成掺杂区，其中，所述半导体衬底、所述第一外延层、所述阱区分别为第一掺杂类型，所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，所述第一外延层的掺杂浓度高于所述第二外延层的掺杂浓度。
优选地，在所述第一外延层中通过高能量的离子注入形成所述阱区的注入能量大于1100KeV。
优选地，在所述阱区形成后进行热处理工艺，根据所述阱区的掺杂剂分布选择所述第一外延层的厚度，使得所述阱区在所述第一外延层中扩散至邻接所述半导体衬底。
优选地，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中的另一个。
优选地，所述第一外延层的掺杂浓度为1014-1016原子/立方厘米。
优选地，所述第二外延层的掺杂浓度为1013-1014原子/立方厘米。
优选地，所述半导体衬底的掺杂浓度为2×1019-1×1020原子/立方厘米。
优选地，还包括：形成沟槽隔离结构，环绕所述第一外延层、所述阱区、所述第二外延层以及所述掺杂区，并且延伸进所述半导体衬底中；在所述沟槽隔离结构以及所述掺杂区上形成介质层；在所述电介质层上形成第一电极，使得所述第一电极穿透所述介质层与掺杂区连接；在所述半导体衬底与所述第一外延层相对的表面上形成第二电极。
根据本发明实施例的齐纳二极管，包括第一外延层和第二外延层，其中，第一外延层的掺杂浓度高于第二外延层的掺杂浓度，并且在第一外延层中形成高能量掺杂的阱区，可以同时改善击穿电压的稳定性和减小动态电阻。
在优选的实施例中，根据所述阱区的掺杂剂分布选择所述第一外延层的厚度，在热处理工艺之后，使得所述阱区的掺杂剂扩散至邻接所述半导体衬底。因此，该齐纳二极管的击穿电压主要由第二外延层的厚度和浓度决定，减小了第一外延层掺杂浓度变化对其击穿电压的影响，从而进一步改善击穿电压的稳定性。
相对于现有技术的齐纳二极管在耗尽区外是低浓度外延层,优选实施例中耗尽区外是高浓度阱区与衬底相连的重掺杂，可以进一步减小齐纳二极管的动态电阻。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a示出根据现有技术的齐纳二极管的截面图；
图1b示出根据现有技术的齐纳二极管掺杂浓度分布曲线以及击穿电场分布图；
图2示出根据本发明的实施例的齐纳二极管的截面图；
图3a至图3f示出根据本发明的实施例的制造齐纳二极管的方法的各个阶段的截面图；
图4示出根据本发明的实施例的齐纳二极管掺杂浓度分布曲线以及击穿电场分布图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，半导体器件的各个部分可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。
本发明可以各种形式呈现，以下将描述其中一些示例。
图2示出根据本发明的实施例的齐纳二极管的截面图。
半导体衬底210例如由硅组成，并且是第一掺杂类型的。第一掺杂类型是N型和P型中的一种，第二掺杂类型是N型和P型中的另一种。为了形成N型外延半导体层或区域，可以在外延半导体层和区域中注入N型掺杂剂(例如P、As)。为了形成P型外延半导体层或区域，可以在外延半导体层和区域中掺入P型掺杂剂(例如B)。在一个示例中，半导体衬底210是N+型掺杂。
本发明的实施例的齐纳二极管的半导体衬底210的掺杂浓度可以为2×1019-1×1020原子/立方厘米。第一掺杂类型的第一外延层221位于半导体衬底210表面上。阱区230位于第一外延层221中，为第一掺杂类型，阱区230通过离子注入在第一外延层221中形成，其注入能量可以大于1100KeV。其中，阱区230的掺杂浓度峰值位于第一外延层221内部。第二外延层222位于阱区230上，第二外延层222可以是第一掺杂类型，也可以是第二掺杂类型。第一外延层221的掺杂浓度高于第二外延层222的掺杂浓度，其中，第一外延层221的掺杂浓度可以是1014-1016原子/立方厘米，第二外延层222掺杂浓度可以为1013-1014原子/立方厘米。可以根据阱区230的掺杂剂分布选择第一外延层221的厚度，使得阱区230的掺杂剂可以扩散至邻接的半导体衬底210；可以根据预设的齐纳二极管的击穿电压选择第二外延层222的厚度。掺杂区240位于第二外延层222中，为第二掺杂类型。当第二外延层222是第一掺杂类型时，PN结在第二外延层222和掺杂区240交界处；当第二外延层222是第二掺杂类型时，PN结在第二外延层222和阱区230交界处，PN结处的电场强度最大，本发明以第二外延层222是第一掺杂类型为例进行描述。其中，第一掺杂类型和第二掺杂类型为N型或者P型，且第一掺杂类型和第二掺杂类型相反。
通过减薄技术减薄半导体衬底210的下表面(即半导体衬底210与第一外延层221相对的表面上)，在所述半导体衬底210的下表面上形成第二电极290。沟槽隔离结构250环绕第一外延层221、阱区230、第二外延层222以及掺杂区240，并且延伸进半导体衬底210中，沟槽隔离结构250可以在沟槽内形成热氧化层，起到隔离作用。介质层260位于沟槽隔离结构250以及部分掺杂区240表面上，覆盖沟槽隔离结构250的全部上表面以及掺杂区240的部分上表面。第一电极270位于介质层260上表面，且第一电极270未覆盖介质层260上表面的边缘处，第一电极270至少部分穿透介质层260连接至掺杂区240。钝化层280位于第一电极270和介质层260上表面的边缘处。其中，层间介质层260可以是具有一定厚度的氧化物层，例如，氧化硅。
图3a至图3f示出根据本发明的实施例的齐纳二极管的方法的各个阶段的截面图。
如图3a所示，形成第一掺杂类型的半导体衬底210，掺杂浓度范围大约是2×1019-1×1020原子/立方厘米。该半导体衬底210的形成可以采用离子注入的方式，掺杂离子可以为磷离子、硼离子、砷离子、锗离子、氩离子中的一种或者几种。若第一掺杂类型为N型，半导体衬底210的电阻率可以是0.0001-0.1Ω·cm；若第一掺杂类型为P型，半导体衬底210的电阻率可以是0.005Ω·cm。由于电阻率越低，半导体衬底210的动态电阻越低，从而齐纳二极管的钳位电压减小，优选地，半导体衬底210的电阻率小于0.005Ω·cm。
随后，如图3b所示，在第一掺杂类型的半导体衬底210上形成第一掺杂类型的第一外延层221，掺杂浓度为1014-1016原子/立方厘米。第一外延层221的厚度可以远远小于半导体衬底210的厚度。
随后，如图3c所示，通过向第一外延层221中高能量的离子注入，形成阱区230，注入能量可以大于1100keV，阱区230的掺杂浓度峰值位于第一外延层221的内部，然后进行热处理，使得阱区230内部产生扩散，阱区230的掺杂剂可以完全覆盖第一外延层221扩散至邻接的半导体衬底210，使得第一外延层221的的掺杂浓度发生变化；同时第一外延层221的厚度足以使得热处理后的阱区230可以扩散至邻接的半导体衬底210。阱区230注入的掺杂浓度由所需要的击穿电压决定，例如，掺杂浓度较低时，可得到高的击穿电压；掺杂浓度较高时，可得到低的击穿电压。通过控制离子注入的参数，例如注入能量和剂量，可以达到所需要的深度和获得所需的掺杂浓度。
随后，如图3d所示，在阱区230上生长第二外延层222，相对于第一外延层221为轻掺杂层，即第一外延层221的掺杂浓度高于第二外延层222的掺杂浓度，第二外延层222掺杂浓度可以为1013-1014原子/立方厘米。可根据预设的齐纳二极管的击穿电压选择第二外延层222的厚度。第二外延层222可以是第一掺杂类型，也可以是第二掺杂类型。当第二外延层222是第一掺杂类型时，PN结在第二外延层222和掺杂区240的交界处；当第二外延层222是第二掺杂类型时，PN结在第二外延层222和阱区230的交界处，PN结处的电场强最大。
随后，如图3e所示，在所述第二外延层222上采用离子注入形成掺杂区240，为第二掺杂类型。然后进行热处理，使其内部扩散，例如进行退火处理。通过控制离子注入的参数，例如注入能量和剂量，可以达到所需要的深度和获得所需的掺杂浓度。
随后，如图3f所示，采用刻蚀工艺，在环绕第一外延层221、阱区230、第二外延层222以及掺杂区240，并且延伸进半导体衬底210中形成沟槽隔离结构250，使得沟槽隔离结构250与半导体衬底210、第一外延层221、阱区230、第二外延层222以及掺杂区240相互接触，沟槽隔离结构250可以在沟槽内形成热氧化层，起到隔离作用。在沟槽隔离结构250以及至少部分掺杂区240上形成介质层260，介质层260可以由氧化物或者氮化物组成，例如，氧化硅或者氮化硅。通过沉积工艺，在通过减薄技术减薄的介质层260上形成第一电极270，并且使得第一电极270穿透介质层260与掺杂区240连接。
随后，如图2所示，通过沉积工艺，在通过减薄技术减薄的半导体衬底210与第一外延层221相对的表面上形成第二电极290。
上述实施例中，第一电极270和第二电极290可以分别由导电材料形成，包括诸如铝合金或铜之类的金属材料。
图4示出根据本发明的实施例的齐纳二极管掺杂浓度分布曲线以及击穿电场分布图。本实施例是以第二外延层222为第一掺杂类型为例，根据本发明的实施例的齐纳二极管在经过热处理发生扩散后，阱区230完全覆盖第一外延层221扩散至邻接的半导体衬底210，使得第一外延层221内的掺杂浓度发生变化，第一外延层221中形成高掺杂的阱区230。阱区230的掺杂浓度峰值距其上表面距离为2μm，可以看出阱区230下表面的掺杂浓度比其上表面掺杂浓度高，如图4的实线c所示。由此可见，半导体衬底210和第一外延层221为重掺杂，可以减小齐纳二极管的动态电阻。
此外，通过此高能量离子注入工艺减少阱区230扩散的时间，进而可以减少半导体衬底210的外扩散。由于掺杂类型不同，电场的峰值在位于第二外延层222附近。由于阱区230可以扩散至邻接的半导体衬底210，使得第一外延层221被阱区230全部覆盖，将电场在阱区230中而不接近阱区230与半导体衬底210接壤区域消失，从而半导体衬底210和第一层外延层221的变化对击穿电压的影响就可以被忽略，如图4的虚线d所示。综上所述，击穿电压不受第一外延层221厚度的影响，仅受第二外延层222厚度的影响，从而改善击穿电压的稳定性。
例如，对于击穿电压为70V的齐纳二极管，第二层外延层222的厚度为2μm，如果存在±10％的误差，则第二外延层222的厚度范围为1.8μm～2.2μm，导致击穿电压的范围为67～73V，击穿电压较为稳定。此外，由于高能阱区230的高掺杂浓度区域与高掺杂浓度的半导体衬底210接壤，击穿发生时耗尽区外没有低掺杂区域，可以大大降低齐纳二极管的电阻。与现有技术相比，如图1a所示，现有技术中70V的二极管电阻为1.5Ω；而本发明的齐纳二极管，70V击穿电压二极管采用高能注入的电阻仅为0.53Ω，电阻明显降低。
根据本发明实施例的齐纳二极管，包括第一外延层221和第二外延层222，其中，第一外延层221的掺杂浓度高于第二外延层222的掺杂浓度，并且在第一外延层221中形成高能量掺杂的阱区230，可以同时改善击穿电压的稳定性和减小动态电阻。
在优选的实施例中，根据所述阱区230的掺杂剂分布选择所述第一外延层221的厚度，在热处理工艺之后，使得所述阱区230的掺杂剂扩散至邻接所述半导体衬底210。因此，击穿电压不受第一外延层221厚度的影响，仅受第二外延层222厚度的影响，从而进一步改善击穿电压的稳定性。
在优选的实施例中，相对于现有技术的齐纳二极管在耗尽区外是低浓度外延层,优选实施例中耗尽区外是高浓度阱区230与半导体衬底210相连的重掺杂，可以进一步减小齐纳二极管的动态电阻。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (18)
1.一种齐纳二极管，包括：
半导体衬底；
第一外延层，位于所述半导体衬底上；
阱区，位于所述第一外延层中；
第二外延层，位于所述阱区上；
掺杂区，位于所述第二外延层中，
其中，所述半导体衬底、所述第一外延层、所述阱区分别为第一掺杂类型，所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，
所述第一外延层的掺杂浓度高于所述第二外延层的掺杂浓度。
2.根据权利要求1所述的齐纳二极管，其中，所述阱区通过离子注入在所述第一外延层中形成，注入能量大于1100KeV。
3.根据权利要求1所述的齐纳二极管，其中，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中的另一个。
4.根据权利要求1所述的齐纳二极管，其中，所述第一外延层的掺杂浓度为1014-1016原子/立方厘米。
5.根据权利要求1所述的齐纳二极管，其中，所述第二外延层的掺杂浓度为1013-1014原子/立方厘米。
6.根据权利要求1所述的齐纳二极管，其中，所述半导体衬底的掺杂浓度为2×1019-1×1020原子/立方厘米。
7.根据权利要求1所述的齐纳二极管，其中，所述阱区的掺杂浓度峰值位于所述第一外延层的内部。
8.根据权利要求1所述的齐纳二极管，其中，根据所述阱区的掺杂剂分布选择所述第一外延层的厚度，使得所述阱区的掺杂剂扩散至邻接所述半导体衬底。
9.根据权利要求1所述的齐纳二极管，其中，根据所述齐纳二极管的击穿电压选择所述第二外延层的厚度。
10.根据权利要求1所述的齐纳二极管，还包括：
沟槽隔离结构，环绕所述第一外延层、所述阱区、所述第二外延层以及所述掺杂区，并且延伸进所述半导体衬底中；
介质层，位于所述沟槽隔离结构以及所述掺杂区上；
第一电极，位于所述电介质层上，所述第一电极至少部分穿透所述介质层连接至所述掺杂区；
钝化层，位于所述第一电极上的边缘处；
第二电极，位于所述半导体衬底与所述第一外延层相对的表面上。
11.一种齐纳二极管的制作方法，包括：
在所述半导体衬底上形成第一外延层；
在所述第一外延层中通过高能量的离子注入形成阱区，以使得所述阱区的掺杂浓度峰值位于所述第一外延层的内部；
在所述阱区上形成第二外延层；
在所述第二外延层中形成掺杂区，
其中，所述半导体衬底、所述第一外延层、所述阱区分别为第一掺杂类型，所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，
所述第一外延层的掺杂浓度高于所述第二外延层的掺杂浓度。
12.根据权利要求11所述的方法，其特征在于，在所述第一外延层中通过高能量的离子注入形成所述阱区的注入能量大于1100KeV。
13.根据权利要求11所述的方法，其特征在于，在所述阱区形成后进行热处理工艺，根据所述阱区的掺杂剂分布选择所述第一外延层的厚度，使得所述阱区在所述第一外延层中扩散至邻接所述半导体衬底。
14.根据权利要求11所述的方法，其中，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中的另一个。
15.根据权利要求11所述的方法，其中，所述第一外延层的掺杂浓度为1014-1016原子/立方厘米。
16.根据权利要求11所述的方法，其中，所述第二外延层的掺杂浓度为1013-1014原子/立方厘米。
17.根据权利要求11所述的方法，其中，所述半导体衬底的掺杂浓度为2×1019-1×1020原子/立方厘米。
18.根据权利要求11所述的方法，还包括：
形成沟槽隔离结构，环绕所述第一外延层、所述阱区、所述第二外延层以及所述掺杂区，并且延伸进所述半导体衬底中；
在所述沟槽隔离结构以及所述掺杂区上形成介质层；
在所述电介质层上形成第一电极，使得所述第一电极穿透所述介质层与掺杂区连接；
在所述半导体衬底与所述第一外延层相对的表面上形成第二电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711189305.1A CN108198849B (zh) | 2017-11-24 | 2017-11-24 | 一种齐纳二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711189305.1A CN108198849B (zh) | 2017-11-24 | 2017-11-24 | 一种齐纳二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108198849A true CN108198849A (zh) | 2018-06-22 |
| CN108198849B CN108198849B (zh) | 2021-07-13 |
Family
ID=62573028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711189305.1A Active CN108198849B (zh) | 2017-11-24 | 2017-11-24 | 一种齐纳二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108198849B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192729A (zh) * | 2018-08-31 | 2019-01-11 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN109920778A (zh) * | 2019-03-27 | 2019-06-21 | 北京燕东微电子科技有限公司 | 半导体结构及其测试方法 |
| CN111540805A (zh) * | 2020-05-28 | 2020-08-14 | 湖北京邦科技有限公司 | 半导体装置和光电探测*** |
| CN113161426A (zh) * | 2021-04-27 | 2021-07-23 | 上海华虹宏力半导体制造有限公司 | 二极管及其制造方法 |
| CN113611606A (zh) * | 2021-07-28 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999683A (en) * | 1988-12-30 | 1991-03-12 | Sanken Electric Co., Ltd. | Avalanche breakdown semiconductor device |
| CN102290415A (zh) * | 2010-06-17 | 2011-12-21 | 安森美半导体贸易公司 | 半导体装置及其制造方法 |
| CN103456798A (zh) * | 2012-06-05 | 2013-12-18 | 上海华虹Nec电子有限公司 | Tvs器件及制造方法 |
| CN103972084A (zh) * | 2013-01-28 | 2014-08-06 | 上海华虹宏力半导体制造有限公司 | 埋型纵向齐纳二极管的制造方法 |
-
2017
- 2017-11-24 CN CN201711189305.1A patent/CN108198849B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999683A (en) * | 1988-12-30 | 1991-03-12 | Sanken Electric Co., Ltd. | Avalanche breakdown semiconductor device |
| CN102290415A (zh) * | 2010-06-17 | 2011-12-21 | 安森美半导体贸易公司 | 半导体装置及其制造方法 |
| CN103456798A (zh) * | 2012-06-05 | 2013-12-18 | 上海华虹Nec电子有限公司 | Tvs器件及制造方法 |
| CN103972084A (zh) * | 2013-01-28 | 2014-08-06 | 上海华虹宏力半导体制造有限公司 | 埋型纵向齐纳二极管的制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109192729A (zh) * | 2018-08-31 | 2019-01-11 | 上海华虹宏力半导体制造有限公司 | 半导体结构及其形成方法 |
| CN109920778A (zh) * | 2019-03-27 | 2019-06-21 | 北京燕东微电子科技有限公司 | 半导体结构及其测试方法 |
| CN109920778B (zh) * | 2019-03-27 | 2024-02-06 | 北京燕东微电子科技有限公司 | 半导体结构及其测试方法 |
| CN111540805A (zh) * | 2020-05-28 | 2020-08-14 | 湖北京邦科技有限公司 | 半导体装置和光电探测*** |
| CN113161426A (zh) * | 2021-04-27 | 2021-07-23 | 上海华虹宏力半导体制造有限公司 | 二极管及其制造方法 |
| CN113161426B (zh) * | 2021-04-27 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 二极管及其制造方法 |
| CN113611606A (zh) * | 2021-07-28 | 2021-11-05 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
| CN113611606B (zh) * | 2021-07-28 | 2024-03-19 | 上海华虹宏力半导体制造有限公司 | 稳压二极管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108198849B (zh) | 2021-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108198849A (zh) | 一种齐纳二极管及其制造方法 | |
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN103021958B (zh) | 集成高压器件的方法 | |
| US20180358478A1 (en) | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof | |
| TWI466183B (zh) | 肖特基二極體及其製造方法 | |
| TW200308032A (en) | A method and structure for low capacitance ESD robust diodes | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN103050509A (zh) | 集成高低压器件的半导体芯片 | |
| CN106449633B (zh) | 瞬态电压抑制器及其制造方法 | |
| US6586317B1 (en) | Method of forming a zener diode in a npn and pnp bipolar process flow that requires no additional steps to set the breakdown voltage | |
| US9929285B2 (en) | Super-junction schottky diode | |
| CN109065534A (zh) | 一种硅控整流器结构及其制造方法 | |
| US8536682B2 (en) | Low-voltage bidirectional protection diode | |
| US9673273B2 (en) | High breakdown n-type buried layer | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN105321994B (zh) | 一种氮化镓二极管及其制备方法 | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| JP2919405B2 (ja) | シリコン・ゲルマニウム層の最適な配置構成を有する高電圧シリコン・ダイオード | |
| KR101463078B1 (ko) | 쇼트키 배리어 다이오드 및 그의 제조 방법 | |
| KR102198982B1 (ko) | 절연 게이트 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| CN103178121B (zh) | Pin二极管及其制造方法 | |
| CN102881588B (zh) | 一种双极结型晶体管的制作方法 | |
| CN106935638A (zh) | 一种多晶硅发射极晶体管及其制作方法 | |
| CN102129988A (zh) | 一种低电容肖特基二极管的制造方法 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200120 Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7 Applicant after: Nanjing Xilijie Semiconductor Technology Co., Ltd. Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501 Applicant before: Silicon Lijie Semiconductor Technology (Hangzhou) Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7 Applicant after: Nanjing Sili Microelectronics Technology Co., Ltd Address before: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7 Applicant before: Silergy Semiconductor Technology (Hangzhou) Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |