CN108173548B - 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 - Google Patents
差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 Download PDFInfo
- Publication number
- CN108173548B CN108173548B CN201611115797.5A CN201611115797A CN108173548B CN 108173548 B CN108173548 B CN 108173548B CN 201611115797 A CN201611115797 A CN 201611115797A CN 108173548 B CN108173548 B CN 108173548B
- Authority
- CN
- China
- Prior art keywords
- pulse
- input signal
- differential
- bits
- pulse amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
- H03M1/822—Digital/analogue converters with intermediate conversion to time interval using pulse width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法,所述装置包含:一差分式脉冲振幅波宽度调制(aPWM)模块、一电源驱动模块,以及一滤波器;该aPWM模块接收一数字音频输入端输出的输入信号,该滤波器连接至一终端负载,例如,喇叭。该电源驱动模块连接于该aPWM模块与该滤波器之间,该aPWM模块根据来自该输入信号产生差分脉冲,该电源驱动模块提供能量至该终端负载,过程中由该滤波器移除不要的谐波信号而重新建构输出至终端负载的模拟信号。本发明公开的差分式脉冲振幅波宽度数字模拟转换装置可以使其所产生的PWM信号的信噪比高于100dB,且不受电路制程与接线影响。
Description
技术领域
本发明涉及一种差分式脉冲振幅波宽度调制(amplitude pulse widthmodulation,aPWM)数字模拟转换(digital to analog,DAC)装置及其输出信号的编码方法,尤其涉及一种产生高信噪比(signal to noise ratio,SNR)的 aPWM-DAC装置,以及对于该aPWM-DAC的输出编码形成基于电压域及时域定义的差分信号。
背景技术
D类(Class-D)音频放大器是一种切换放大器,或是脉冲宽度调制(pulse widthmodulation,PWM)放大器。相较于传统的线性放大器所提供的50%的有效输出功率,D类放大器通常提供高于90%的有效输出功率。为了要获得高信噪比的D类放大器,通常包含一反馈回路。第一图显示了传统D 类放大器的示意图。如图1所示,D类放大器是由一脉冲宽度调制(PWM) 产生器102及一噪声塑形三角积分调制器101来实现,其中该PWM产生器 102输出互补信号至一电源驱动器103,并经过一滤波器104以驱动一负载。上述实施例的缺点在于,三角积分调制有稳定性的问题,且该调制器的输出信号调制指数小于1。
现有的技术采用数字差分PWM来实现如图2的设计;然而,其技术要以非常短的脉冲宽度,才能达到其实务上需求的技术门限。因此,实务上往往必须克服下列两个问题。其一,是如何在低功率消耗及低成本产生如此小的脉冲,而第二个问题在于差分PWM输出的下一级是电源驱动器,由于电源驱动器的失效时间(dead-time)以及其晶体管MOS的寄生电容的作用,当信号通过电源驱动器时,将会使得此短脉冲更缩短。举例来说,假设定义TP为能够通过电源驱动器而不会减小的最小脉冲宽度,而TR是重现输入信号S的最小时间分辨率,如何实现转换放大器且同时满足TP与TR的条件限制是个急需 解决的问题。
图2所示为台湾专利I501564所公开的一种用于差分式内插脉冲宽度调制(interpolation pulse width modulation,iPWM)数字模拟转换装置;如图2 所示,包含:一内插脉冲宽度调制(iPWM)模块210、一电源驱动器220,以及一滤波器230,该iPWM模块210连接至一输入数字音频,该滤波器230 连接至一终端负载240,例如,喇叭。该iPWM模块210根据来自输入数字音频数据串流产生差分脉冲,该电源驱动器220连接至该内插脉冲宽度调制模块210,以提供能量,而该滤波器230连接于该电源驱动器220与该终端负载240之间,用以移除不要的谐波信号而在该电源驱动器220输出能量至该终端负载240之前重新建构模拟信号。该iPWM模块210进一步包含一脉冲宽度调制(PWM)产生器211、一内插分辨率单元212、一自校正单元213,以及一差分脉冲产生器214,其中该PWM产生器211,连接至该输入数字音频数据串流,并将该输入数字音频数据串流转换为时域宽度脉冲的一级数传至该内插分辨率单元212、该自校正单元213、以及该差分脉冲产生器214;该内插分辨率单元212连接至该PWM产生器211,增加脉冲宽度的时域分辨率,并输出至该自校正单元213,以及该差分脉冲产生器214;自校正单元213连接至该PWM产生器211与该内插分辨率单元212,维持该内插分辨率单元212之脉冲宽度的精度;以及差分脉冲产生器214,连接至该PWM产生器211以及该内插分辨率单元212,转换PWM脉冲的级数为电压域及时域定义的差分形式;电源驱动器220连接至该内插脉冲宽度调制模块210的该差分脉冲产生器214。然而,在实际应用上,要产出一对如此时间轴与电压振幅精确对称的脉冲信号,电路制程与外部接线负载必须完全相等;上述的要求条件在现有实际的制造技术上是相对困难的。
发明内容
本发明的主要目的在于提供一种能够产生高信噪比(SNR)的差分式脉冲振幅波宽度数字模拟转换装置(aPWM-DAC),使其所产生的PWM信号的信噪比高于100dB,且不受电路制程与接线影响。
本发明的另一目的在于提供一种差分式脉冲振幅波宽度数字模拟转换装置信号编码方法,以形成基于电压域及时域定义的差分信号。
为了达到上述目的,本发明提供差分式脉冲振幅波宽度调制(aPWM) 数字模拟转换装置,包含一差分式脉冲振幅波宽度调制(aPWM)模块,接收一数字音频输入端输入的输入信号产生差分脉冲:一电源驱动模块,连接于该差分式脉冲振幅波宽度调制(aPWM)模块:一滤波器,连接于该电源驱动模块与一终端负载之间,将来自该电源驱动模块所提供能量移除不要的谐波信号而重新建构成一模拟信号输出至该终端负载;其中该aPWM模块进一步包含:-脉冲宽度调制产生器,接收该输入信号转换为一个时域宽度脉冲的级数;一振幅调制单元(amplitude modulation unit),接收该输入信号以增加脉冲宽度的时域分辨率,并产生选择信号SX、SY;以及一差分脉冲产生器(differential pulse generator),是连接于该脉冲宽度调制产生器,以接收来自该脉冲宽度调制产生器的该时域宽度脉冲的级数及一正负符号,并将其转为电压域及时域定义的差分形式,输出脉冲DN、DP;其中,该电源驱动模块还包括:一脉冲振幅选择器,连接至一电源,另外接收来自该振幅调制单元的该选择信号SX、SY,以决定该电源的输出脉冲波的振幅强度;以及两个功率级(power stages),分别连接至该脉冲振幅选择器并接收该输出脉冲波,另外接收来自该差分脉冲产生器输出的该脉冲DN、及该脉冲DP,以输出一脉冲电压VDN、及一脉冲电压VDP。
在另一实施例中,本发明提供一种用于aPWM模块的信号编码方法,以对于被量化为N位元呈现的输入信号S使用振幅调制增加分辨率位元数 K,该被量化为N位元呈现的输入信号S包含一位元的符号,J位元的最大有效位元(Most Significant Bit,MSB)部分,以及K位元的最小有效位元 (Least Significant Bit,LSB)部分,其中N=J+K,TP为能够通过电源驱动器而不会减小的最小脉冲宽度,而TR是输入信号S的最小时间分辨率。尤其是,aPWM输出一VDP脉冲电压以及一VDN脉冲电压,而 S的范围是–(2N-1)至(2N-1),而信号编码方法Vo定义为Vo=VDP-VDN,从而对于任何S值,Vo=S*TR*Vcc。
附图说明
说明书附图其中提供关于本发明实施例的进一步理解并且结合与构成本说明书的一部分,说明本发明的实施例并且描述一同提供对于本发明实施例的原则的解释。
图1所示为传统D类放大器的示意图。
图2所示为现有的一种差分式内插脉冲宽度数字模拟转换装置的示意图。
图3所示为本发明的一种差分式脉冲振幅波宽度数字模拟转换装置的示意图。
图4所示为本发明的一种差分式脉冲振幅波宽度数字模拟转换装置内的aPWM模块的示意图。
图5所示为本发明的一种差分式脉冲振幅波宽度数字模拟转换装置内的电源驱动模块的示意图。
图6所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置的信号输入与输出示意图。
图7所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置输出的脉冲周期编码方案的波形表。
图8所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置的基于图7的编码规则示意图。
图9所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置的等效 TR产生方式的示意图。
图10所示为用于本发明的差分式脉冲振幅波宽度数字模拟转换装置的信号编码方法的流程图。
图11A所示为公开本发明的aPWM的编码方式的波形图
图11B为台湾专利I501564所公开的差分式内插脉冲宽度调制(iPWM) 的编码方式的波形图。
附图标记说明:
102 脉冲宽度调制(PWM)产生器
103 电源驱动器
104 滤波器
210 内插脉冲宽度调制(iPWM)模块
211 脉冲宽度调制(PWM)产生器
212 内插分辨率单元
213 自校正单元
214 差分脉冲产生器
220 电源驱动器
230 滤波器
240 终端负载
310 差分式脉冲振幅波宽度调制(aPWM)模块
311 脉冲宽度调制(PWM)产生器
312 振幅调制单元
313 差分脉冲产生器
320 电源驱动模块
321 脉冲振幅选择器
322 功率级
330 滤波器
340 终端负载
具体实施方式
以下,参考伴随的图示,详细说明依据本公开的实施例,俾使本领域者易于了解。所述的发明创意可以采用多种变化的实施方式,当不能只限定于这些实施例。本公开省略已熟知部分(well-known part)的描述,并且相同的参考号于本公开中代表相同的元件。
依据本公开的实施例,图3所示为本发明的一种差分式脉冲振幅波宽度数字模拟转换装置(aPWM-DAC)的示意图。如图3所示,该差分式脉冲振幅波宽度数字模拟转换装置包含:一差分式脉冲振幅波宽度调制(aPWM) 模块310、一电源驱动模块320,以及一滤波器330,该aPWM模块310连接至一数字音频输入端,用以接收一输入信号S,该输入信号S为一数字音频。该滤波器330连接至一终端负载340,例如,喇叭。该电源驱动模块 320连接于该aPWM模块310与该滤波器330之间。该aPWM模块310根据来自数字音频输入端的输入信号S产生差分脉冲,该电源驱动模块320 提供能量至该终端负载340,过程中由该滤波器330移除不要的谐波信号而重新建构输出至终端负载340的模拟信号。
图4所示为本发明的一种差分式脉冲振幅波宽度数字模拟转换装置内的aPWM模块的示意图。该aPWM模块310更进一步包含一脉冲宽度调制 (PWM)产生器311、一振幅调制(amplitude modulation)单元312、及一差分脉冲产生器(differential pulsegenerator)313,其中该PWM产生器311接收该输入信号S,并将该输入信号S转换为一个时域宽度脉冲的级数Py;该振幅调制单元312接收该输入信号S,以增加脉冲宽度的时域分辨率,并产生选择信号SX、SY;以及该差分脉冲产生器313连接于该PWM产生器311,以接收来自该PWM产生器311的PWM脉冲的级数Py及一输入信号S的正负符号并将其转为电压域及时域定义的差分形式,输出脉冲DN、DP。
值得说明的是 ,该脉冲宽度调制产生器311能以现有现有的数字相位锁回路电路(Digital Phase Locked-loop,DLL)的方式基于TP提升脉冲宽度分辨率至TR。
图5所示为本发明的一种差分式脉冲振幅波宽度数字模拟转换装置内的电源驱动模块的示意图。电源驱动模块320还包括:一脉冲振幅选择器 (pulse amplitudeselector)321,以及两个功率级(power stages)322;该脉冲振幅选择器321依照振幅调制单元312产出的选择信号SX、SY决定输出脉冲波的振幅强度;换言之,该脉冲振幅选择器321连接至一电源Vcc,并接收来自该振幅调制单元312的选择信号SX、SY,以决定该电源流至该功率级的电流量;该两个功率级322分别连接至该脉冲振幅选择器321,并接收来自该差分脉冲产生器313的输出脉冲DN、DP,以输出脉冲电压VDN、 VDP。在本实施例中,脉冲振幅选择器321由多个定电流开关并联而成,每个开关系由该选择信号SX、SY中的一位元所控制,每个开关分别控制 I/n的电流量通过,其中I为来自Vcc的电流量,n为其位元位置。因此,当选择信号SX、SY采用二进位编码时,在该开关为开启时,来自电源Vcc 地电流即以I/2、I/4、I/8、…I/n的电流量分别流入对应的功率级322。
该脉冲振幅选择器321设计在所有电流源开关打开时,输出脉冲振幅=Vcc;另一方面,当仅有Sn(I/n)开关打开时,输出脉冲振幅=Vp,此时即相对最小时间分辨率TR的aPWN-DAC输出电压。振幅调制单元312执行当S<2K时,产出选择信号(SX,SY)至脉冲振幅选择器321,使得S=1~(2K-1) 线性映对脉冲振幅从Vp至Vcc输出。
如先前所述,最小时间分辨率必须达到122ps,以保证信噪比大于100dB,并且由于失效时间(dead-time)以及MOS的寄生电容,短脉冲宽度被认为在通过连接至电源驱动模块320时会被减小。同样地,TP被定义为能够通过电源驱动模块320而不会被减小的最小脉冲宽度,而TR是定义为输入信号的最小时间分辨率。以下将描述本发明示例实施例如何解决上问题。
图6所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置的信号输入与输出示意图,其中S为数字信讯的输入信号,而VDP、VDN为具宽度与振幅的脉冲电压输出。此外,VO定义为VDP-VDN,也就是两脉冲电压的相减。本发明的差分式脉冲振幅波宽度数字模拟转换装置是在具有TP的周期的时序下操作,因为数字信讯的输入信号S被量化为N位元的数值,且包含一位元的符号,J位元的MSB部分,以及K位元的LSB部分,其中 N=J+K,且TR是输入信号S的最小时间分辨率,位元数K的值可以通过计算而决定。
图7所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置输出的脉冲周期编码方案的波形表。如图7所示,S=0,有两种可能的编码。换句话说,VDP及VDN都是具有宽度TP与同振幅的脉冲;或者VDP及VDN 都是具有不具宽度的脉冲,也就是无脉冲的编码,Vo=VDP-VDN=0。相似地,对于S的其他数值,Vo=VDP-VDN=S*Vcc*TR。
图8所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置的基于图7的编码规则示意图。如前所述,当S<2K时,该振幅调制单元312执行编码输出选择信号SX,SY。在一本实施例中,选择信号SX,SY为二进位的编码,配合图5中的脉冲振幅选择器321是由多个定电流开关并联而成,每个开关系由该选择信号SX、SY中的一位元所控制,每个开关分别控制I/n的电流量通过,其中I为来自Vcc的电流量,n为其位元位置。例如,假设k=7,当输入S=0x65<0x80=27,则选择信号编码输出SX=0x7F且 SY=0x65;当输入S=0x65>0x80=27,则选择信号编码输出SX=0x7F且 SY=0x7F。其中,SX=0x7F或SY=0x7F表示SX或SY所控制的开关全部开启。
图9所示为本发明的差分式脉冲振幅波宽度数字模拟转换装置的等效 TR产生方式的示意图。如图9所示,在一PWM取样点(Time Slot),对最小时间分辨率TR的平均电压为:
则必可找到脉冲振幅为Vp的能够通过电源驱动模块320而不会被减小的最小脉冲宽度TP。
使得C=D,则Vp=(TR/TP)*Vcc。
换言之,因此本发明可通过设计脉冲振幅选择器321,I/n电流源开关被选取时(其余开关OFF)的输出Vo脉冲电压为Vp,即相对设计出最小时间分辨率TR的aPWN-DAC输出电压。
图10所示为用于本发明的差分式脉冲振幅波宽度数字模拟转换装置的信号编码方法的流程图。
如图10所示,步骤1001是选择PWM取样率M以决定所需的N位元的数目。举例来说,对于音频频带宽度BW=20Khz,SNR>100dB,并连接至2瓦的电源驱动模块。当选择PWM取样率M为500Khz时,则 M=500/20=25。依据前述,N可以决定为:
SNR=6.02N+20log(M)–11.18dB,得到的结果N>13.92,而决定N为 14。
步骤1002是选择能够通过电源驱动模块而不会减小的最小脉冲宽度TP,依据以上例子,因为通常最小脉冲宽度较佳实施范例为大于30ns,因此TP被选择为31.25ns。
步骤1003为决定一最小时间分辨率TR为:
步骤1004是对于被量化为N位元呈现的输入信号S决定振幅分辨率位元数K,该被量化为N位元呈现的输入信号S包含一位元的符号,J位元的MSB部分,以及K位元的LSB部分,其中N=J+K,TR是输入信号S的最小时间分辨率。依据上述的例子, 位元,因此,J=14-8=6。
步骤1005是输出指定脉冲宽度的振幅脉冲电压VDP、VDN。举例来说,脉冲可以具有通过使用图8的编码方法。
图11A、图11B所示为本公开的aPWM的编码方式的信号波形图与台湾专利I501564所公开的差分式内插脉冲宽度调制(iPWM)的编码方式的信号波形图的差异。其中,iPWM编码方式中的AP及AN信号波形易受电路制程与接线影响,因此对电路制程与接线技术要求较高;相对之下,本公开则不受电路制程与接线影响,可产生高信噪比,稳定度高。
综上所述,本公开的实施范例的一种差分式脉冲振幅波宽度数字模拟转换装置及其输出信号的编码方法,可产生高信噪比,以及对于该 aPWM-DAC的输出编码形成基于电压域及时域定义的差分信号。
以上所述者仅为依据本公开的实施范例,当不能依此限定本公开实施的范围。即大凡发明权利要求所作的均等变化与修饰,皆应仍属本公开专利涵盖的范围。
Claims (6)
1.一种差分式脉冲振幅波宽度数字模拟转换装置,包含:
一差分式脉冲振幅波宽度调制模块,该差分式脉冲振幅波宽度调制模块接收一数字音频输入端输入的输入信号产生差分脉冲;
一电源驱动模块,连接于该差分式脉冲振幅波宽度调制模块,以及
一滤波器,连接于该电源驱动模块与一终端负载之间,将来自该电源驱动模块所提供能量移除不要的谐波信号而重新建构成一模拟信号输出至该终端负载;
其中,该差分式脉冲振幅波宽度调制模块还包含:
一脉冲宽度调制产生器,接收该输入信号转换为一个时域宽度脉冲的级数;
一振幅调制单元,接收该输入信号以增加脉冲宽度的时域分辨率,并产生选择信号SX、SY;以及
一差分脉冲产生器,该差分脉冲产生器是连接于该脉冲宽度调制产生器,以接收来自该脉冲宽度调制产生器的该时域宽度脉冲的级数及一正负符号,并将其转为电压域及时域定义的差分形式,输出脉冲DN、DP;
其中,该电源驱动模块还包括:
一脉冲振幅选择器,连接至一电源,另接收来自该振幅调制单元的该选择信号SX、SY,以决定该电源的输出脉冲波的振幅强度;以及
两个功率级,分别连接至该脉冲振幅选择器并接收该输出脉冲波,另接收来自该差分脉冲产生器输出的该脉冲DN、及该脉冲DP,以输出一脉冲电压VDN、及一脉冲电压VDP。
2.如权利要求1所述的差分式脉冲振幅波宽度数字模拟转换装置,其中,该差分式脉冲振幅波宽度调制模块使用一编码方法来决定一被量化为N位元呈现的输入信号S的一位元数值K,该被量化为N位元呈现的输入信号S包含一位元的符号,J位元的一最大有效位元部分,以及K位元的一最小有效位元部分,其中N=J+K,TP是能够通过该电源驱动模块而不会减小的一最小脉冲宽度,而TR是该被量化为N位元呈现的输入信号S的一最小时间分辨率,当该差分式脉冲振幅波宽度调制模块输出一脉冲电压VDP及一脉冲电压VDN,而该被量化为N位元呈现的输入信号S的范围是-(2N-1)至(2N-1),该编码方法所得到的输出Vo被定义为Vo=VDP-VDN,从而对于任何该被量化为N位元呈现的输入信号S值,Vo=S*TR*Vcc,其中Vcc为该电源的电压。
3.如权利要求2所述的差分式脉冲振幅波宽度数字模拟转换装置,其中在该编码方法中该输入信号S与所输出的编码SX与SY均为二进位,并且:
当S<2K,且S>0时,则SY=S,SX=1111…1,其中,SX的位元数为K;
当S<2K,且S<=0时,则SX=S,SY=1111…1,其中,SY的位元数为K;
当S>=2K时,则SX=1111…1,SY=1111…1,其中,SX与SY的位元数均为K。
4.如权利要求2所述的差分式脉冲振幅波宽度数字模拟转换装置,其中,最小时间分辨率TR时的输出电压为(TR/TP)*Vcc,其中Vcc为该电源的电压。
5.一种差分式脉冲振幅波宽度数字模拟转换装置的信号编码方法,包括:
选择一脉冲宽度调制取样率M以决定所需的N位元的数目;
选择能够通过一电源驱动模块而不会减小的一最小脉冲宽度TP;
决定一最小时间分辨率TR;
对于被量化为N位元呈现的输入信号S决定振幅分辨率位元数K,该被量化为N位元呈现的输入信号S包含一位元的符号,J位元的最大有效位元(MSB)部分,以及K位元的最小有效位元(LSB)部分,其中N=J+K,TR是输入信号S的最小时间分辨率;以及
输出指定脉冲宽度的一脉冲电压VDN、及一脉冲电压VDP;
其中,而该被量化为N位元呈现的输入信号S的范围是-(2N-1)至(2N-1),该编码方法所得到的输出Vo被定义为Vo=VDP-VDN,其中,输入信号S与所输出的编码SX与SY均为二进位,并且:
当S<2K,且S>0时,则SY=S,SX=1111…1,其中,SX的位元数为K;
当S<2K,且S<=0时,则SX=S,SY=1111…1,其中,SY的位元数为K;
当S>=2K时,则SX=1111…1,SY=1111…1,其中,SX与SY的位元数均为K。
6.如权利要求5所述的差分式脉冲振幅波宽度数字模拟转换装置的信号编码方法,其中,最小时间分辨率TR时的输出电压为(TR/TP)*Vcc,其中Vcc为一电源的电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611115797.5A CN108173548B (zh) | 2016-12-07 | 2016-12-07 | 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611115797.5A CN108173548B (zh) | 2016-12-07 | 2016-12-07 | 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108173548A CN108173548A (zh) | 2018-06-15 |
CN108173548B true CN108173548B (zh) | 2020-12-25 |
Family
ID=62526197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611115797.5A Active CN108173548B (zh) | 2016-12-07 | 2016-12-07 | 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108173548B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201415810A (zh) * | 2012-10-11 | 2014-04-16 | Tritan Technology Inc | 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出 |
CN103780262A (zh) * | 2012-10-26 | 2014-05-07 | 硕呈科技股份有限公司 | 差动式内插脉冲宽度调变数字模拟转换装置及方法 |
KR20150076722A (ko) * | 2013-12-27 | 2015-07-07 | 현대자동차주식회사 | 음향 증폭 방법 및 음향 증폭 회로 |
US9161122B2 (en) * | 2012-10-18 | 2015-10-13 | Tritan Technology Inc. | Apparatus for differential interpolation pulse width modulation digital-to-analog conversion and output signal coding method thereof |
-
2016
- 2016-12-07 CN CN201611115797.5A patent/CN108173548B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201415810A (zh) * | 2012-10-11 | 2014-04-16 | Tritan Technology Inc | 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出 |
US9161122B2 (en) * | 2012-10-18 | 2015-10-13 | Tritan Technology Inc. | Apparatus for differential interpolation pulse width modulation digital-to-analog conversion and output signal coding method thereof |
CN103780262A (zh) * | 2012-10-26 | 2014-05-07 | 硕呈科技股份有限公司 | 差动式内插脉冲宽度调变数字模拟转换装置及方法 |
KR20150076722A (ko) * | 2013-12-27 | 2015-07-07 | 현대자동차주식회사 | 음향 증폭 방법 및 음향 증폭 회로 |
Also Published As
Publication number | Publication date |
---|---|
CN108173548A (zh) | 2018-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9344108B2 (en) | Device having a delta-sigma modulator and a switching amplifier connected thereto | |
JP2007104106A (ja) | 送受信装置 | |
CN110875740B (zh) | 数字模拟转换器 | |
US8018363B2 (en) | Nonlinear mapping in digital-to-analog and analog-to-digital converters | |
US6927715B2 (en) | Device and control structure of multi-level pulse width modulation | |
TWI501564B (zh) | 差動式內插脈衝寬度調變數位類比轉換裝置及信號輸出方法 | |
CN1945978B (zh) | 采用积分非线性误差整形的流水线adc | |
CN108173548B (zh) | 差分式脉冲振幅波宽度数字模拟转换装置及信号编码方法 | |
US7230559B2 (en) | Quantizer in a multilevel sigma-delta analogue/digital converter | |
US9853658B1 (en) | Digital to analog converter circuit and digital to analog conversion method | |
US20050001750A1 (en) | Delta-sigma modulator | |
US9161122B2 (en) | Apparatus for differential interpolation pulse width modulation digital-to-analog conversion and output signal coding method thereof | |
US9621185B1 (en) | Apparatus for differential amplitude pulse width modulation digital-to-analog conversion and method for encoding output signal thereof | |
JP2004336772A (ja) | デジタル・アナログ・コンバータ用の素子単位のリサンプリング | |
CN101399547B (zh) | 数字/模拟转换器与数字信号转换至模拟信号的方法 | |
US20080030389A1 (en) | Digital to analog converter and conversion method | |
TWI603589B (zh) | 差動式脈衝振幅波寬度調變數位類比轉換裝置及其信號輸出的編碼方法 | |
CN104767529A (zh) | 调制设备 | |
CN113141164B (zh) | 声频驱动电路及其方法 | |
CN115208406A (zh) | 混合型数字模拟转换电路、芯片及转换方法 | |
JP3407851B2 (ja) | Pwm回路/加重回路併用式デルタシグマ型d/a変換装置 | |
KR20090061134A (ko) | 데이터 가중 평균화 알고리즘을 이용하는 디급 오디오증폭기 | |
US20050015419A1 (en) | Techniques to provide programmable finite impulse response filtering | |
CN108964666B (zh) | 数字模拟转换电路及其数字模拟转换方法 | |
WO2022030130A1 (ja) | 電子回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |