CN108169694B - 一种具有温度、工艺补偿功能的毛刺检测电路 - Google Patents
一种具有温度、工艺补偿功能的毛刺检测电路 Download PDFInfo
- Publication number
- CN108169694B CN108169694B CN201711370762.0A CN201711370762A CN108169694B CN 108169694 B CN108169694 B CN 108169694B CN 201711370762 A CN201711370762 A CN 201711370762A CN 108169694 B CN108169694 B CN 108169694B
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- unit
- compensation voltage
- voltage generation
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/40—Testing power supplies
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有温度、工艺补偿功能的毛刺检测电路,温度工艺补偿电压生成和偏置电流生成电路输出的补偿电压连接第一低通滤波电路输入端、高通滤波电路输出端和第四PMOS管的源极,温度工艺补偿电压生成和偏置电流生成电路输出的偏置电流连接第三PMOS管和第四PMOS管的漏极并作为输出信号;第一低通滤波电路输出端连接第三PMOS管的源极,第三PMOS管的栅极连接电源VDD和第二低通滤波电路的输入端;第四PMOS管的源极还连接高通滤波电路,高通滤波电路与电源VDD相连,第四PMOS管的栅极连接第二低通滤波电路。本发明电路结构简单、工作稳定可靠,可对温度和工艺偏差起到很好的补偿作用且使用范围较广。
Description
技术领域
本发明涉及集成电路领域,具体为一种具有温度、工艺补偿功能的毛刺检测电路。
背景技术
逻辑***在电源存在较大毛刺的情况下,容易产生错误的时序或翻转,进入异常工作状态,造成内部数据错误、操作错误,或存储器内容的异常读出错误,导致内部信息泄露。电源毛刺检测电路在检测到毛刺信号时产生报警信号,能够有效防止错误产生,确保***安全。
智能卡在各领域广泛应用,身份认证、金融等高安全领域的智能卡对于防攻击能力提出了更高的要求,在针对智能卡的安全攻击中,基于电源毛刺的故障注入式攻击已经被普遍应用。在这种攻击中,攻击者向卡片内部电源加入一定条件的毛刺干扰,然后利用DFA等分析技术就可以实现对密钥攻击、以及获取存储器内保密数据等。因此,电源毛刺检测模块的加入可以增强智能卡***的稳定性和安全性。
图1为传统的毛刺检测的电路图,该电路包括电阻R1~R3、电容C1~C2、比较器120;电阻R1、R2和C1通过对电源分压滤波产生阈值电压VT=VDD×R2/(R1+R2),电容C2和电阻R3构成高通滤波电路,将电源VDD上的向上毛刺电压信号送入比较器输入端,比较器120实现毛刺电压信号与参考阈值电压信号进行比较,最终输出异常报警信号。通过设定电阻R1和R2的比值,检测阈值电压恒定为电源电压的固定比例,该电路能够有效消除温度和工艺变化对检测阈值电压的影响,但是电路中采用比较器电路整形输出,一方面,整体电路对毛刺攻击的响应速度受限,另一方面,比较器电路会额外增加功耗。
近年来,已经有了一些较为成熟的毛刺检测电路,在专利CN 101943729 B中,电路通过RC低通滤波电路从电源上获得参考电压VDDIN,然后通过不同连接的PMOS器件实现正负毛刺检测,其检测毛刺的阈值恒定为PMOS器件的阈值电压,阈值电压随工艺和温度有较大的变化。在专利CN 104459564 A中,电路通过RC低通滤波电路从电源上获得参考电压VCCin,当VCC电压向上毛刺幅度大于MP3阈值电压且使MP3上的电流超过IBIAS时,b点信号由低变高产生翻转,输出报警信号;当VCC电压向下毛刺幅度大于MP1阈值电压且使MP1上的电流超过IBIAS时,a点信号由低变高产生翻转,输出报警信号。同样的检测毛刺阈值电压随工艺和温度有较大的变化。
这些电路,反应速度快,结构简单,功耗很低,但其检测点精度不高,并且其检测点会随着温度和工艺角的变化而变化。在专利CN104714193A中,设计的温度、工艺角补偿模块可以提高检测点的精度,电路通过RC低通滤波电路从温度、工艺补偿支路上获得参考电压VDDIN1和VDDIN2,然后通过不同连接的PMOS器件实现正负毛刺检测,其正向毛刺检测阈值电压为VTHP+R2/(R1+R2+R3)×(VDD-2VGSP),其负向毛刺检测阈值电压为VTHP+R3/(R1+R2+R3)×(VDD-2VGSP),由公式可以看出,电路对温度、工艺偏差具有一定的补偿效果,但补偿效果不佳。
发明内容
本发明的目的在于克服现有技术的不足,提供一种电源毛刺检测电路,能够对温度、工艺偏差起到很好的补偿作用。
本发明的目的是通过以下技术方案来实现的:一种具有温度、工艺补偿功能的毛刺检测电路,包括温度工艺补偿电压生成和偏置电流生成电路、第三PMOS管、第四PMOS管、第一低通滤波电路、第二低通滤波电路和高通滤波电路;
温度工艺补偿电压生成和偏置电流生成电路输出的补偿电压连接第一低通滤波电路输入端、高通滤波电路输出端和第四PMOS管的源极,温度工艺补偿电压生成和偏置电流生成电路输出的偏置电流连接第三PMOS管和第四PMOS管的漏极并作为输出信号;
第一低通滤波电路输出端连接第三PMOS管的源极,第三PMOS管的栅极连接电源VDD和第二低通滤波电路的输入端;
第四PMOS管的源极还连接高通滤波电路,高通滤波电路与电源VDD相连,第四PMOS管的栅极连接第二低通滤波电路,第四PMOS管的漏极接OUT输出端。
作为优选方式,向上毛刺检测阈值为VDD/n,向下毛刺检测阈值为VDD/n,其中n为补偿支路中补偿电压生成基本单元级数,n≥2且n为整数。
作为优选方式,温度工艺补偿电压生成和偏置电流生成电路包括n个补偿电压生成基本单元、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管,n个补偿电压生成基本单元包括第1补偿电压生成基本单元;…;第n补偿电压生成基本单元;
第1补偿电压生成基本单元包括第一单元PMOS管I、第一单元PMOS管II;…;第n补偿电压生成基本单元由第n单元PMOS管I、第n单元PMOS管II;
第一单元PMOS管I源极作为补偿电压生成基本单元的输入端连接电源VDD,第一单元PMOS管I栅极连接第一单元PMOS管II的栅极和漏极作为补偿电压生成基本单元的输出端,第一单元PMOS管I漏极连接第一单元PMOS管II的源极并作为补偿电压输出;
第2补偿电压生成基本单元由第二单元PMOS管I和第二单元PMOS管II组成,第二单元PMOS管I源极作为第2补偿电压生成基本单元的输入端连接第1补偿电压生成基本单元的输出端(或者中第一单元PMOS管II的漏极),第二单元PMOS管I栅极连接第二单元PMOS管II的栅极和漏极作为第二补偿电压生成基本单元的输出端,第二单元PMOS管I漏极与第二单元PMOS管II源极串接;
当n=2时,第2补偿电压生成基本单元的输出端即为第n补偿电压生成基本单元的输出端;
当n大于2时,与第2补偿电压生成基本单元连接的后续补偿电压生成基本单元与第2补偿电压生成基本单元的结构一致,且第2个补偿电压生成基本单元的后续补偿电压生成基本单元依次级联;其中,最后一个第n单元PMOS管I栅极连接第n单元PMOS管II的栅极和漏极并连接到地GND,第n单元PMOS管I漏极连接第n单元PMOS管II的源极,第n单元PMOS管I源极作为第n个补偿电压生成基本单元的输入端连接上一个补偿电压生成基本单元的输出;
第一NMOS管的栅极与第一NMOS管的漏极相连并连接第二NMOS管的栅极和第二PMOS管的漏极;第一NMOS管的源极接地,第二NMOS管的源极接地;
第二PMOS管栅极与第一PMOS管栅极相连并连接至第一单元PMOS管II漏极,第一PMOS管源极接电源VDD;
第一低通滤波电路包括第一电阻和第一电容,第一电阻接第一单元PMOS管I漏极,第一电阻与第一电容串接后其公共节点连接第三PMOS管的源极;
第二低通滤波电路包括第二电阻和第二电容,第二电阻的一端分别连接电源VDD和第三PMOS管的栅极,第二电阻的另一端分别连接第四PMOS管的栅极和第二电容,第二电容接地;
高通滤波电路包括第三电容,第三电容的一端接电源VDD,第三电容的另一端分别接第一PMOS管的漏极和第四PMOS管的源极;
第三PMOS管、第四PMOS管和第二NMOS管的漏极相连并接到OUT端。
作为优选方式,温度工艺补偿电压生成和偏置电流生成电路,输出补偿电压为(n-1)×VDD/n+VGSP,其中n为补偿支路中补偿电压生成基本单元级数,VGSP为第一单元PMOS管II的栅极与源极之间的电压;输出偏置电流大小与补偿支路电流相等。
本发明的有益效果是:本发明电路结构简单、工作稳定可靠,可对温度和工艺偏差起到很好的补偿作用;本发明可应用在芯片安全防护领域,使用范围较广。
附图说明
图1为毛刺检测电路现有技术的示意图;
图2为本发明一种具有温度、工艺补偿功能的毛刺检测电路的示意图;
图3为本发明实施例提供的一种具有温度、工艺补偿功能的毛刺检测电路的示意图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案,但本发明的保护范围不局限于以下所述。
本发明中的“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
如图2所示,一种具有温度、工艺补偿功能的毛刺检测电路,包括温度工艺补偿电压生成和偏置电流生成电路、第三PMOS管250、第四PMOS管260、第一低通滤波电路、第二低通滤波电路和高通滤波电路;
温度工艺补偿电压生成和偏置电流生成电路输出的补偿电压连接第一低通滤波电路输入端、高通滤波电路输出端和第四PMOS管260的源极,温度工艺补偿电压生成和偏置电流生成电路输出的偏置电流连接第三PMOS管250和第四PMOS管260的漏极并作为输出信号;
第一低通滤波电路输出端连接第三PMOS管250的源极,第三PMOS管250的栅极连接电源VDD和第二低通滤波电路的输入端;
第四PMOS管260的源极还连接高通滤波电路,高通滤波电路与电源VDD相连,第四PMOS管260的栅极连接第二低通滤波电路,第四PMOS管260的漏极接OUT输出端。
在一个优选实施例中,向上毛刺检测阈值为VDD/n,向下毛刺检测阈值为VDD/n,其中n为补偿支路中补偿电压生成基本单元级数,n≥2且n为整数。
如图3所示,温度工艺补偿电压生成和偏置电流生成电路包括n个补偿电压生成基本单元、第一PMOS管320、第二PMOS管321、第一NMOS管322和第二NMOS管323,n个补偿电压生成基本单元包括第1补偿电压生成基本单元;…;第n补偿电压生成基本单元;
第1补偿电压生成基本单元包括第一单元PMOS管I31a、第一单元PMOS管II31b;…;第n补偿电压生成基本单元由第n单元PMOS管I3na、第n单元PMOS管II3nb;
第一单元PMOS管I31a源极作为补偿电压生成基本单元的输入端连接电源VDD,第一单元PMOS管I31a栅极连接第一单元PMOS管II31b的栅极和漏极作为补偿电压生成基本单元的输出端,第一单元PMOS管I31a漏极连接第一单元PMOS管II31b的源极并作为补偿电压输出;
第2补偿电压生成基本单元由第二单元PMOS管I32a和第二单元PMOS管II32b组成,第二单元PMOS管I32a源极作为第2补偿电压生成基本单元的输入端连接第1补偿电压生成基本单元中第一单元PMOS管II31b的漏极,第二单元PMOS管I32a栅极连接第二单元PMOS管II32b的栅极和漏极作为第二补偿电压生成基本单元的输出端,第二单元PMOS管I32a漏极与第二单元PMOS管II32b源极串接;
当n=2时,第2补偿电压生成基本单元的输出端即为第n补偿电压生成基本单元的输出端;
当n大于2时,与第2补偿电压生成基本单元连接的后续补偿电压生成基本单元与第2补偿电压生成基本单元的结构一致,且第2个补偿电压生成基本单元的后续补偿电压生成基本单元依次级联;其中,最后一个第n单元PMOS管I3na栅极连接第n单元PMOS管II3nb的栅极和漏极并连接到地GND,第n单元PMOS管I3na漏极连接第n单元PMOS管II3nb的源极,第n单元PMOS管I3na源极作为第n个补偿电压生成基本单元的输入端连接上一个补偿电压生成基本单元的输出;
第一NMOS管322的栅极与第一NMOS管322的漏极相连并连接第二NMOS管323的栅极和第二PMOS管321的漏极;第一NMOS管322的源极接地,第二NMOS管323的源极接地;
第二PMOS管321栅极与第一PMOS管320栅极相连并连接至第一单元PMOS管II31b漏极,第一PMOS管320源极接电源VDD;
第一低通滤波电路包括第一电阻330和第一电容331,第一电阻330接第一单元PMOS管I31a漏极,第一电阻330与第一电容331串接后其公共节点连接第三PMOS管250的源极;
第二低通滤波电路包括第二电阻340和第二电容341,第二电阻340的一端分别连接电源VDD和第三PMOS管250的栅极,第二电阻340的另一端分别连接第四PMOS管260的栅极和第二电容341,第二电容341接地;
高通滤波电路包括第三电容343,第三电容343的一端接电源VDD,第三电容343的另一端分别接第一PMOS管320的漏极和第四PMOS管260的源极;
第三PMOS管250、第四PMOS管260和第二NMOS管323的漏极相连并接到OUT端。
在一个优选实施例中,温度工艺补偿电压生成和偏置电流生成电路,输出补偿电压为(n-1)×VDD/n+VGSP,其中n为补偿支路中补偿电压生成基本单元级数,VGSP为第一单元PMOS管II31b的栅极与源极之间的电压;输出偏置电流大小与补偿支路电流相等。
在一个优选实施例中,电路中第一PMOS管250和第二PMOS管260的尺寸与补偿支路中的第一单元PMOS管II31b尺寸一样;补偿支路中第一单元PMOS管I31a到第n单元PMOS管I3na的尺寸相同(即每个单元的PMOS管I(名称中带有“I”的PMOS管)尺寸相同,或者PMOS管31a、32a…3na尺寸相同),第一单元PMOS管II31b到第n单元PMOS管II3nb尺寸相同(即每个单元的PMOS管II(名称中带有“II”的PMOS管)尺寸相同,或者PMOS管31b、32b…3nb尺寸相同);电路中第一PMOS管320与第一单元PMOS管I31a的尺寸相同,第二PMOS管321与第一单元PMOS管II31b尺寸相同;第一NMOS管322与第二NMOS管323尺寸相同。
当电源VDD上有向上的毛刺电压ΔVDD时,此时第四PMOS管260的栅极上为第二低通滤波器输出的电源电压VDD,毛刺电压ΔVDD电压通过高通滤波器输出叠加在第四PMOS管260的源极,电压为(n-1)×VDD/n+VGS320+ΔVDD,可以计算出第四PMOS管260的栅源电压差为VGS260=VDD-(n-1)×VDD/n+VGS320+ΔVDD=VDD/n-VGS31a-ΔVDD,当毛刺电压ΔVDD>VDD/n时,第四PMOS管260上的电流大于第二NMOS管323上的电流,此时OUT端输出高电平,发出报警信号。当毛刺电压ΔVDD<VDD/n时,第四PMOS管260上的电流小于第二NMOS管323上的电流,此时OUT端输出低电平,不产生报警信号。
当电源VDD上有向下的毛刺电压ΔVDD时,此时第三PMOS管250的源极上为低通滤波器输出的(n-1)×VDD/n+VGS311,毛刺电压ΔVDD电压加在第三PMOS管250的栅极,电压为VDD-ΔVDD,可以计算出第三PMOS管250的栅源电压差为VGS250=VDD-ΔVDD-(n-1)×VDD/n-VGS31a=VDD/n-VGS31a-ΔVDD,当毛刺电压ΔVDD>VDD/n时,第三PMOS管250上的电流大于第二NMOS管323上的电流,此时OUT端输出高电平,发出报警信号。当毛刺电压ΔVDD<VDD/n时,第三PMOS管250上的电流小于第二NMOS管323上的电流,此时OUT端输出低电平,不产生报警信号。
实施例的整体电路采用标准CMOS工艺实现,电路结构简单,稳定可靠,电路采用了补偿技术,可以消除温度和工艺偏差对毛刺检测电路的影响。电路可应用芯片安全防护领域。
从实施例中可见,本发明提出了一种在标准CMOS工艺下实现检测阈值电压与温度、工艺无关的毛刺检测电路。该电源毛刺检测电路只包括MOS管、电阻和电容,可以在标准CMOS工艺下实现。传统电源毛刺检测电路,采用了比较器电路实现,其响应速度慢,在ns级毛刺攻击时无法及时响应。目前对于利用MOS管阈值电压实现的电源毛刺检测电路,其检测阈值电压与MOS管本身特性具有很强的相关性,无法彻底消除温度、工艺的影响。本发明无需比较器电路,降低了电路的复杂度,有效减小电路面积和成本。该毛刺检测电路引入了补偿电路,其检查毛刺阈值电压为电源电压的固定比例,与温度和工艺参数无关。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,应当指出的是,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种具有温度、工艺补偿功能的毛刺检测电路,其特征在于:它包括温度工艺补偿电压生成和偏置电流生成电路、第三PMOS管、第四PMOS管、第一低通滤波电路、第二低通滤波电路和高通滤波电路;
温度工艺补偿电压生成和偏置电流生成电路输出的补偿电压连接第一低通滤波电路输入端、高通滤波电路输出端和第四PMOS管的源极,温度工艺补偿电压生成和偏置电流生成电路输出的偏置电流连接第三PMOS管和第四PMOS管的漏极并作为输出信号;
第一低通滤波电路输出端连接第三PMOS管的源极,第三PMOS管的栅极连接电源VDD和第二低通滤波电路的输入端;
第四PMOS管的源极还连接高通滤波电路的输出端,高通滤波电路的输入端与电源VDD相连,第四PMOS管的栅极连接第二低通滤波电路的输出端,第四PMOS管的漏极接OUT输出端;
温度工艺补偿电压生成和偏置电流生成电路包括n个补偿电压生成基本单元、第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管,n个补偿电压生成基本单元包括第1补偿电压生成基本单元;…;第n补偿电压生成基本单元;
第1补偿电压生成基本单元包括第一单元PMOS管I、第一单元PMOS管II;…;第n补偿电压生成基本单元由第n单元PMOS管I、第n单元PMOS管II;
第一单元PMOS管I源极作为补偿电压生成基本单元的输入端连接电源VDD,第一单元PMOS管I栅极连接第一单元PMOS管II的栅极和漏极作为补偿电压生成基本单元的输出端,第一单元PMOS管I漏极连接第一单元PMOS管II的源极并作为补偿电压输出;
第2补偿电压生成基本单元由第二单元PMOS管I和第二单元PMOS管II组成,第二单元PMOS管I源极作为第2补偿电压生成基本单元的输入端连接第1补偿电压生成基本单元的输出端,第二单元PMOS管I栅极连接第二单元PMOS管II的栅极和漏极作为第二补偿电压生成基本单元的输出端,第二单元PMOS管I漏极与第二单元PMOS管II源极串接;
当n=2时,第2补偿电压生成基本单元的输出端即为第n补偿电压生成基本单元的输出端;
当n大于2时,与第2补偿电压生成基本单元连接的后续补偿电压生成基本单元与第2补偿电压生成基本单元的结构一致,且第2个补偿电压生成基本单元的后续补偿电压生成基本单元依次级联;其中,最后一个第n单元PMOS管I栅极连接第n单元PMOS管II的栅极和漏极并连接到地GND,第n单元PMOS管I漏极连接第n单元PMOS管II的源极,第n单元PMOS管I源极作为第n个补偿电压生成基本单元的输入端连接上一个补偿电压生成基本单元的输出;
第一NMOS管的栅极与第一NMOS管的漏极相连并连接第二NMOS管的栅极和第二PMOS管的漏极;第一NMOS管的源极接地,第二NMOS管的源极接地;
第二PMOS管栅极与第一PMOS管栅极相连并连接至第一单元PMOS管II漏极,第一PMOS管源极接电源VDD;
第一低通滤波电路包括第一电阻和第一电容,第一电阻接第一单元PMOS管I漏极,第一电阻与第一电容串接后其公共节点连接第三PMOS管的源极;
第二低通滤波电路包括第二电阻和第二电容,第二电阻的一端分别连接电源VDD和第三PMOS管的栅极,第二电阻的另一端分别连接第四PMOS管的栅极和第二电容,第二电容接地;
高通滤波电路包括第三电容,第三电容的一端接电源VDD,第三电容的另一端分别接第一PMOS管的漏极和第四PMOS管的源极;
第三PMOS管、第四PMOS管和第二NMOS管的漏极相连并接到OUT端。
2.根据权利要求1所述的一种具有温度、工艺补偿功能的毛刺检测电路,其特征在于:向上毛刺检测阈值为VDD/n,向下毛刺检测阈值为VDD/n,其中n为补偿支路中补偿电压生成基本单元级数,n≥2且n为整数。
3.根据权利要求1所述的一种具有温度、工艺补偿功能的毛刺检测电路,其特征在于:温度工艺补偿电压生成和偏置电流生成电路,输出补偿电压为(n-1)×VDD/n+VGSP,其中n为补偿支路中补偿电压生成基本单元级数,VGSP为第一单元PMOS管II的栅极与源极之间的电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711370762.0A CN108169694B (zh) | 2017-12-19 | 2017-12-19 | 一种具有温度、工艺补偿功能的毛刺检测电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711370762.0A CN108169694B (zh) | 2017-12-19 | 2017-12-19 | 一种具有温度、工艺补偿功能的毛刺检测电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108169694A CN108169694A (zh) | 2018-06-15 |
CN108169694B true CN108169694B (zh) | 2020-01-21 |
Family
ID=62522697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711370762.0A Active CN108169694B (zh) | 2017-12-19 | 2017-12-19 | 一种具有温度、工艺补偿功能的毛刺检测电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108169694B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020257958A1 (zh) | 2019-06-24 | 2020-12-30 | 深圳市汇顶科技股份有限公司 | 毛刺信号检测电路、安全芯片和电子设备 |
WO2020257959A1 (zh) | 2019-06-24 | 2020-12-30 | 深圳市汇顶科技股份有限公司 | 毛刺信号检测电路、安全芯片和电子设备 |
CN112673263B (zh) * | 2019-08-15 | 2023-05-12 | 深圳市汇顶科技股份有限公司 | 毛刺信号检测电路、安全芯片和电子设备 |
CN114942373A (zh) * | 2022-04-01 | 2022-08-26 | 广州润芯信息技术有限公司 | 一种片上mos管工艺偏差检测电路及芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101141123A (zh) * | 2007-10-11 | 2008-03-12 | 电子科技大学 | 一种毛刺检测装置 |
US7872481B1 (en) * | 2008-05-01 | 2011-01-18 | Keithley Instruments, Inc. | Low glitch multiple form C summing node switcher |
CN104166053A (zh) * | 2013-05-17 | 2014-11-26 | 上海华虹集成电路有限责任公司 | 毛刺检测电路 |
CN104714193A (zh) * | 2014-08-27 | 2015-06-17 | 北京中电华大电子设计有限责任公司 | 一种高精度低功耗电源毛刺检测电路 |
-
2017
- 2017-12-19 CN CN201711370762.0A patent/CN108169694B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101141123A (zh) * | 2007-10-11 | 2008-03-12 | 电子科技大学 | 一种毛刺检测装置 |
US7872481B1 (en) * | 2008-05-01 | 2011-01-18 | Keithley Instruments, Inc. | Low glitch multiple form C summing node switcher |
CN104166053A (zh) * | 2013-05-17 | 2014-11-26 | 上海华虹集成电路有限责任公司 | 毛刺检测电路 |
CN104714193A (zh) * | 2014-08-27 | 2015-06-17 | 北京中电华大电子设计有限责任公司 | 一种高精度低功耗电源毛刺检测电路 |
Also Published As
Publication number | Publication date |
---|---|
CN108169694A (zh) | 2018-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108169694B (zh) | 一种具有温度、工艺补偿功能的毛刺检测电路 | |
US11609277B2 (en) | Power glitch signal detection circuit and security chip | |
CN100394408C (zh) | 电压低频干扰检测装置和方法 | |
CN101943728B (zh) | 一种防电源毛刺攻击的检测电路 | |
CN104714193A (zh) | 一种高精度低功耗电源毛刺检测电路 | |
US20110080206A1 (en) | System and method for negative voltage protection | |
CN110647063B (zh) | 微型控制器及eft事件防护方法 | |
US11181566B2 (en) | Detection circuit of electromagnetic fault injection and security chip | |
US11187731B2 (en) | Power glitch signal detection circuit, security chip and electronic apparatus | |
CN111783920A (zh) | 安全电子芯片 | |
CN112688708B (zh) | 用于隔离数据通信的低功率接收器电路 | |
CN111130536A (zh) | 一种同时具有老化检测和puf功能的电路 | |
US11763037B2 (en) | Power glitch signal detection circuit, security chip and electronic apparatus | |
CN107294516B (zh) | 一种无静态功耗的上电复位电路 | |
US4633102A (en) | High speed address transition detector circuit for dynamic read/write memory | |
US9471792B2 (en) | Detection arrangement | |
US20060229839A1 (en) | Temperature sensing and monitoring technique for integrated circuit devices | |
CN216086840U (zh) | 一种毛刺信号消除电路及图像传感器 | |
KR102287699B1 (ko) | 데이터 독출 회로 | |
CN113676160A (zh) | 抗干扰触发器 | |
Gao et al. | Detecting recycled commodity socs: Exploiting aging-induced sram puf unreliability | |
US10998276B2 (en) | Integrated circuit | |
US5774009A (en) | RTC oscillator amplifier circuit with improved noise immunity | |
CN116794552A (zh) | 毛刺检测电路、毛刺检测方法及电子设备 | |
CN114779113A (zh) | 毛刺检测电路和毛刺检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |