CN108156748A - 印制电路板双面贴装时的信号线扇出方法及印制电路板 - Google Patents
印制电路板双面贴装时的信号线扇出方法及印制电路板 Download PDFInfo
- Publication number
- CN108156748A CN108156748A CN201711476766.7A CN201711476766A CN108156748A CN 108156748 A CN108156748 A CN 108156748A CN 201711476766 A CN201711476766 A CN 201711476766A CN 108156748 A CN108156748 A CN 108156748A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- printed circuit
- fanned out
- blind hole
- signal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种印制电路板双面贴装时的信号线扇出方法及印制电路板,所述方法包括:于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔;通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线;所述盲孔的数量和位置根据所述印制电路板的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置;所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。本发明利用盲孔和通孔相结合的方式,解决了在PCB表、底两层相同位置同时安装QSFP‑DD连接器时信号线的顺利扇出,并保证了较好的信号完整性。
Description
技术领域
本发明涉及电子电路领域,特别是涉及贴装技术领域,具体为一种印制电路板双面贴装时的信号线扇出方法及印制电路板。
背景技术
下一代400G网络交换机产品中,会使用高密度的QSFP-DD连接器作为I/O端口。QSFP(Quad Small Form-factor Pluggable)是指四通道SFP接口(QSFP)。4通道的可插拔接口传输速率达到了40Gbps。速度和密度均优于4通道CX4接口。小型可插拔QSFP连接器能满足MSA多重供应协议,可以大幅地简化客户的设计工作,包括主机连接器信号完整性、模块鼠笼式EMI防护,以及散热和光管信号解决方案。被动和主动铜缆组件的长度可达20米。圆形光缆可以改善在应用中的缆线管理。将四个10G高速讯息信道整合于一个可插拔互连***中,获得四倍于SFP的端口密度。
为了提高单位空间内的I/O端口密度,高端产品中会使用在PCB顶、底两表面相同位置同时装QSFP-DD连接器的设计方法。但这样的设计需求对高密度的QSFP-DD连接器的信号线在PCB上的扇出以及56Gbps高速信号的完整性带来了困难和挑战。
发明内容
为了解决上述的以及其他潜在的技术问题,本发明的实施例提供了一种印制电路板双面贴装时的信号线扇出方法,所述印制电路板双面贴装时的信号线扇出方法包括:于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔;通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
于本发明的一实施例中,所述盲孔的数量和位置根据所述印制电路板的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置。
于本发明的一实施例中,所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。
于本发明的一实施例中,所述待贴装部件为连接器。
于本发明的一实施例中,所述连接器为QSFP-DD连接器。
本发明的实施例还提供一种印制电路板,所述印制电路板的顶层表面和底层表面分别设置一个或多个盲孔;通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
于本发明的一实施例中,所述盲孔的数量和位置根据所述印制电路板的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置。
于本发明的一实施例中,所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。
于本发明的一实施例中,所述待贴装部件为连接器。
于本发明的一实施例中,所述连接器为QSFP-DD连接器。
如上所述,本发明的印制电路板双面贴装时的信号线扇出方法及印制电路板具有以下有益效果:
本发明于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔,通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线,所述待贴装部件中未通过盲孔扇出的信号线通过一个或多个过孔扇出,利用盲孔和通孔相结合的方式,在PCB制造工艺的正常水平下,解决了在PCB表、底两层相同位置同时安装QSFP-DD连接器时信号线的顺利扇出,并保证了较好的信号完整性。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1显示为本发明的印制电路板双面贴装时的信号线扇出方法的流程示意图。
图2显示为本发明的印制电路板双面贴装时的信号线扇出方法的优选流程示意图。
图3显示为本发明的印制电路板的顶层上过孔和盲孔的设置示例图。
图4显示为本发明的印制电路板的底层上过孔和盲孔的设置示例图。
元件标号说明
100 印制电路板
110 过孔
120 盲孔
S110~S130 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
请参阅图1至图4。须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本发明可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本发明可实施的范畴。
本实施例的目的在于提供一种印制电路板双面贴装时的信号线扇出方法及印制电路板,用于解决现有技术中PCB顶、底两表面相同位置无法同时贴装QSFP-DD连接器的的问题。
以下将详细阐述本发明的印制电路板双面贴装时的信号线扇出方法及印制电路板的原理及实施方式,使本领域技术人员不需要创造性劳动即可理解本发明的印制电路板双面贴装时的信号线扇出方法及印制电路板。
如图1所示,本实施例提供了一种印制电路板双面贴装时的信号线扇出方法,所述印制电路板双面贴装时的信号线扇出方法包括:
步骤S110,于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔;
步骤S120,通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
于本实施例中,如图2所示,所述印制电路板双面贴装时的信号线扇出方法包括:步骤S130,所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。
以下对本实施例印制电路板双面贴装时的信号线扇出方法中的步骤S110至步骤S130进行详细说明。
步骤S110,如图3和图4所示,于印制电路板100的顶层表面和底层表面分别设置一个或多个盲孔120。
盲孔120(Blind Via)只在印制电路板100(PCB)顶层或底层其中的一层看得到,另外那层是看不到的,也就是说盲孔120是从表面上钻,但是不钻透所有层。例如在4层PCB中,盲孔120可能只要从1层到2层,或者从4层到3层,盲孔120优势是1层,2层导通不会影响到3层,4层走线)。不过盲孔120一般需要镭射钻孔机进行钻孔。盲孔120应用于表面层和一个或多个内层的连通,简单点说就是盲孔120表面只可以看到一面,另一面是在印制电路板100(PCB)里的。一般应用在四层或四层以上的PCB板。
步骤S120,通过各所述盲孔120扇出分别贴装于所述印制电路板100的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
于本实施例中,所述待贴装部件为连接器;优选地,于本实施例中,所述连接器为QSFP-DD连接器。
由于所述印制电路板100的顶层表面的QSFP-DD连接器的一个或多个信号线通过盲孔120扇出,所述印制电路板100的底层表面的QSFP-DD连接器的一个或多个信号线也通过盲孔120扇出,所述印制电路板100的顶层表面的盲孔120和所述印制电路板100的底层表面的盲孔120相互不影响,所以在PCB的顶层和底层相同位置可以同时安装QSFP-DD连接器,各所述盲孔120可以在PCB的顶层和底层相同位置可以同时安装QSFP-DD连接器时将信号线顺利扇出,并保证了较好的信号完整性。
其中,于本实施例中,所述盲孔120的数量和位置根据所述印制电路板100的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置。
例如,用盲孔120来扇出连接器区域内侧的信号线,以及其区域因布线空间不足而无法用通孔扇出的信号针脚。
也就是说,盲孔120的数量和位置可以根据连接器的布线进行调整,在布线空间不足无法采用过孔110进行布线的地方即可配置一个或多个盲孔120。
其中,所述印制电路板100的顶层表面或底层表面上所述盲孔120的位置可以位于同一竖直线上,相对设置,也可以错开一点,大大节约了布线空间。
步骤S130,如图3和图4所示,所述印制电路板100的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔120扇出的信号线进行扇出的一个或多个过孔110。
过孔110(Via)也称之为通孔,是从印制电路板100(PCB)顶层到底层全部打通的,例如在4层PCB中,过孔110是贯穿1,2,3,4层。过孔110主要分为两种:一种是沉铜孔PTH(Plating Through Hole),孔壁有铜,一般是过电孔(VIA PAD)及元件孔(DIP PAD);另一种是非沉铜孔NPTH(Non Plating Through Hole),孔壁无铜,一般是定位孔及螺丝孔。
例如,用盲孔120来扇出连接器区域内侧的信号线,以及其区域因布线空间不足而无法用通孔扇出的信号针脚。而其他位置,则可使用过孔110的方式扇出信号线。利用盲孔120和通孔相结合的方式,在PCB制造工艺的正常水平下,解决了在PCB表、底两层相同位置同时安装QSFP-DD连接器时信号线的顺利扇出,并保证了较好的信号完整性。
本的实施例还提供一种印制电路板100,如图3和图4所示,所述印制电路板100的顶层表面和底层表面分别设置一个或多个盲孔120;通过各所述盲孔120扇出分别贴装于所述印制电路板100的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
盲孔120(Blind Via)只在印制电路板100(PCB)顶层或底层其中的一层看得到,另外那层是看不到的,也就是说盲孔120是从表面上钻,但是不钻透所有层。例如在4层PCB中,盲孔120可能只要从1层到2层,或者从4层到3层,盲孔120优势是1层,2层导通不会影响到3层,4层走线)。不过盲孔120一般需要镭射钻孔机进行钻孔。盲孔120应用于表面层和一个或多个内层的连通,简单点说就是盲孔120表面只可以看到一面,另一面是在印制电路板100(PCB)里的。一般应用在四层或四层以上的PCB板。
于本实施例中,所述待贴装部件为连接器;优选地,于本实施例中,所述连接器为QSFP-DD连接器。
由于所述印制电路板100的顶层表面的QSFP-DD连接器的一个或多个信号线通过盲孔120扇出,所述印制电路板100的底层表面的QSFP-DD连接器的一个或多个信号线也通过盲孔120扇出,所述印制电路板100的顶层表面的盲孔120和所述印制电路板100的底层表面的盲孔120相互不影响,所以在PCB的顶层和底层相同位置可以同时安装QSFP-DD连接器,各所述盲孔120可以在PCB的顶层和底层相同位置可以同时安装QSFP-DD连接器时将信号线顺利扇出,并保证了较好的信号完整性。
其中,于本实施例中,如图3和图4所示,所述盲孔120的数量和位置根据所述印制电路板100的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置。
例如,用盲孔120来扇出连接器区域内侧的信号线,以及其区域因布线空间不足而无法用通孔扇出的信号针脚。
也就是说,盲孔120的数量和位置可以根据连接器的布线进行调整,在布线空间不足无法采用过孔110进行布线的地方即可配置一个或多个盲孔120。
其中,所述印制电路板的顶层表面或底层表面上所述盲孔120的位置可以位于同一竖直线上,相对设置,也可以错开一点,大大节约了布线空间。
于本实施例中,如图3和图4所示,所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔120扇出的信号线进行扇出的一个或多个过孔110。
过孔110(Via)也称之为通孔,是从印制电路板(PCB)顶层到底层全部打通的,例如在4层PCB中,过孔110是贯穿1,2,3,4层。过孔110主要分为两种:一种是沉铜孔PTH(PlatingThrough Hole),孔壁有铜,一般是过电孔(VIA PAD)及元件孔(DIP PAD);另一种是非沉铜孔NPTH(Non Plating Through Hole),孔壁无铜,一般是定位孔及螺丝孔。
例如,用盲孔120来扇出连接器区域内侧的信号线,以及其区域因布线空间不足而无法用通孔扇出的信号针脚。而其他位置,则可使用过孔110的方式扇出信号线。利用盲孔120和通孔相结合的方式,在PCB制造工艺的正常水平下,解决了在PCB表、底两层相同位置同时安装QSFP-DD连接器时信号线的顺利扇出,并保证了较好的信号完整性。
综上所述,本发明于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔,通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线,所述待贴装部件中未通过盲孔扇出的信号线通过一个或多个过孔扇出,利用盲孔和通孔相结合的方式,在PCB制造工艺的正常水平下,解决了在PCB表、底两层相同位置同时安装QSFP-DD连接器时信号线的顺利扇出,并保证了较好的信号完整性。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中包括通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种印制电路板双面贴装时的信号线扇出方法,其特征在于:所述印制电路板双面贴装时的信号线扇出方法包括:
于印制电路板的顶层表面和底层表面分别设置一个或多个盲孔;
通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
2.根据权利要求1所述的印制电路板双面贴装时的信号线扇出方法,其特征在于:所述盲孔的数量和位置根据所述印制电路板的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置。
3.根据权利要求1所述的印制电路板双面贴装时的信号线扇出方法,其特征在于:所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。
4.根据权利要求1、2或3所述的印制电路板双面贴装时的信号线扇出方法,其特征在于:
所述待贴装部件为连接器。
5.根据权利要求4所述的印制电路板双面贴装时的信号线扇出方法,其特征在于:所述连接器为QSFP-DD连接器。
6.一种印制电路板,其特征在于:
所述印制电路板的顶层表面和底层表面分别设置一个或多个盲孔;
通过各所述盲孔扇出分别贴装于所述印制电路板的顶层表面和底层表面的两个待贴装部件的一个或多个信号线。
7.根据权利要求6所述的印制电路板,其特征在于:所述盲孔的数量和位置根据所述印制电路板的顶层表面或底层表面上贴装所述待贴装部件时布线空间的大小进行配置。
8.根据权利要求6所述的印制电路板,其特征在于:所述印制电路板的顶层表面或底层表面设有将所述待贴装部件中未通过所述盲孔扇出的信号线进行扇出的一个或多个过孔。
9.根据权利要求6、7或8所述的印制电路板,其特征在于:所述待贴装部件为连接器。
10.根据权利要求9所述的印制电路板,其特征在于:所述连接器为QSFP-DD连接器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711476766.7A CN108156748A (zh) | 2017-12-29 | 2017-12-29 | 印制电路板双面贴装时的信号线扇出方法及印制电路板 |
US16/234,846 US20190208633A1 (en) | 2017-12-29 | 2018-12-28 | Signal trace fan-out method for double-sided mounting on printed circuit board and printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711476766.7A CN108156748A (zh) | 2017-12-29 | 2017-12-29 | 印制电路板双面贴装时的信号线扇出方法及印制电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108156748A true CN108156748A (zh) | 2018-06-12 |
Family
ID=62462465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711476766.7A Pending CN108156748A (zh) | 2017-12-29 | 2017-12-29 | 印制电路板双面贴装时的信号线扇出方法及印制电路板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20190208633A1 (zh) |
CN (1) | CN108156748A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3675606A1 (fr) * | 2018-12-27 | 2020-07-01 | Bull SAS | Circuit imprime permettant d'avoir un connecteur qsfp en belly-to-belly avec un connecteur qsfp-dd et systeme associe |
FR3092466A1 (fr) * | 2018-12-27 | 2020-08-07 | Bull Sas | Circuit imprime permettant d’avoir un connecteur qsfp en belly-to-belly avec un connecteur qsfp-dd et systeme associe |
US10834830B2 (en) | 2019-02-13 | 2020-11-10 | International Business Machines Corporation | Creating in-via routing with a light pipe |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4787853A (en) * | 1986-03-29 | 1988-11-29 | Kabushiki Kaisha Toshiba | Printed circuit board with through-hole connection |
CN101790289A (zh) * | 2009-06-10 | 2010-07-28 | 华为技术有限公司 | 具有互连盲孔的pcb及其加工方法 |
CN101790277A (zh) * | 2009-04-21 | 2010-07-28 | 华为技术有限公司 | 用于制作印刷电路板的方法、印刷电路板及装置 |
CN103687308A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 盲孔压接多层印刷电路板及其制作方法 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910255A (en) * | 1996-11-08 | 1999-06-08 | W. L. Gore & Associates, Inc. | Method of sequential laser processing to efficiently manufacture modules requiring large volumetric density material removal for micro-via formation |
JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
US6452117B2 (en) * | 1999-08-26 | 2002-09-17 | International Business Machines Corporation | Method for filling high aspect ratio via holes in electronic substrates and the resulting holes |
KR100333627B1 (ko) * | 2000-04-11 | 2002-04-22 | 구자홍 | 다층 인쇄회로기판 및 그 제조방법 |
US6891260B1 (en) * | 2002-06-06 | 2005-05-10 | Lsi Logic Corporation | Integrated circuit package substrate with high density routing mechanism |
US6777802B1 (en) * | 2002-06-06 | 2004-08-17 | Lsi Logic Corporation | Integrated circuit package substrate with multiple voltage supplies |
US20040007762A1 (en) * | 2002-07-11 | 2004-01-15 | Lameres Brock J. | Method for fabricating adaptor for aligning and electrically coupling circuit devices having dissimilar connectivity patterns |
US20040193989A1 (en) * | 2003-03-28 | 2004-09-30 | Sun Microsystems, Inc. | Test system including a test circuit board including through-hole vias and blind vias |
JP4723178B2 (ja) * | 2003-10-28 | 2011-07-13 | エルピーダメモリ株式会社 | メモリシステム及びメモリモジュール |
KR100796983B1 (ko) * | 2006-11-21 | 2008-01-22 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US8476770B2 (en) * | 2011-07-07 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for forming through vias |
JP6443609B2 (ja) * | 2012-07-10 | 2018-12-26 | パナソニックIpマネジメント株式会社 | コネクタ装置及びそれに用いる雌側コネクタ |
US9179546B2 (en) * | 2012-09-27 | 2015-11-03 | Dell Products L.P. | Blind via printed circuit board fabrication supporting press fit connectors |
US10080287B2 (en) * | 2012-09-27 | 2018-09-18 | Dell Products L.P. | Blind via printed circuit board fabrication supporting press fit connectors |
US9276335B2 (en) * | 2012-12-11 | 2016-03-01 | Advanced Micro Devices, Inc. | Double-sided circuit board with opposing modular card connector assemblies |
US9337522B2 (en) * | 2013-10-30 | 2016-05-10 | Infineon Technologies Ag | Millimeter-wave system including a waveguide transition connected to a transmission line and surrounded by a plurality of vias |
TWI684389B (zh) * | 2015-04-17 | 2020-02-01 | 王忠寶 | 一種電路板結構 |
CN105977666A (zh) * | 2016-05-07 | 2016-09-28 | 富士康(昆山)电脑接插件有限公司 | 电连接器及安装有该电连接器的电子设备 |
CN107994366B (zh) * | 2016-10-26 | 2021-07-20 | 富士康(昆山)电脑接插件有限公司 | 插座连接器 |
US10185109B2 (en) * | 2016-12-29 | 2019-01-22 | Mellanox Technologies, Ltd. | Modular system for datacenter switch systems and routers |
US20180287314A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Mixed-signal connector and high-speed internal cable assembly |
US10143100B2 (en) * | 2017-04-06 | 2018-11-27 | Dell Products L.P. | Modular networking device connection system |
US10318461B2 (en) * | 2017-08-04 | 2019-06-11 | Dell Products L.P. | Systems and methods for interconnecting GPU accelerated compute nodes of an information handling system |
US10056710B1 (en) * | 2017-10-18 | 2018-08-21 | All Best Precision Technology Co., Ltd. | Terminal module and electrical connector comprising the same |
US10236645B1 (en) * | 2017-10-26 | 2019-03-19 | All Best Precision Technology Co., Ltd. | Electrical connector |
US10244629B1 (en) * | 2017-11-03 | 2019-03-26 | Innovium, Inc. | Printed circuit board including multi-diameter vias |
-
2017
- 2017-12-29 CN CN201711476766.7A patent/CN108156748A/zh active Pending
-
2018
- 2018-12-28 US US16/234,846 patent/US20190208633A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4787853A (en) * | 1986-03-29 | 1988-11-29 | Kabushiki Kaisha Toshiba | Printed circuit board with through-hole connection |
CN101790277A (zh) * | 2009-04-21 | 2010-07-28 | 华为技术有限公司 | 用于制作印刷电路板的方法、印刷电路板及装置 |
CN101790289A (zh) * | 2009-06-10 | 2010-07-28 | 华为技术有限公司 | 具有互连盲孔的pcb及其加工方法 |
CN103687308A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 盲孔压接多层印刷电路板及其制作方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3675606A1 (fr) * | 2018-12-27 | 2020-07-01 | Bull SAS | Circuit imprime permettant d'avoir un connecteur qsfp en belly-to-belly avec un connecteur qsfp-dd et systeme associe |
FR3092466A1 (fr) * | 2018-12-27 | 2020-08-07 | Bull Sas | Circuit imprime permettant d’avoir un connecteur qsfp en belly-to-belly avec un connecteur qsfp-dd et systeme associe |
US10834830B2 (en) | 2019-02-13 | 2020-11-10 | International Business Machines Corporation | Creating in-via routing with a light pipe |
Also Published As
Publication number | Publication date |
---|---|
US20190208633A1 (en) | 2019-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10194524B1 (en) | Anti-pad for signal and power vias in printed circuit board | |
US9560774B2 (en) | Method of fabricating a circuit board | |
JP2020009433A (ja) | ルーティングアセンブリ | |
US10244629B1 (en) | Printed circuit board including multi-diameter vias | |
US10716213B2 (en) | Direct connection of high speed signals on PCB chip | |
CN108156748A (zh) | 印制电路板双面贴装时的信号线扇出方法及印制电路板 | |
ITCO20070034A1 (it) | Connessione tra cavo elettrico e circuito stampato per elevata velocita' di trasferimento dati ed alta frequenza di segnale | |
CN111308620B (zh) | 一种光模块 | |
EP3806592A1 (en) | Circuit board combination and electronic device | |
EP3197112B1 (en) | Back panel structure and centralized switching device | |
US10455691B1 (en) | Grid array pattern for crosstalk reduction | |
KR20190044622A (ko) | 긴 호스트 라우팅을 위한 대안적인 회로 장치 | |
EP3641510B1 (en) | Systems and methods for providing a high speed interconnect system with reduced crosstalk | |
CN109587942B (zh) | 用于反钻式差分通孔的间隙大小减小 | |
US8953337B2 (en) | Communication apparatus with removable circuit boards | |
CN109792412B (zh) | 被配置为使用光学接口或电气接口的网络交换机 | |
CN107548226B (zh) | 一种印刷电路板制备工艺和印刷电路板 | |
US20080087460A1 (en) | Apparatus and method for a printed circuit board that reduces capacitance loading of through-holes | |
CN101653049B (zh) | 印刷板组件和方法 | |
EP3301855B1 (en) | Network switches configured to employ optical or electrical interfaces | |
CN100584145C (zh) | 线路板*** | |
US20200053882A1 (en) | Network devices and network elements with belly to belly small format pluggable modules | |
WO2021184844A1 (zh) | 一种光模块 | |
CN214540157U (zh) | 一种光模块 | |
CN113946019B (zh) | 一种光模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180612 |