CN108155907A - 一种可控开关电容式数模转换***及方法 - Google Patents

Abstract

本发明的技术方案包括一种可控开关电容式数模转换***及方法，该***包括至少一个可控数模转换模块以及共模电平，其特征在于：可控数模转换模块包括用于输入数字信号的输入电压源及可配置电容，用于通过控制信号控制输入电压源及可配置并联电容；共模电平与多个可控数模转换模块连接，包括运算放大器和对应并联的共模电容，用于接收、转换及发送数字信号，每个可控数模转换模块通过一组对应的开关与共模电平连接。本发明的有益效果为：节省了DAC整体的功耗、节省了芯片和外部配套元器件成本且无须增加新的器件成本。

Description

一种可控开关电容式数模转换***及方法

技术领域

本发明涉及一种可控开关电容式数模转换***及方法，属于数字信号处理领域。

背景技术

随着半导体技术和数字信号处理技术的迅速发展，数字***因其可靠性高，灵活性强，低功耗，体积小以及成本低等特点，已经广泛应用于各类多媒体电子产品中。实际应用中，纯数字的信号再各种处理结束之后往往需要被转换成模拟信号。这时候就需要一种专门的电路——数模转换器(DAC)。数模转换器广泛应用于自动控制、数字通信以及音频处理等领域。

电子设备除了在性能有要求，而电池技术还没有特别大突破的情况下，电子***的功耗是否够低也越来越被方案商和用户重视。除了功耗以外，方案商为了追求低成本，也对芯片电路要求物料尽量少。这些需求都给电路设计提出了更高的要求。

如图1所示的用于音频应用DAC***。其中高精度高位宽的数字信号经过内插器提升了采样率后送到Sigma Delta调制器单元调制成为适合DAC输入的高采样率低位宽数字信号，在DAC模块内转换成模拟信号，再经过音频功放送到喇叭、耳机等电声转换元件中变成声音为人耳所接收。

如图2所示的DCT***。这里的DAC结构基于名为DCT(Direct ChargeTransferring)的开关电容电路。其中S1-S4为开关，受控于φ1和φ2控制信号，当该控制信号为高时，开关闭合导通，当控制信号为低电平时，开关断开，φ1和φ2通常是两个非重叠时钟，电压波形如图3所示，所谓非重叠时钟即φ1和φ2不能同时为高电平。C1为电容，OP(OperationalAmplifier)为运算放大器。Vcm为恒定的无电流驱动能力的共模电平，通常为***电源电压VDD的一半。Vcmb为恒定的有电流驱动能力的共模电平，一般由一个电压跟随器来产生该电压，通常Vcmb＝Vcm＝0.5VDD。Vin为该电路的输入端，Vo为输出。

现在对图2所示电路做时域分析。在φ1为高的时候，φ2为低，因此开关S1和S2闭合，S3和S4断开。这时C1上的电荷量为(Vin[n]-Vcmb)C1，而C2上的电荷量为(Vo[n]-Vcm)C2，当φ2为高，φ1为低时，S1和S2断开，S3和S4闭合，此时C1和C2并联在一起，二者的电荷进行了共享，导致Vo输出变化成为Vo[n+1]，但是由于两个过程电容电荷守恒，所以有恒等式(1)，如下：

(Vo[n+1]-Vcm)·(C1+C2)＝(Vo[n]-Vcm)·C2+(V1[n]-Vcmb)·C1(1)

考虑Vcm＝Vcmb，公式(1)可以简化为公式(2)，如下：

Vo[n+1](C1+C2)＝Vo[n]·C2+V1[n]·C1(2)

由于图2***属于离散时间***，因此对(2)式做z变换后整理得到***的传递函数，式(3)：

Z变换中z＝e^j2πf/fs，fs是该***的采样率，即φ1、φ2的时钟频率。因此当信号频率较低的时候，即f->0时，z≈1，因此式(3)变成H(z)＝1。

对低频信号而言，这是一个单位增益***，对高频信号，(2)式是一个一阶低通滤波器，可以帮助滤出有很多陡峭边缘的数字信号的高频噪声成分，帮助还原成平滑的模拟信号。那么如果现在的输入信号被固定成为两种电平，一个是电源电压VDD，一个是地电压GND，具体是将哪个电平作为输入取决于数字信号D是1还是0，图2转换为图4。这样一个单比特码流输出的数字信号D通过该***之后就转换成对应的模拟电压信号在Vo端输出。如果DAC的数字位宽不止1比特而是N比特，那么图四转换成图5就是较为实用的N比特DAC电路了。

基于现有技术的DAC电路，所必要的元素是Vcmb的产生电路——电压跟随器，这个电压跟随器需要消耗一定的功耗，并且一般需要在芯片电路上安排一个引脚以便外挂一个电容使得Vcmb足够稳定且具备电流驱动能力。为了去掉这个电压跟随器，即Vcmb，以及其所需要外挂的电容和对应的芯片引脚来节省成本，我们需要一套新的电路。

发明内容

针对现有技术的不足，本发明的技术方案提供了一种可控开关电容式数模转换***，通过去除DAC电路所需要的产生Vcmb电压的电压跟随器及其对应的芯片引脚和所需的外挂电容解决现有技术的缺陷。

本发明的技术方案包括一种可控开关电容式数模转换***，该***包括至少一个可控数模转换模块以及共模电平，其特征在于：所述可控数模转换模块包括用于输入数字信号的输入电压源及可配置电容，用于通过控制信号控制输入电压源及可配置并联电容；所述共模电平与多个可控数模转换模块连接，包括运算放大器和对应并联的共模电容，用于接收、转换及发送数字信号，每个可控数模转换模块通过一组对应的开关与共模电平连接。

根据所述的可控开关电容式数模转换***，所述可控数模转换模块包括第一输入电压源、第二输入电压源及可配置并联电容，其特征在于：第一输入电压源与第二输入电压源分别并联得处于可配置电容的两端，第一输入电压源和第二输入电压源均通过一组对应的开关控制控制数字信号的产生；可配置电容包括第一并联电容及第二并联电容，每个电容在均设有一组对应的开关。

根据所述的可控开关电容式数模转换***，其中控制信号包括：第一控制信号及第二控制信号，其中第一控制信号与第二控制信号的波形为非重叠时钟。

根据所述的可控开关电容式数模转换***，其中的电压源包括：第一输入电压源与第二输入电压源对应的一组开关分别包括用于产生低电平数字信号的低电平开关及用于产生高电平数字信号的高电平开关。

根据所述的可控开关电容式数模转换***，其特征在于：所述可配置电容为可配置的电容阵列或可变电容，通过数字编程方式或者模拟信号控制的方式来改变电容阵列或可变电容实际值。

本发明的技术方案还包括根据所述任意***可控开关电容式数模转换方法，其特征在于，该方法用于执行以下步骤：S61，当第一控制信号为高电平时，第一并联电容两端被充电至+VDD或-VDD，将数字信号转换成为了第一并联电容上的电压差或者电荷量；S62，同时，控制第二并联电容开关组闭合，将第一并联电容上的电荷泄放干净，此时第一并联电容上电荷量为0，电压差为0；S63，当第一控制信号从高电平变成低电平后，第二控制信号变成高电平，这时第一并联电容、第二并联电容及三个电容一起分享各自携带的电荷，电荷分享的结果通过输出端进行输出，即完成增益控制。

根据所述的可控开关电容式数模转换***，其中的步骤S61还包括：当数字信号为高电平且第一控制信号为高电平时，输入电压源中的高电平开关闭合，低电平开关开关断开，这时第一并联电容被充电到+VDD压差；当数据信号为低电平且第一控制信号为高电平时，输入电压源中的低电平开关闭合，高电平开关断开，这时第一并联电容被充电到-VDD压差。

根据所述的可控开关电容式数模转换***，其特征在于：根据第一并联电容、第二并联电容及共模电容上的电荷守恒定律，其具有以下的离散时间***关系式，

C1A·V_in[n-1]+C2·V_o[n-1]＝(C1A+C1B+C2)·V_o[n]

对关系式左右同时进行z变换可以得到，

C1A·V_in(z)·z^-1+C2·V_o(z)·z^-1＝(C1A+C1B+C2)·V_o(z)

进一步对z变换得到的公式整理得到传递函数，

在低频信号激励下，z≈1，将公式简化成为其中V_in、Vo分别为输入电压源及输出结果，其中C1A、C1B、C2为第一并联电容、第二并联电容及共模电容，通过控制并联电容C1A及C1B的大小控制增益输出。

本发明的有益效果为：本发明的优点是通过改变电容容值本身的方式来控制DAC增益，不需要在DAC输出之后再添加其他高耗电和高成本的运算放大器组成增益调节电路实现增益控制，而本发明利用DAC本身的元器件就可以便捷地实现增益控制，电容的调节可以用编程代码控制电容阵列的组合或者模拟方式去调节可变电容的容值本身。基于本发明的技术，相比传统技术，可以不需要使用Vcmb这个中间电平来产生输入采样信号。Vcmb的产生电路电压跟随器，以及其所需要额外的引脚资源和芯片外部外挂的电容，都可以省略掉且不影响DAC正常工作。由此节省了DAC整体的功耗、节省了芯片和外部配套元器件成本。

附图说明

图1所示为现有技术的音频应用DAC***流程图；

图2所示为现有技术的DCT电容电路图；

图3所示为现有技术的电压波形图；

图4所示为现有技术的单比特DAC电路图；

图5所示为现有技术的N比特DAC电路图；

图6所示为根据本发明实施方式的总体结构图；

图7所示为根据本发明实施方式的电路结构图；

图8所示为根据本发明实施方式的输入电压源代替的电路结构图；

图9所示为根据本发明实施方式的设置有可变电容的电路结构图；

图10所示为根据本发明实施方式的N比特DAC电路图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面结合附图和具体实施例对本发明进行详细描述。本发明的可控开关电容式数模转换***及方法适用于消费类电子产品，多媒体***，带音频播放功能的有线和无线设备。

图6所示为根据本发明实施方式的总体结构图。***包括多个可控数模转换模块以及共模电平，其特征在于：所述可控数模转换模块包括用于输入数字信号的输入电压源及可配置电容，用于通过控制信号控制输入电压源及可配置并联电容；所述共模电平与多个可控数模转换模块连接，包括运算放大器和对应并联的共模电容，用于接收、转换及发送数字信号，每个可控数模转换模块通过一组对应的开关与共模电平连接。

图7所示为根据本发明实施方式的电路结构图。本发明的目的是为了去除DAC电路所需要的产生Vcmb电压的电压跟随器及其对应的芯片引脚和所需的外挂电容。以单比特DAC为例，图7所示电路中φ1和φ2的波形仍然如图3所示的非重叠时钟。C1A和C1B都等于0.5*C1。

首先φ1为高电平时候，C1A两端被充电至+VDD或-VDD，这取决于数字信号D是高电平还是低电平。01＝0＝0v，1＝电源电压例如，当D为高电平且φ1为高电平时，S1PA，S1NB开关闭合，S1NA和S1PB两个开关断开，这时C1A被充电到+VDD压差；当D为低电平且φ1为高电平时，S1NA,S1PB两个开关闭合，S1PA,S1NB两个开关断开，这时C1A被充电到-VDD压差；数字信号D在这里就被转换成为了C1A上的电压差或者电荷量；同时，φ1为高电平的时候，开关SC和SD闭合，将C1B上的电荷泄放干净，C1B上电荷量为0，电压差为0。当φ1从高电平变成低电平后，φ2变成高电平，这时C1A,C1B以及C2三个电容一起分享各自携带的电荷，电荷分享的结果输出在Vo。

图8所示为根据本发明实施方式的输入电压源代替的电路结构图。为了方便推导图7的传递函数，将图7转换成图8，和输入数字信号相关的电压用输入电压源Vin代替。根据C1A，C1B，C2上的电荷守恒定律，可以在时域对图8所示的离散时间***列出以下关系式(3)：

C1A·V_in[n-1]+C2·V_o[n-1]＝(C1A+C1B+C2)·V_o[n] (3)

对(3)式左右同时进行z变换可以得到式(4)：

C1A·V_in(z)·z^-1+C2·V_o(z)·z^-1＝(C1A+C1B+C2)·V_o(z) (4)

(4)式整理后得到图8***的传递函数(5)：

可以看出来，在低频信号激励下，z≈1，(5)式简化成为

由此可见，图8所示***可以用改变C1A和C1B的比例的方式对***的增益实现控制。

图9所示为根据本发明实施方式的设置有可变电容的电路结构图。其中C1A和C1B成为可配置的电容阵列或者可变电容，可以通过数字编程方式或者模拟信号控制的方式来改变C1A和C1B的实际值。这样整个***的增益就可以被调节。图8图9的典型应用就是图7所示的电路，其中C1A和C1B相等，这样***的整体增益是0.5。由于输入信号(电容C1A之间的压差)的摆幅(最大值-最小值)是2VDD，即两倍的电源电压，如果按照已有技术的方案，***增益为1，这样到输出会让输出过饱和失真，因为输出电压有效范围被天然限定为运算放大器的电源电压VDD。用图7所示的电路技术，***增益被配置成为0.5，那么***输出就不会出现饱和，而且还避免了使用中间共模电压Vcmb。图7对应的N比特DAC架构如图10所示。Vcm为恒定的无电流驱动能力的共模电平，通常为***电源电压VDD的一半。Vcmb为恒定的有电流驱动能力的共模电平，一般由一个电压跟随器来产生该电压，通常

Vcmb＝Vcm＝0.5VDD。Vin为该电路的输入端，Vo为输出。

图10所示为根据本发明实施方式的N比特DAC电路图。

其包括多个可控数模转换模块和运算放大器，数模电平包括数据放大器OP，输出端V₀，以及，与数据放大器并联的共模电容C2，数据放大器OP的负极连接共模电容C2及多个可控数模转换模块，，数据放大器OP的正极连接恒定的无电流驱动能力的共模电平。

每个可控数模转换模块通过一组开关(如S3₀...S3_n-1和S4₀...S4_n-1)与运算放大器OP及共模电容C2连接；

每个可控数模转换模块包括2个信号输入开关组和并联电容，并联电容包括一组并联电容，每个并联电容(如C1A₀…C1A_n-1和C1B₀…C1B_n-1)分别通过对应的一组可控开关进行连接，以及一组连接GND的开关(如SA₀…SD₀至SA_n＝1…SD_n-1)，在并联电容两端分别设有信号输入模块，其包括一组连接VDD及GND的并联的的信号产生开关，如S1PA₀…S1PA_n-1、S1NA₀…S1NA_n-1以及对应的S1PB₀…S1PB_n-1、S1PB₀…S1NB_n-1，其分别用于产生对应的控制信号，如图所标示。

同样，一般DAC***常采用全差分架构来降低偶次谐波失真和提高电源等共模噪声的免疫力。该技术很轻易移植到全差分架构上，相应的运算放大器也要换成全差分结构。

本发明的技术方还公开了一种替代的技术方案：除了该方案，用电流舵DAC方案也可以实现该发明的目的，但是电流舵DAC相比我们的技术发明而言更容易受到时钟抖动等非理想因素的影响，另外我们的技术所实现的传递函数具有典型的低通滤波特性，因此数字信号中不需要的高频噪声成分可以被我们这种架构的DAC所衰减，这是电流舵DAC所不具备的。

以上所述，只是本发明的较佳实施例而已，本发明并不局限于上述实施方式，只要其以相同的手段达到本发明的技术效果，都应属于本发明的保护范围。在本发明的保护范围内其技术方案和/或实施方式可以有各种不同的修改和变化。

Claims (8)

1.一种可控开关电容式数模转换***，该***包括至少一个可控数模转换模块以及共模电平，其特征在于：

所述可控数模转换模块包括用于输入数字信号的输入电压源及可配置电容，用于通过控制信号控制输入电压源及可配置并联电容；

所述共模电平与多个可控数模转换模块连接，包括运算放大器和对应并联的共模电容，用于接收、转换及发送数字信号，每个可控数模转换模块通过一组对应的开关与共模电平连接。

2.根据权利要求1所述的可控开关电容式数模转换***，所述可控数模转换模块包括第一输入电压源、第二输入电压源及可配置并联电容，其特征在于：

第一输入电压源与第二输入电压源分别并联得处于可配置电容的两端，第一输入电压源和第二输入电压源均通过一组对应的开关控制控制数字信号的产生；

可配置电容包括第一并联电容及第二并联电容，每个电容在均设有一组对应的开关。

3.根据权利要求2所述的可控开关电容式数模转换***，其特征在于，所述控制信号包括：第一控制信号及第二控制信号，其中第一控制信号与第二控制信号的波形为非重叠时钟。

4.根据权利要求2所述的可控开关电容式数模转换***，其特征在于，所述电压源包括：

第一输入电压源与第二输入电压源对应的一组开关分别包括用于产生低电平数字信号的低电平开关及用于产生高电平数字信号的高电平开关。

5.根据权利要求2所述的可控开关电容式数模转换***，其特征在于：所述可配置电容为可配置的电容阵列或可变电容，通过数字编程方式或者模拟信号控制的方式来改变电容阵列或可变电容实际值。

6.根据权利要求1至5任意***所述的一种可控开关电容式数模转换方法，其特征在于，该方法包括：

S61，当第一控制信号为高电平时，第一并联电容两端被充电至+VDD或-VDD，将数字信号转换成为了第一并联电容上的电压差或者电荷量；

S62，同时，控制第二并联电容开关组闭合，将第一并联电容上的电荷泄放干净，此时第一并联电容上电荷量为0，电压差为0；

S63，当第一控制信号从高电平变成低电平后，第二控制信号变成高电平，这时第一并联电容、第二并联电容及三个电容一起分享各自携带的电荷，电荷分享的结果通过输出端进行输出，即完成增益控制。

7.根据权利要求2所述的可控开关电容式数模转换方法，其特征在于，所述步骤S61还包括：

当数字信号为高电平且第一控制信号为高电平时，输入电压源中的高电平开关闭合，低电平开关开关断开，这时第一并联电容被充电到+VDD压差；

当数据信号为低电平且第一控制信号为高电平时，输入电压源中的低电平开关闭合，高电平开关断开，这时第一并联电容被充电到-VDD压差。

8.根据权利要求6所述的可控开关电容式数模转换方法，其特征在于，该方法还包括：

根据第一并联电容、第二并联电容及共模电容上的电荷守恒定律，其具有以下的离散时间***关系式，

C1A·V_in[n-1]+C2·V_o[n-1]＝(C1A+C1B+C2)·V_o[n]

对关系式左右同时进行z变换可以得到，

C1A·V_in(z)·z^-1+C2·V_o(z)·z^-1＝(C1A+C1B+C2)·V_o(z)

进一步对z变换得到的公式整理后得到传递函数，

在低频信号激励下，z≈1，将公式简化成为其中V_in、Vo分别为输入电压源及输出结果，其中C1A、C1B、C2为第一并联电容、第二并联电容及共模电容，通过控制并联电容C1A及C1B的大小控制增益输出。