CN108133094A - 用于反熔丝的现场可编程门阵列的布局布线显示方法 - Google Patents

用于反熔丝的现场可编程门阵列的布局布线显示方法 Download PDF

Info

Publication number
CN108133094A
CN108133094A CN201711337753.1A CN201711337753A CN108133094A CN 108133094 A CN108133094 A CN 108133094A CN 201711337753 A CN201711337753 A CN 201711337753A CN 108133094 A CN108133094 A CN 108133094A
Authority
CN
China
Prior art keywords
painting canvas
small
antifuse
routing
placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711337753.1A
Other languages
English (en)
Other versions
CN108133094B (zh
Inventor
齐洋
张海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 4 Research Institute
Original Assignee
CETC 4 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 4 Research Institute filed Critical CETC 4 Research Institute
Priority to CN201711337753.1A priority Critical patent/CN108133094B/zh
Publication of CN108133094A publication Critical patent/CN108133094A/zh
Application granted granted Critical
Publication of CN108133094B publication Critical patent/CN108133094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331—Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种用于反熔丝的现场可编程门阵列的布局布线显示方法，将整个芯片结构图作为整体画布，建立芯片坐标系；将整体画布划分成若干个小画布，得到每个小画布对应的坐标系中坐标位置，并按照行列顺序对每个小画布进行编号；通过CWnd::GetClientRect函数获取显示区域对应的矩形显示框，并通过CDC::DPtoLP坐标转换得到其在画布上的逻辑坐标；确定矩形显示框在整体布图中的涵盖小画布的区域，即为绘制显示区域。本发明可对大规模电路芯片的布局布线进行快速显示；优化了***资源的使用，减少计算器对图形绘制所使用的资源，可应用于其它需要进行大规模处理图形的软件。

Description

用于反熔丝的现场可编程门阵列的布局布线显示方法
技术领域
本发明涉及现场可编程门阵列的布局布线领域，具体地说是一种用于反熔丝的现场可编程门阵列的布局布线显示方法。
背景技术
现场可编程门阵列(Field Programmable Gate Array,FPGA)是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前常见的三种FPGA分别是SRAM系列、Flash系列和反熔丝系列的FPGA。随着FPGA规模逐渐增大，电路的布局布线越加复杂，布局布线显示软件需要显示的内容也随之增多，每一次的图像刷新都将重新绘制所有图像，这就给使用常规算法的软件显示造成了显示过慢，刷新屏幕存在残影等问题。
发明内容
针对现有技术的不足，本发明提供一种用于反熔丝的现场可编程门阵列的布局布线显示方法。
本发明为实现上述目的所采用的技术方案是：
一种用于反熔丝的现场可编程门阵列的布局布线显示方法，包括以下步骤：
步骤1：将整个芯片结构图作为整体画布，建立芯片坐标系；
步骤2：将整体画布划分成若干个小画布，得到每个小画布对应的坐标系中坐标位置，并按照行列顺序对每个小画布进行编号；
步骤3：通过CWnd::GetClientRect函数获取显示区域对应的矩形显示框，并通过CDC::DPtoLP坐标转换得到其在画布上的逻辑坐标；
步骤4：确定矩形显示框在整体布图中的涵盖小画布的区域，即为绘制显示区域。
所述芯片坐标系的原点为画布左上角的第一个像素点；横向为坐标系的x轴，纵向为坐标系的y轴，以原点为中心，x轴从左向右递增，y轴从上到下递增。
所述行列顺序为从左到右的列顺序和从上到下的行顺序。
所述将整体画布划分成若干个小画布为将有相同类型逻辑结构的反熔丝FPGA器件划分为一个小画布，且每个小画布为矩形。
逻辑结构的类型包括逻辑功能块及其所连接的资源线网单元；输入输出功能块及其所连接的资源线网单元；反熔丝矩阵及其所连接的资源线网单元。
所述确定矩形显示框在整体布图中的涵盖小画布的区域包括根据矩形显示框的边框所处位置得到该矩形显示框的边框所处于的小画布区域，并得出矩形显示框的边框内部涵盖的小画布区域，二者的区域之和即为绘制显示区域。
本发明具有以下有益效果及优点：
1.本发明可对大规模电路芯片的布局布线进行快速显示；
2.本发明可应用于其它需要进行大规模处理图形的软件；
3.本发明优化了***资源的使用，减少计算器对图形绘制所使用的资源。
附图说明
图1是本发明的芯片整体结构图；
图2是本发明的芯片结构放大后的细节图；
图3是本发明的芯片结构二次放大后的细节图；
图4是本发明的整体画布示意图；
图5是本发明的整体画布划分图；
图6是本发明的小画布编号图；
图7是本发明的矩形显示框示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
该方法将整体画布分割成相对较小的多块画布，将这些小画布进行编号，建立索引。分割方法根据器件结构来确定，由于器件结构一般都有一定规律(画布上的绘制内容差异软小)，以各块画布上的绘制内容之间差别最小为原则来划分，以利于计算生成数据和显示。对于画布所绘制的内容，可以按结构规律生成单元模板，存储通用结构部分。这样，显示时只需将出现在计算机视窗内的画布内容中特殊的部分进行绘制，通用部分直接用单元模板复制过来进行绘制显示。对于不在视窗内的块数据无需处理，但需要注意的是，有时计算机视窗内的块数据是由于其周围不在视窗内的块数据的反熔丝点而产生的连接，这时要考虑反熔丝点的状态及其所连接的整个连接关系。
首先建立坐标系，将整个芯片图看做整体画布，并将画布左上角的第一个像素点做为原点(即坐标系的起始坐标(0,0))，横向为坐标系的x轴，纵向为坐标系的y轴，以原点为中心，x轴从左向右递增，y轴从上到下递增。整体画布按从左到右、从上到下按行列分成大小相等的画布(特殊部分小图的大小也可不相等，但计算位置坐标时，要注意判断小画布的大小的不同)，按顺序对上述小图进行编号(二维坐标)。对于小图的划分，根据反熔丝FPGA器件的逻辑结构，大致可划分为如下几种单元类型：逻辑功能块及其所连接的资源线网单元、输入输出功能块及其所连接的资源线网单元、反熔丝矩阵及其所连接的资源线网单元。根据器件的不同，会在功能块的功能、反熔丝矩阵的规模、资源线网的数量及连接关系上有所不同，但大致结构基本上主要就是这几种单元类型。每一小画布对应的块类型可以不同，根据器件结构，边缘“输入输出功能块”部分为一种大类型，下分几种小类，“中间逻辑功能块”部分为一种大类型，下分几种小类，特殊部分可分几种类型，这些类型中都包含功能块、反熔丝点及其所连接的资源线网。
如图1所示为本发明的芯片整体结构图。
该图显示了芯片的整体简明结构，在图上可以看到均匀分布的逻辑单元块。
如图2所示为本发明的芯片结构放大后的细节图。
将图1进行放大，可以看到芯片逻辑结构的细节，图2中显示了逻辑单元块以及连接逻辑单元块的线网。
如图3所示是本发明的芯片结构二次放大后的细节图；
将图2进行放大，可以更细致的观察芯片逻辑结构细节，图3中显示了逻辑单元块、逻辑单元块上管脚信息以及连接逻辑单元块的线网。
如图4所示是本发明的整体画布示意图。
将整个芯片图看做100*100像素的整体画布。左上角的第一个像素点做为逻辑坐标系原点(即坐标系的起始坐标(0,0))。
如图5所示是本发明的整体画布划分图。
将整个画布按从左到右、从上到下按行列分成大小相等的25*25像素的小画布，实际情况是小画布的大小并不一定相等。
如图6所示是本发明的小画布编号图。
按顺序对上述小图进行编号。根据上述方法分割的小画布，编号为1的小画布，起始坐标为(0,0),编号为2的小画布起始坐标为(25,0),编号为5的小画布起始坐标为(0,25)。
如图7所示是本发明的矩形显示框示意图。
黑色粗框线的矩形框为显示区域，可称做视图区域，该区域是可见的，而没有出现在视图区域的部分是不可见的。视图区域可以单独建立一个坐标系建立规则同逻辑坐标系的建立规则，这个坐标系称设备坐标系。在显示整体画布时，显示区域即整个画布，而在进行放大时，显示区域实际上是不变的，变化的是画布映射区域。显示区域通过CWnd::GetClientRect函数来获取，该函数会获取一个矩形，这个矩形需要通过CDC::DPtoLP坐标转换来得到它在画布上的逻辑坐标。假充在这里，得到的视图区域左上角的逻辑坐标为(3,15)右下角的逻辑坐标为(53,52)。按照之前划分的小画布，小画布1左上角的逻辑坐标为(0,0)右下角逻辑坐标为(25,25)。在x轴和y轴方向上，可以判断可视区域左上角的逻辑坐标在画布1的区域内，可视区域右下角的逻辑坐标在画布11的区域内。因此通过显示区域逻辑坐标可判断该区域涵盖了哪些画布。图7所示的可视区域涵盖了编号为1、2、3、5、6、7、9、10、11画布，所以在绘制时只需绘制以上画布内的内容，而无需对4、8、12、13、14、15、16画布进行绘制显示。而每回屏幕刷新时，也只会显示相应区域。

Claims (6)

1.一种用于反熔丝的现场可编程门阵列的布局布线显示方法，其特征在于：包括以下步骤：
步骤1：将整个芯片结构图作为整体画布，建立芯片坐标系；
步骤2：将整体画布划分成若干个小画布，得到每个小画布对应的坐标系中坐标位置，并按照行列顺序对每个小画布进行编号；
步骤3：通过CWnd::GetClientRect函数获取显示区域对应的矩形显示框，并通过CDC::DPtoLP坐标转换得到其在画布上的逻辑坐标；
步骤4：确定矩形显示框在整体布图中的涵盖小画布的区域，即为绘制显示区域。
2.根据权利要求1所述的用于反熔丝的现场可编程门阵列的布局布线显示方法，其特征在于：所述芯片坐标系的原点为画布左上角的第一个像素点；横向为坐标系的x轴，纵向为坐标系的y轴，以原点为中心，x轴从左向右递增，y轴从上到下递增。
3.根据权利要求1所述的用于反熔丝的现场可编程门阵列的布局布线显示方法，其特征在于：所述行列顺序为从左到右的列顺序和从上到下的行顺序。
4.根据权利要求1所述的用于反熔丝的现场可编程门阵列的布局布线显示方法，其特征在于：所述将整体画布划分成若干个小画布为将有相同类型逻辑结构的反熔丝FPGA器件划分为一个小画布，且每个小画布为矩形。
5.根据权利要求4所述的用于反熔丝的现场可编程门阵列的布局布线显示方法，其特征在于：逻辑结构的类型包括逻辑功能块及其所连接的资源线网单元；输入输出功能块及其所连接的资源线网单元；反熔丝矩阵及其所连接的资源线网单元。
6.根据权利要求1所述的用于反熔丝的现场可编程门阵列的布局布线显示方法，其特征在于：所述确定矩形显示框在整体布图中的涵盖小画布的区域包括：
根据矩形显示框的边框所处位置得到该矩形显示框的边框所处于的小画布区域，并得出矩形显示框的边框内部涵盖的小画布区域，二者的区域之和即为绘制显示区域。
CN201711337753.1A 2017-12-14 2017-12-14 用于反熔丝的现场可编程门阵列的布局布线显示方法 Active CN108133094B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711337753.1A CN108133094B (zh) 2017-12-14 2017-12-14 用于反熔丝的现场可编程门阵列的布局布线显示方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711337753.1A CN108133094B (zh) 2017-12-14 2017-12-14 用于反熔丝的现场可编程门阵列的布局布线显示方法

Publications (2)

Publication Number Publication Date
CN108133094A true CN108133094A (zh) 2018-06-08
CN108133094B CN108133094B (zh) 2021-08-24

Family

ID=62390146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711337753.1A Active CN108133094B (zh) 2017-12-14 2017-12-14 用于反熔丝的现场可编程门阵列的布局布线显示方法

Country Status (1)

Country Link
CN (1) CN108133094B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109165252A (zh) * 2018-07-25 2019-01-08 西安交通大学 一种面向企业信息化关系图的自动排布方法
CN113836858A (zh) * 2021-09-13 2021-12-24 深圳市紫光同创电子有限公司 芯片布局方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384427A (zh) * 2001-05-06 2002-12-11 深圳市中兴通讯股份有限公司上海第二研究所 大视图分块缓冲显示方法
CN1667621A (zh) * 2004-03-11 2005-09-14 华为技术有限公司 Pcb设计中区域格点的实现方法
CN101013454A (zh) * 2007-02-02 2007-08-08 郑州机械研究所 Cae软件***网格剖分的智能化方法
CN101187958A (zh) * 2006-11-20 2008-05-28 国际商业机器公司 生成集成电子电路的布图的方法和***
US20090235215A1 (en) * 2008-03-13 2009-09-17 International Business Machines Corporation Gridded glyph geometric objects (l3go) design method
CN101655614A (zh) * 2008-08-19 2010-02-24 京东方科技集团股份有限公司 液晶显示面板云纹缺陷的检测方法和检测装置
US20100146350A1 (en) * 2006-04-05 2010-06-10 Xijiang Lin Test generation methods for reducing power dissipation and supply currents
CN102725724A (zh) * 2009-12-16 2012-10-10 苹果公司 缩放用户界面内容的设备、方法和图形用户界面
CN102759700A (zh) * 2011-04-27 2012-10-31 海力士半导体有限公司 半导体集成电路的测试电路和测试方法
CN102831268A (zh) * 2012-08-16 2012-12-19 复旦大学 支持用户定制的可编程逻辑器件版图快速生成方法
CN103259526A (zh) * 2013-06-03 2013-08-21 龙芯中科技术有限公司 时钟网络的构建方法和装置
CN103366029A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN105653771A (zh) * 2015-12-25 2016-06-08 北京时代民芯科技有限公司 一种通过逻辑设计提高芯片抗单粒子翻转能力的方法
CN105677968A (zh) * 2016-01-06 2016-06-15 深圳市同创国芯电子有限公司 可编程逻辑器件电路图绘制方法及装置
CN106206903A (zh) * 2016-10-10 2016-12-07 江苏新广联半导体有限公司 一种具有高可靠性反射电极结构的led芯片的制作方法
CN106777829A (zh) * 2017-02-06 2017-05-31 深圳晶源信息技术有限公司 一种集成电路掩模设计的优化方法及计算机可读的存储介质

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384427A (zh) * 2001-05-06 2002-12-11 深圳市中兴通讯股份有限公司上海第二研究所 大视图分块缓冲显示方法
CN1667621A (zh) * 2004-03-11 2005-09-14 华为技术有限公司 Pcb设计中区域格点的实现方法
US20100146350A1 (en) * 2006-04-05 2010-06-10 Xijiang Lin Test generation methods for reducing power dissipation and supply currents
CN101187958A (zh) * 2006-11-20 2008-05-28 国际商业机器公司 生成集成电子电路的布图的方法和***
CN101013454A (zh) * 2007-02-02 2007-08-08 郑州机械研究所 Cae软件***网格剖分的智能化方法
US20090235215A1 (en) * 2008-03-13 2009-09-17 International Business Machines Corporation Gridded glyph geometric objects (l3go) design method
CN101655614A (zh) * 2008-08-19 2010-02-24 京东方科技集团股份有限公司 液晶显示面板云纹缺陷的检测方法和检测装置
CN102725724A (zh) * 2009-12-16 2012-10-10 苹果公司 缩放用户界面内容的设备、方法和图形用户界面
CN102759700A (zh) * 2011-04-27 2012-10-31 海力士半导体有限公司 半导体集成电路的测试电路和测试方法
CN103366029A (zh) * 2012-03-31 2013-10-23 中国科学院微电子研究所 一种现场可编程门阵列芯片布局方法
CN102831268A (zh) * 2012-08-16 2012-12-19 复旦大学 支持用户定制的可编程逻辑器件版图快速生成方法
CN103259526A (zh) * 2013-06-03 2013-08-21 龙芯中科技术有限公司 时钟网络的构建方法和装置
CN105653771A (zh) * 2015-12-25 2016-06-08 北京时代民芯科技有限公司 一种通过逻辑设计提高芯片抗单粒子翻转能力的方法
CN105677968A (zh) * 2016-01-06 2016-06-15 深圳市同创国芯电子有限公司 可编程逻辑器件电路图绘制方法及装置
CN106206903A (zh) * 2016-10-10 2016-12-07 江苏新广联半导体有限公司 一种具有高可靠性反射电极结构的led芯片的制作方法
CN106777829A (zh) * 2017-02-06 2017-05-31 深圳晶源信息技术有限公司 一种集成电路掩模设计的优化方法及计算机可读的存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨海钢 等: "FPGA器件设计技术发展综述", 《电子与信息学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109165252A (zh) * 2018-07-25 2019-01-08 西安交通大学 一种面向企业信息化关系图的自动排布方法
CN113836858A (zh) * 2021-09-13 2021-12-24 深圳市紫光同创电子有限公司 芯片布局方法

Also Published As

Publication number Publication date
CN108133094B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
JP6956555B2 (ja) 画像内の物体を検出する方法及び物体検出システム
CN107424120A (zh) 一种全景环视***中的图像拼接方法
CN107014819A (zh) 一种太阳能电池板表面缺陷检测***和方法
CN105611256B (zh) 一种基于梯度的Bayer格式插值方法及基于FPGA的显示装置
CN112233125B (zh) 图像分割方法、装置、电子设备及计算机可读存储介质
CN106201413A (zh) 一屏多窗口显示的触控分配方法、装置及液晶显示装置
WO2020140755A1 (zh) 电压补偿电路及方法、显示驱动电路、显示装置
CN104809461A (zh) 结合序列图像超分辨率重建的车牌识别方法及***
WO2022042352A1 (zh) 图像识别方法、电子设备及可读存储介质
WO2023010851A1 (zh) 基于WebGL的图形渲染方法、装置及***
CN113222874A (zh) 应用于目标检测的数据增强方法、装置、设备及存储介质
WO2023151299A1 (zh) 数据生成的方法、装置、设备和存储介质
WO2021189856A1 (zh) 证件校验方法、装置、电子设备及介质
WO2023246321A1 (zh) 行人热力图生成方法及***
CN111462838A (zh) 一种直接将图像像素转换成有限元单元的方法
CN108133094A (zh) 用于反熔丝的现场可编程门阵列的布局布线显示方法
WO2024148996A1 (zh) 一种基于内容显示的聚光灯实现方法、装置和终端设备
CN109636751A (zh) 一种异形显示面板的边缘处理方法、显示面板及显示装置
JP5795916B2 (ja) 画像処理装置、画像処理方法
WO2023066142A1 (zh) 全景图像的目标检测方法、装置、计算机设备和存储介质
CN109089113B (zh) 一种平板电视的自动进行重显率调整的方法
CN106780305A (zh) 一种平面设计至非平面设计的转换方法
CN110427944A (zh) 车牌检测数据的获取方法、装置、设备及存储介质
US20230036366A1 (en) Image attribute classification method, apparatus, electronic device, medium and program product
CN103473549B (zh) 图像目标检测方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant