CN108122755B - 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 - Google Patents
切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 Download PDFInfo
- Publication number
- CN108122755B CN108122755B CN201711395393.0A CN201711395393A CN108122755B CN 108122755 B CN108122755 B CN 108122755B CN 201711395393 A CN201711395393 A CN 201711395393A CN 108122755 B CN108122755 B CN 108122755B
- Authority
- CN
- China
- Prior art keywords
- silicon
- mesa
- diode
- groove
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 168
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 135
- 239000010703 silicon Substances 0.000 title claims abstract description 135
- 238000002360 preparation method Methods 0.000 title claims description 9
- YCISZOVUHXIOFY-HKXOFBAYSA-N Halopredone acetate Chemical compound C1([C@H](F)C2)=CC(=O)C(Br)=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2CC[C@](OC(C)=O)(C(=O)COC(=O)C)[C@@]2(C)C[C@@H]1O YCISZOVUHXIOFY-HKXOFBAYSA-N 0.000 title description 2
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 238000003486 chemical etching Methods 0.000 claims abstract description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000011574 phosphorus Substances 0.000 claims abstract description 5
- 239000013078 crystal Substances 0.000 claims description 73
- 238000005260 corrosion Methods 0.000 claims description 50
- 230000007797 corrosion Effects 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 238000003698 laser cutting Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000000748 compression moulding Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008901 benefit Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- 230000033001 locomotion Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Weting (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
本发明公开了一种切槽蚀刻锥形正台面硅芯及硅二极管的制备方法，涉及半导体器件的制造。本发明在硅片N+磷表面切割形成井字型交错的沟槽，采用硅各向异性择优腐蚀液KOH对P+N‑N+型硅扩散片上所述的沟槽进行化学腐蚀，待化学腐蚀反应自动停止于锥形尖底后，在所述的沟槽处形成纵剖面呈等腰梯形且内底角角度等于54.7°的锥形腐蚀槽，从而得到底部相连的硅芯阵列。本发明的优点是工艺简化，高效率低成本，产品性价比较高，产生显著经济效益。
Description
技术领域
本发明涉及半导体器件的制造，尤其涉及一种切槽蚀刻锥形正台面硅二极管的制备方法。
背景技术
众所周知，硅二极管是最重要的基础元器件，在电子电路应用中，PN结的反向击穿电压VB和器件正向压降VF为硅二极管最重要的两个电性能参数，它们都与制造器件原材料硅单晶的电阻率直接相关。所用硅单晶的电阻率越高，硅二极管PN结的反向击穿电压VB越高，器件正向压降VF越大。高压电子电路工作时要求硅二极管既能承受高反向工作耐压，同时具有尽可能低的器件正向压降VF，二者之间存在着矛盾。因此，如何通过简单、低成本的工艺制备具有较高反向耐压能力的硅二极管是现有技术中亟待解决的技术问题。
发明内容
本发明的目的在于解决现有技术中半导体器件制造工艺过于复杂、周期过长和硅二极管PN结边界上频发反向电压雪崩击穿毁损电子电路的问题，克服当前普通硅二极管制造技术方面存在之不足，提供一种切槽蚀刻锥形正台面硅二极管的制备方法。
本发明所采用的具体技术方案如下：
切槽蚀刻锥形正台面硅芯的制备方法，其步骤如下：
1)在N型(100)晶向硅单晶片的正、反两表面分别扩散入P+型半导体杂质硼和N+型半导体杂质磷，得到P+N-N+型硅扩散片；
2)在P+N-N+型硅扩散片的正、反面镀上镍层；
3)在P+N-N+型硅扩散片的正、反面涂布抗腐蚀光刻胶；
4)在硅片N+磷表面切割形成井字型交错的沟槽，井字形各条边分别平行或垂直于硅单晶片(110)晶向的定位标志线，且沟槽的宽度L和深度H满足：
D-h≤H+0.706L<D
式中：D为硅单晶片的厚度，h为供后续激光切割的硅单晶片预留深度；
5)采用硅各向异性择优腐蚀液KOH对P+N-N+型硅扩散片上所述的沟槽进行化学腐蚀，待化学腐蚀反应自动停止于锥形尖底后，在所述的沟槽处形成纵剖面呈等腰梯形且内底角角度等于54.7°的锥形腐蚀槽，从而得到底部相连的硅芯阵列；
6)对硅芯进行表面钝化，去胶；
7)对硅芯底部预留的硅单晶片连接部分进行激光切割，得到锥形正台面硅芯。
作为优选，所述的沟槽采用激光切割法切割或自动锯切法切割。
作为优选，所述的沟槽宽200～220um，深度5-15um。
本发明中，供后续激光切割的硅单晶片不宜太厚，作为优选，所述的h为25～60um，能够防止硅芯在腐蚀后直接从硅单晶片上分离散落即可。
作为优选，所述的硅单晶片在切割沟槽过程中，在硅晶圆片边界留有1～2毫米宽度。
作为优选，所述的硅单晶片电阻率为10～40Ω.cm，厚度为200～220um。
作为优选，在硅单晶片上扩散半导体杂质时，扩散温度为1265～1270℃，扩散时间为10～15小时，P+区结深为60～70um，N+区结深为65～70um，杂质表面浓度为1020～1021/cm3。
作为优选，所述的硅各向异性择优腐蚀液以重量比计的组成为：KOH：H2O＝1：10，腐蚀反应温度为90～95℃
作为优选，对沟槽进行化学腐蚀过程中，同时辅助超声振动。
本发明的另一目的在于提供一种切槽蚀刻锥形正台面硅二极管的制备方法，具体为：按照上述任一方案记载的方法制备得到硅芯后，再进行底座焊接、压模成型，最终封装成硅二极管。
下面介绍本发明的理论依据：
本发明并非只靠提高硅单晶电阻率以求获得硅二极管高反向工作耐压，而是通过在硅二极管PN结的终端边界造型上挖潜力，同时收到有效改善硅二极管反向工作耐压和降低器件正向压降的理想效果。具体做法是将硅二极管PN结边界制作成锥形正台面结构型式，目的在于PN结边界获得比PN结中心内部更加宽厚的空间电荷层(有关原理详见后述)，结果使PN结边界范围的反向电压电场强度大大弱于PN结中心体内的电场强度，这一点意义重大，因为只要是在PN结内部或结边界上存在某一处的电场急增达到临界值，旋即发生PN结反向电压雪崩击穿。理论及实践证实，在承受相同的反向工作电压情形下，相比图4所示的普通直角台面PN结之常规结构，硅PN结边界制成锥形正台面可基本上扭转硅二极管反向工作时在PN结边界上频频首发反向电压雪崩击穿乃至毁损电子电路的被动局面。由于本发明制造的硅PN结边界具有切槽蚀刻锥形正台面结构，使硅二极管PN结反向击穿电压VB指标之实现完全取决于PN结中心内部反向电压雪崩击穿水平的理想情形，于是本发明在设计器件时只需合理地选取硅材料电阻率的理论值参数即可，而无需留额外裕量，如此则又兼顾达到降低器件正向压降VF之目标，可谓一举两得。
下面介绍一下何为“正台面”：参见图2，图中等腰梯形所表示的是本发明制造的P+N-N+型硅芯的一个截面，显而易见，梯形截面下底部分为半导体掺杂浓度高的P+层，其面积显然大于梯形截面中部之低掺杂浓度N-层的面积，如此正好符合“从半导体低浓度掺杂区到高浓度掺杂区，其PN结截面积递增”的模式，遵照前人的定义，我们称具备此种截面的PN结边界线与水平底面之间的夹角即为正斜角，我们把具有正斜角的台面称为正台面。
以下介绍本发明是如何制作锥形正台面的。众所周知，硅单晶体存在三个晶向，分别称作(111)、(100)、(110)晶向，与以上晶向相垂直的有关各个面分别称作{111}、{100}、{110}系列晶面，硅原子结构的研究指出：在硅单晶体中，数(111)晶面的硅原子密度为最高，若使用KOH溶液作硅的腐蚀剂，则在(111)晶向上的腐蚀速率为最低，低到还不到(100)晶向方向上腐蚀速率的十分之一，故而又称此现象为硅的各向异性择优腐蚀。需要注意的是，当KOH溶液从(100)晶面表面的井字形槽窗口逐步腐蚀硅单晶片时，化学反应最终将自动停止在锥形尖底上，所获得的锥型腐蚀槽四侧壁皆为(111)晶面，如图2所示。特别指出，为获得规则的锥型槽，首先(100)晶面硅单晶片必须按(110)晶向严格定位，其次在(100)晶面硅片表面开启的井字形待腐蚀槽窗口各条边必须与硅的(110)晶向定位线平行或垂直。对比看图1和图2就会发现，图2所示的P+N-N+型硅芯的台面切槽蚀刻锥形底角即等同于图1所示的硅(111)晶面与(100)晶面之间的内夹角(以两虚线交角表示)，计算得出P+N-N+型硅芯的台面切槽蚀刻锥形底角的角度α为54.7°。因此，按照本发明的方法切槽后，通过各向异性择优腐蚀，其得到的锥形角角度必然为54.7°。因此，硅化学腐蚀所形成的倒锥形腐蚀槽的深度H′取决于井字形腐蚀槽窗口宽度L，关系是
即H′＝0.706L。
最后着重叙述因何硅芯PN结切槽蚀刻锥形正台面就能提高硅PN结的反向击穿电压VB的问题，PN结的基本原理指出：当在某一种导电类型(N型或P型)的原始硅单晶片中掺入异导型电(P型或N型)的半导体杂质时，在两种异型导电杂质区的交界面瞬间即形成PN结，这是由于在半导体内所掺入的杂质的浓度分布由表及里存在着浓度梯度，如此便导致半导体载流子(电子和空穴)顺杂质浓度梯度方向的扩散运动，以及与之同时引发的载流子顺自建电场方向的漂移运动，两种运动相互作用并趋于平衡，结果在PN结中心建立起空间电荷区，参见图3。空间电荷区中靠P区一侧是负固定电荷，靠N区一侧是正固定电荷，正固定电荷和负固定电荷在数量上相等。此时从正固定电荷层到负固定电荷层之间即产生PN结自建电场E，方向由正固定电荷层指向负固定电荷层，结果PN结处于平衡稳定状态。其后当外部电路向PN结施加反向电压时，PN结原先的平衡被打破，外加电压电场驱动硅中载流子作漂移运动的结果，增厚了空间电荷区，于是PN结内的电场强度随之增大，最终PN结内电场增大到完全抵御外加电压的作用时为止，PN结达到新的平衡。此即意味着PN结的空间电荷区越宽，PN结能承受的反向工作电压将越高，这就是我们所希望得到的结论。显而易见，图3中半导体掺杂浓度高的P+区处于P+N-N+型硅芯截面最宽的下底部，相对于其正上方的截面中部N-区来说，P+区边界占据有一个斜坡状凸出的增量面积，在那里自然聚集有相当数量的负固定电荷，根据半导体内保持电中性之原理，在轻掺杂N-区的边界亦应聚集着与P+区边界的负固定电荷同等数量的正固定电荷，由于N-区边界的面积趋向变窄，过于拥挤的正固定电荷唯有从背离结中心方向朝外方延伸，如图3的虚线所示的边界空间电荷层往上翘起，于是使PN结台面边界上的空间电荷层宽度W明显增大，其结果正如我们所希望的那样，由于PN结切槽蚀刻锥形正台面边界上的反压电场强度因此得到缓解，此对于防止和避免PN结的边界比结中心内部更易频频首发反向电压雪崩击穿的现象起到关键性作用。我们知道，只有PN结的边界安全了，才能确保PN结安全平稳地达到体内中心反向击穿电压VB指标的理论理想值。
常规方法制备PN结正台面的对象大都是单个分立器件，而且是采用手工或机械磨角加工来获得所需正台面，生产效率低，亦有采用自动喷砂方法，以喷穿贯通硅片来直接制成倒圆锥形硅芯片的，不足之处是该方法设备投资高，能耗大。本发明的优点是工艺简化，高效率低成本，易于实现规模生产，产品性价比较高，产生显著经济效益。
附图说明
图1.为硅单晶体(111)、(100)晶面夹角的硅原子结构示意图；
图2为切槽蚀刻锥形正台面P+N-N+型硅芯截面图；
图3为切槽蚀刻锥形正台面PN结反向工作电压下空间电荷层分布；
图4为普通直角台面PN结反向工作电压下空间电荷层分布。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步阐述和说明。本发明中各个实施方式的技术特征在没有相互冲突的前提下，均可进行相应组合。
本发明中，切槽蚀刻锥形正台面硅芯的制备步骤如下：
1)在N-型(100)晶面硅单晶片的正、反两表面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。硅单晶片电阻率为10～40Ω.cm，厚度为200～220um。扩散温度为1265～1270℃，扩散时间为10～15小时，P+区结深为60～70um，N+区结深为65～70um，杂质表面浓度为1020～1021/cm3；
2)在P+N-N+型硅扩散片的正、反面镀上镍层；
3)在P+N-N+型硅扩散片的正、反面涂上抗腐蚀光刻胶；
4)根据产品类型和目标形状，在N+面上通过自动锯切法锯切胶膜及镍开启井字形腐蚀槽窗口，井字形腐蚀槽窗口的一组对边平行于(100)晶面硅单晶片(110)晶向定位标志线，另一组对边垂直于硅单晶片(110)晶向的定位标志线，腐蚀槽窗口宽为200～220um，深度为5～15um；
4)将硅各向异性择优腐蚀液注入腐蚀槽窗口中，对N+面井字形腐蚀槽窗口进行化学腐蚀，硅各向异性择优腐蚀液以重量比计的组成为：KOH：H2O＝1：10，化学腐蚀反应温度为90℃～95℃。在超声振动辅助下，10～15分钟后化学腐蚀反应自动停止于锥形尖底后，在腐蚀槽窗口下方形成一个锥形腐蚀槽，锥形腐蚀槽的纵剖面呈等腰梯形且内底角角度等于54.7°。所有井字形腐蚀槽窗口均被腐蚀形成锥形腐蚀槽后，就形成了阵列分布的硅芯，相邻硅芯底部留有厚度为25～60um的连接部分。
5)对硅芯进行表面钝化，去胶；
6)然后对硅芯底部预留的硅单晶片连接部分进行激光切割，得到锥形正台面硅芯。
7)对硅芯进行底座焊接、压模成型，最终封装成硅二极管。
实施例1
本实施例中，切槽蚀刻锥形正台面硅芯的制备步骤如下：
1)在N-型(100)晶面硅单晶片的正、反两表面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。硅单晶片电阻率为10Ω.cm，厚度为200um。扩散温度为1265℃，扩散时间为15小时，P+区结深为60um，N+区结深为65um，杂质表面浓度为1020/cm3；
2)在P+N-N+型硅扩散片的正、反面镀上镍层；
3)在P+N-N+型硅扩散片的正、反面涂上抗腐蚀光刻胶；
4)根据产品类型和目标形状，在N+面上通过自动锯切法锯切胶膜及镍开启井字形腐蚀槽窗口，井字形腐蚀槽窗口的一组对边平行于(100)晶面硅单晶片(110)晶向定位标志线，另一组对边垂直于硅单晶片(110)晶向的定位标志线，腐蚀槽窗口宽为200um，深度为5um；
4)将硅各向异性择优腐蚀液注入腐蚀槽窗口中，对N+面井字形腐蚀槽窗口进行化学腐蚀，硅各向异性择优腐蚀液以重量比计的组成为：KOH：H2O＝1：10，化学腐蚀反应温度为95℃。在超声振动辅助下，10分钟后化学腐蚀反应自动停止于锥形尖底后，在腐蚀槽窗口下方形成一个锥形腐蚀槽，锥形腐蚀槽的纵剖面呈等腰梯形且内底角角度等于54.7°。所有井字形腐蚀槽窗口均被腐蚀形成锥形腐蚀槽后，就形成了阵列分布的硅芯，相邻硅芯底部留有一定厚度的连接部分。
5)对硅芯进行表面钝化，去胶；
6)然后对硅芯底部预留的硅单晶片连接部分进行激光切割，得到锥形正台面硅芯。
7)对硅芯进行底座焊接、压模成型，最终封装成硅二极管。
本实施例中制备的二极管，与图4中的垂直边界PN结的直角台面相比较，在承受相同的反向工作电压情况下，台面正斜角为54.7°时，PN结的表面电场强度仅为直角台面表面电场强度的60％左右。此即意味着本发明制造的器件相比常规的直角台面硅二极管更加安全可靠，并提升了三分之一以上的反向电压耐压值。
实施例2
本实施例中，切槽蚀刻锥形正台面硅芯的制备步骤如下：
1)在N-型(100)晶面硅单晶片的正、反两表面分别扩散入P+型(硼)和N+型(磷)半导体杂质，得到P+N-N+型硅扩散片。硅单晶片电阻率为40Ω.cm，厚度为220um。扩散温度为1270℃，扩散时间为10小时，P+区结深为70um，N+区结深为70um，杂质表面浓度为1021/cm3；
2)在P+N-N+型硅扩散片的正、反面镀上镍层；
3)在P+N-N+型硅扩散片的正、反面涂上抗腐蚀光刻胶；
4)根据产品类型和目标形状，在N+面上通过自动锯切法锯切胶膜及镍开启井字形腐蚀槽窗口，井字形腐蚀槽窗口的一组对边平行于(100)晶面硅单晶片(110)晶向定位标志线，另一组对边垂直于硅单晶片(110)晶向的定位标志线，腐蚀槽窗口宽为220um，深度为15um；
4)将硅各向异性择优腐蚀液注入腐蚀槽窗口中，对N+面井字形腐蚀槽窗口进行化学腐蚀，硅各向异性择优腐蚀液以重量比计的组成为：KOH：H2O＝1：10，化学腐蚀反应温度为90℃。在超声振动辅助下，15分钟后化学腐蚀反应自动停止于锥形尖底后，在腐蚀槽窗口下方形成一个锥形腐蚀槽，锥形腐蚀槽的纵剖面呈等腰梯形且内底角角度等于54.7°。所有井字形腐蚀槽窗口均被腐蚀形成锥形腐蚀槽后，就形成了阵列分布的硅芯，相邻硅芯底部留有一定厚度的连接部分。
5)对硅芯进行表面钝化，去胶；
6)然后对硅芯底部预留的硅单晶片连接部分进行激光切割，得到锥形正台面硅芯。
7)对硅芯进行底座焊接、压模成型，最终封装成硅二极管。
本实施例中制备的二极管，与实施例1类似，相比于垂直边界PN结的直角台面，能够大幅度提升反向电压耐压水平。
以上所述的实施例只是本发明的一种较佳的方案，然其并非用以限制本发明。有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型。例如，硅单晶片的厚度、凹槽的宽度、深度以及预留部分的厚度可以根据实际工艺需要进行调整。因此凡采取等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。
Claims (9)
1.一种切槽蚀刻锥形正台面硅二极管，其特征在于，制备方法的步骤如下：
1)在N型(100)晶向硅单晶片的正、反两表面分别扩散入P+型半导体杂质硼和N+型半导体杂质磷，得到P+N-N+型硅扩散片；
2)在P+N-N+型硅扩散片的正、反面镀上镍层；
3)在P+N-N+型硅扩散片的正、反面涂布抗腐蚀光刻胶；
4)在硅片N+磷表面切割形成井字型交错的沟槽，井字形一组对边平行于(100)晶面硅单晶片(110)晶向定位标志线，另一组对边垂直于硅单晶片(110)晶向的定位标志线，且沟槽的宽度L和深度H满足：
D-h≤H+0.706L<D
式中：D为硅单晶片的厚度，h为供后续激光切割的硅单晶片预留深度；
5)采用硅各向异性择优腐蚀液KOH对P+N-N+型硅扩散片上所述的沟槽进行化学腐蚀，待化学腐蚀反应自动停止于锥形尖底后，在所述的沟槽处形成纵剖面呈等腰梯形且内底角角度等于54.7°的锥形腐蚀槽，从而得到底部相连的硅芯阵列；
6)对硅芯进行表面钝化，去胶；
7)对硅芯底部预留的硅单晶片连接部分进行激光切割，得到锥形正台面硅芯；
8)将锥形正台面硅进行底座焊接、压模成型，最终封装成硅二极管。
2.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，所述的沟槽采用激光切割法切割或自动锯切法切割。
3.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，所述的沟槽宽200～220um，深度5-15um。
4.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，所述的h为25～60um。
5.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，所述的硅单晶片在切割沟槽过程中，在硅晶圆片边界留有1～2毫米宽度。
6.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，所述的硅单晶片电阻率为10～40Ω.cm，厚度为200～220um。
7.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，在硅单晶片上扩散半导体杂质时，扩散温度为1265～1270℃，扩散时间为10～15小时，P+区结深为60～70um，N+区结深为65～70um，杂质表面浓度为1020～1021/cm3。
8.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，所述的硅各向异性择优腐蚀液以重量比计的组成为：KOH：H2O＝1：10，腐蚀反应温度为90～95℃。
9.如权利要求1所述的切槽蚀刻锥形正台面硅二极管，其特征在于，对沟槽进行化学腐蚀过程中，同时辅助超声振动。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711395393.0A CN108122755B (zh) | 2017-12-21 | 2017-12-21 | 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711395393.0A CN108122755B (zh) | 2017-12-21 | 2017-12-21 | 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108122755A CN108122755A (zh) | 2018-06-05 |
| CN108122755B true CN108122755B (zh) | 2020-10-13 |
Family
ID=62230956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711395393.0A Active CN108122755B (zh) | 2017-12-21 | 2017-12-21 | 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108122755B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112909078B (zh) * | 2021-02-08 | 2022-11-29 | 临沂卓芯电子有限公司 | 一种高压超快恢复二极管芯片及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI241028B (en) * | 2002-03-08 | 2005-10-01 | Sanken Electric Co Ltd | Semiconductor device and its manufacturing method |
| KR100794380B1 (ko) * | 2006-05-08 | 2008-01-15 | 한국광기술원 | 메사 측면 활성층이 보호처리된 매몰이종접합구조형 레이저다이오드의 제조방법 |
| JP5195816B2 (ja) * | 2010-05-17 | 2013-05-15 | 富士電機株式会社 | 半導体装置の製造方法 |
| CN106098791A (zh) * | 2016-06-16 | 2016-11-09 | 杭州赛晶电子有限公司 | U型蚀刻直角台面硅二极管及其硅芯和制备方法 |
-
2017
- 2017-12-21 CN CN201711395393.0A patent/CN108122755B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108122755A (zh) | 2018-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201102B (zh) | 一种快恢复二极管frd芯片及其制作工艺 | |
| CN104078353B (zh) | 一种汽车模组中反向gpp高压二极管芯片及生产工艺 | |
| KR20100092746A (ko) | 태양전지 및 그의 제조방법과 기판 식각 방법 | |
| JP2014187364A (ja) | 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス | |
| JPS60158678A (ja) | 太陽電池及びその製造方法 | |
| US10068999B2 (en) | Vertical power component | |
| CN104838504B (zh) | 半导体装置的制造方法 | |
| CN103094068B (zh) | 高密度嵌入式电容器及其制作方法 | |
| CN108122755B (zh) | 切槽蚀刻锥形正台面硅芯及硅二极管的制备方法 | |
| TWI470802B (zh) | 溝槽式金氧半導體電晶體元件及其製造方法 | |
| CN103035746A (zh) | 一种恒流二极管及其制造方法 | |
| CN106098791A (zh) | U型蚀刻直角台面硅二极管及其硅芯和制备方法 | |
| CN204243047U (zh) | 沟槽超级结半导体器件的正交超级结拐角终端 | |
| CN105206680A (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
| CN105448807B (zh) | 一种半导体器件芯片对通隔离制造工艺 | |
| CN204011437U (zh) | 双向瞬态电压抑制二极管 | |
| CN103531616B (zh) | 一种沟槽型快恢复二极管及其制造方法 | |
| CN105932070A (zh) | 一种低功耗高浪涌能力的二极管整流芯片及其生产工艺 | |
| CN106098561A (zh) | 一种mosfet器件的制造方法及其器件 | |
| JP6491267B2 (ja) | パワー半導体素子における超接合構造 | |
| CN104616988B (zh) | 一种具有超深沟槽的瞬态电压抑制器结构的制造方法 | |
| CN105529363A (zh) | 超级结及其制造方法 | |
| US20120061719A1 (en) | Shockley diode having a low turn-on voltage | |
| CN110838516A (zh) | 半导体元件、半导体基板及半导体元件制作方法 | |
| CN102194894B (zh) | 一种抗电浪涌低压保护硅二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation method of grooving etching conical positive mesa silicon core and silicon diode Effective date of registration: 20211225 Granted publication date: 20201013 Pledgee: Xiaoshan Branch of Agricultural Bank of China Ltd. Pledgor: HANGZHOU SAIJING ELECTRONIC CO.,LTD. Registration number: Y2021330002661 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20201013 Pledgee: Xiaoshan Branch of Agricultural Bank of China Ltd. Pledgor: HANGZHOU SAIJING ELECTRONIC CO.,LTD. Registration number: Y2021330002661 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Preparation method of grooved etching conical surface silicon core and silicon diode Granted publication date: 20201013 Pledgee: Xiaoshan Branch of Agricultural Bank of China Ltd. Pledgor: HANGZHOU SAIJING ELECTRONIC CO.,LTD. Registration number: Y2024330000524 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |