CN108120917A - 测试时钟电路确定方法及装置 - Google Patents

Abstract

本发明实施例公开了一种测试时钟电路确定方法及装置，所述方法包括：对电路分组获得测试分组；一个所述测试分组的所有电路使用同一个测试时钟；根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

Description

测试时钟电路确定方法及装置

技术领域

本发明涉及电路领域，尤其涉及一种测试时钟电路确定方法及装置。

背景技术

芯片内部存在大量跨时钟域的异步电路，而在固定故障测试时，这些跨时钟域的异步电路转化为同步路径，因而存在大量的时序违例路径需要修复。

目前的可测试性设计(Design for Testability，DFT)时钟的方案存在以下一些缺陷：对低速测试时钟作全芯片均衡，导致时钟树延迟大。将这样确定的设计电路，制作实际电路之后，由于工艺偏差问题，无法作为电路确定过程中的理想均衡，从而导致实际电路的片上偏差(On Chip Variation，OCV)很大。

此外，OCV过大将会出现大量的时序违例路径。通过在数据路径上***缓冲器，可以修复部分时序违例，但是会增加芯片面积；还有一部分时序违例路径修复不了，这部分路径不能进行测试，会降低芯片的测试覆盖率。

发明内容

有鉴于此，本发明实施例期望提供一种测试时钟电路确定方法及装置，至少部分解决上述问题

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例第一方面提供一种测试时钟电路确定方法，包括：

对电路进行分组获得测试分组，其中，一个所述测试分组的所有电路使用同一个测试时钟；

根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；

根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

基于上述方案，所述对电路分组获得测试分组，包括以下至少之一：

根据时钟域之间的关系进行分组，获得所述测试分组；

根据电路规模进行分组，获得所述测试分组；

根据不同模块之间的交互路径进行分组，获得测试分组；

根据模块之间的位置关系进行分组，获得测试分组。

基于上述方案，所述根据时钟域之间的关系进行分组，获得所述测试分组，包括：

将不同的功能时钟覆盖的模块，分为不同的测试分组。

基于上述方案，所述根据电路规模进行分组，获得所述测试分组，包括：

当一个模块包括使用不同功能时钟的子模块，且所述模块的规模大于规模阈值时，对使用不同的功能时钟的子模块进行分组，获得至少两个所述测试分组。

基于上述方案，所述根据不同模块之间的交互路径进行分组，获得测试分组，包括：

将交互路径数大于第一预设数目的两个模块分为一个所述测试分组；

和/或，

将交互路径数少于第二预设数目且使用不同功能时钟的两个模块分到不同的所述测试分组。

基于上述方案，所述根据模块之间的位置关系进行分组，获得测试分组，包括：

当两个模块之间的距离大于第一预设距离时，将所述两个模块分到不同的所述测试分组；

和/或，

当两个模块之间的距离小于第二预设距离时，将所述两个模块分到同一个所述测试分组。

基于上述方案，在获得所述测试分组之后，所述方法还包括：

根据所述测试分组，在电路上增加标记所述测试时钟的缓冲器。

本发明实施例第二方面提供一种测试时钟电路确定装置，包括：

分组单元，用于对电路分组获得测试分组；其中，一个所述测试分组的所有电路使用同一个测试时钟；

添加单元，用于根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；

确定单元，用于根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

基于上述方案，所述分组单元，具体用于根据时钟域之间的关系进行分组，获得所述测试分组；和/或，根据电路规模进行分组，获得所述测试分组；和/或，根据不同模块之间的交互路径进行分组，获得测试分组；和/或，根据模块之间的位置关系进行分组，获得测试分组。

基于上述方案，所述分组单元，具体用于将不同的功能时钟覆盖的模块，将两个所述模块分为不同的测试分组。

基于上述方案，所述分组单元，具体用于当一个模块包括使用不同功能时钟的子模块，且所述模块的规模大于规模阈值时，对使用不同的功能时钟的子模块进行分组，获得至少两个所述测试分组。

基于上述方案，所述分组单元，具体用于将交互路径数大于第一预设数目的两个模块分为一个所述测试分组；和/或，将交互路径数少于第二预设数目且使用不同功能时钟的两个模块，分到不同的所述测试分组。

基于上述方案，所述分组单元，具体用于当两个模块之间的距离大于第一预设距离时，将所述两个模块分到不同的所述测试分组；和/或，当两个模块之间的距离小于第二预设距离时，将所述两个模块分到同一个所述测试分组。

基于上述方案，所述装置还包括：

标记单元，用于在获得所述测试分组之后，根据所述测试分组在电路上增加标记所述测试时钟的缓冲器。

本发明实施例提供的测试时钟电路确定方法及装置，在进行测试时钟确定时，会进行电路分组获得多个测试分组，一个测试分组内的电路使用同一个测试时钟，且在确定测试时钟输入到一个测试分组的不同传输路径时，将根据测试时钟均衡策略和公共路径最大策略，使得一个测试分组内的测试时钟在不同传输路径上经过的公共路径最大化，从而减少非公共路径的传输，从而减少因非公共路径传输导致的时延差大的问题，从而减少应用到实际电路上的OVC大的现象；且因为测试分组的确定，OVC减少了，进而减少时序违例，并进一步为了要修复时序违例引入的缓冲器的个数，从而减少了整个芯片的规模，从而减少了芯片面积。与此同时，减少了因为部分无法修复的不可测路径，从而减少了因时序违例导致的缩小测试时钟的覆盖范围及测试覆盖率低的现象。故本发明实施例提供的测试时钟电路确定方法及装置，具有OCV小，测试覆盖率高及芯片面积小的特点。

附图说明

图1为本发明实施例提供的一种测试时钟电路确定方法的流程示意图；

图2为本发明实施例提供的一种测试时钟电路确定装置的结构示意图；

图3为本发明实施例提供的另一种测试时钟电路确定方法的流程示意图；

图4至图9为本发明实施例提供的测试分组的分组示意图；

图10为本发明实施例提供的测试时钟电路的示意图；

图11为现有方法基于与图10同样的功能时钟电路上进行测试时钟电路设计得到的电路示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。

如图1所示，本实施例提供一种测试时钟电路确定方法，包括：

步骤S110：对电路分组获得测试分组；一个所述测试分组的所有电路使用同一个测试时钟；

步骤S120：根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟输入所述测试分组；

步骤S130：根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

所述测试时钟电路确定方法又可称之为测试时钟电路设计方法。所述功能时钟可为电路确定之后的工作时钟，所述测试时钟为对电路进行测量的时钟。

在本实施例中所述传输路径为输入端口到输出端口之间的路径；两条传输路径之间至少有部分不同。通常一个所述测试分组内的多个传输路径的传输输入端口相同，但是输出端口不同。例如，一个所述测试分组内包括传输路径A和传输路径B；传输路径A和传输路径B有一部分路径是共有的，另一部分是分开的，共用的部分称之为所述公共路径，分开的部分称之为非公共路径。在本实施例中再输入测试时钟时，会使所述测试时钟遵循公共路径最大话，这样的话，使得传输路径A和传输路径B尽可能的共用路径和路径上的逻辑门，一方面可以减少门电路的使用，另一方面由于测试时钟经过的公共路径越长，经过的非公共路径就越短，从而因非公共路径导致的传输时延差就越小，故可以减少OVC。

所述步骤S110为对电路进行分组，例如，这些电路包括很多模块，这些模块的划分可能是基于功能，也可以是基于物理距离，总之电路被划分了很多模块，对这些模块之间或模块内的电路进行分组。

所述步骤S110的分组可包括，根据功能时钟的覆盖进行电路分组，获得所述测试分组。通常情况下同一个功能时钟的覆盖的电路，会分到一个测试分组内，不会分到两个测试分组内。不同的功能时钟覆盖的电路，可能会分到一个测试分组，也可以分到不同的测试分组内，这可能决定于电路的其他参数，例如，两个不同的功能时钟覆盖的电路规模。这里的电路规模可指：模块包括的逻辑门的个数和/或逻辑门之间的交互路径等。

一个测试分组使用的测试时钟，即在一个测试分组内所有电路经过的测试时钟，来自同一个测试时钟。在步骤S120中，根据测试分组添加多路复用单元。

通常所述多路复用单元包括两个输入和一个输出，一个输入用于输入测试时钟、另一个输入用于输入功能时钟，所述输出用于输出所述测试时钟或所述功能时钟，在进行测试时，所述多路复用单元将选择输出所述测试时钟，在电路正常工作时，所述多路复用单元将选择输出功能时钟，以供电路基于功能时钟正常工作。故在本实施例中将根据测试分组，确定多路复用单元的添加位置。例如，一个测试分组包括一个输入，多个测试输出；通常所述多路复用单元的个数与所述测试输出的个数相等。且所述多路复用单元的添加位置为所述测试时钟，分别进入到不同测试输出对应的不同路径的岔路口。

当然所述多路复用单元的添加位置，也与所述测试分组内不同功能时钟的输入起始位置相关；例如，一个所述测试分组包括两个功能时钟覆盖的电路，这个时候，所述测试时钟输入到两个功能时钟的岔路口时，在不同功能时钟覆盖的电路的岔路口设置所述多路复用单元，这样可以实现不同功能时钟和测试时钟，在测试和工作中的选择。

在具体实现时，所述步骤S120可包括：不同测试分组的多路复用单元分别添加，同一个测试分组使用不同功能时钟的传输路径的多路复用单元分别添加。

在步骤S130中，在进行电路设计时，不仅需要遵循测试时钟均衡策略，还需要遵循公共路径最大策略。这样的话，一个测试时钟在一个测试分组内经过的公共路径最大，从而非公共路径减少了，因为非公共路径的不一致产生测试时延差异就减少了，显然这样确定的电路，因为公共路径多应用到实际电路中，即便出现工艺偏差，也会因为非公共路径的减少，从而减少非公共路径产生的延迟，从而可以达到减少OVC的效果。

由于在本实施例中进行了电路分组，获得了测试分组，不同的测试分组使用的测试时钟不同，可以减少时序违例及因时序违例增加芯片面积大的现象，并可以减少因时序违例无法修复导致的覆盖率降低现象。

在一些实施例中，所述步骤S110可包括以下至少之一：

根据时钟域之间的关系进行分组，获得所述测试分组；

根据电路规模进行分组，获得所述测试分组；

根据不同模块之间的交互路径进行分组，获得测试分组；

根据模块之间的位置关系进行分组，获得测试分组。

一个时钟域可为一个功能时钟覆盖的电路可理解为一个时钟域，在本实施例中可以直接根据时钟域的关系进行分组，例如，不同的时钟域可划分到不同的测试分组，或，共用同一个时钟源的不同时钟域可以划分到一个测试分组。

所述电路规模可根据逻辑门的个数和逻辑门之间的连接路径来确定。一个测试分组包括的电路的逻辑门的数据不要过大，也不要过小，过小可能会导致测试时钟过多或多路复用单元过多的问题，增加电路成本；若过大可能会导致后续公共路径最大策略满足时，测试时钟经过的公共路径整体上而言很少，从而影响OVC。

若两个模块之间的交互路径很多，及两个模块的逻辑门之间的连接很多，显然这两个模块的关系密切，可以分到一个测试分组里，若交互很少且使用不同的功能时钟，可以分到不同的测试分组，以尽可能的减少OVC。

具体地，所述根据时钟域之间的关系进行分组，获得所述测试分组，包括：

将不同的功能时钟覆盖的模块，分为不同的测试分组。

具体地，所述根据电路规模进行分组，获得所述测试分组，包括：

当一个模块包括使用不同功能时钟的子模块，且所述模块的规模大于规模阈值时，对使用不同的功能时钟的子模块进行分组，获得至少两个所述测试分组。

具体地如，所述根据不同模块之间的交互路径进行分组，获得测试分组，包括：将交互路径数大于第一预设数目的两个模块分为一个所述测试分组；和/或，将交互路径数少于第二预设数目且使用不同功能时钟的两个模块，分到不同的所述测试分组。

这里的第一预设数目和所述第二预设数目都是预先设定的阈值，通常所述第一预设数目大于所述第二预设数据。

具体地如，所述根据模块之间的位置关系进行分组，获得测试分组，包括：

当两个模块之间的距离大于预设距离时，将所述两个模块分到不同的所述测试分组；

和/或，

当两个模块之间的距离小于第二预设距离时，将所述两个模块分到同一个所述测试分组。

这里的距离为所述位置关系可表现出距离，两个模块在芯片上相距很远，显然就没有必要使用一个测试时钟，可以使用不同的测试时钟；若两个模块在芯片上的距离很近，显然可以共用一个测试时钟。距离的远近可以由所述第一预设距离和所述第二预设距离表示。所述第一预设距离通常大于所述第二预设距离。

在一些实施例中，在所述步骤S110之后，所述方法还包括：

根据所述测试分组，在电路上增加标记所述测试时钟的缓冲器。

通常一个所述测试时钟对应于一个所述缓冲器，该缓冲器设置为特殊标记；这样后续方便电路设计应用过程中，根据进行标记的缓冲器的个数，确定测试时钟的个数，以及每一个测试时钟的覆盖范围或分布位置。

在本实施例中标记所述测试时钟的缓冲器，通常设置在所述分叉位置。当然本实施例中不同的测试时钟，可以由同一个测试时钟源产生。在本实施例中***所述缓冲器只需在所述步骤S110之后执行即可，可以在所述步骤S120之后执行，也可以在所述步骤S120之前执行，，具体可可以根据操作需求设定，本发明实施例中不做限定，设定缓冲器的步骤优选可位于步骤S130之前。作为本实施例的进一步改进，所述缓冲器优选为设置在一个所述测试分组的公共路径上，方便后续查看该缓冲器与测试时钟的对应关系。

如图2所示，本实施例提供一种测试时钟电路确定装置，包括：

分组单元110，用于对电路分组获得测试分组；一个所述测试分组的所有电路使用同一个测试时钟；

添加单元120，用于根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟，并将选择的所述测试信号或功能时钟输入所述测试分组；

确定单元130，用于根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

本实施例所述测试时钟电路确定装置，可为应用于各种电子设备中的信息处理装置，所述电子设备可为台式电脑、笔记本电脑或平板电脑或各种服务器或云计算平台等。

所述分组单元110、添加单元120及所述确定单元130都可对应于电子设备中的处理器或处理电路。所述处理器可包括中央处理器CPU、微处理器MCU、数字信号处理器DSP、应用处理器AP或可编程阵列PLC等。所述处理电路可包括专用集成电路ASIC等。所述处理器或处理电路通过可执行代码的执行，可以实现上述各个单元的功能。

在本实施例中所述装置在确定测试时钟电路时，将进行功能电路，这里的功能电路为实现某些功能的电路，例如，芯片上完成一项或多项功能的电路。所述测试时钟电路为用于对功能电路进行测试的电路。

在本实施例中通过测试分组的确定，以及基于测试时钟均衡策略及公共路径最大化策略来确定测试时钟分叉位置，可以使得这样设计的电路应用到实际电路中，具有OCV小、时序修复难度小、测试覆盖率高及芯片面积小的特点。

在有些实施例中，所述分组单元110，具体用于根据时钟域之间的关系进行分组，获得所述测试分组；和/或，根据电路规模进行分组，获得所述测试分组；和/或，根据不同模块之间的交互路径进行分组，获得测试分组；和/或，根据模块之间的位置关系进行分组，获得测试分组。

在本实施例中所述分组单元110具体如何进行测试分组，可参见前述实施例中的对应部分。所述时钟域为功能时钟对应的时钟域之间的关系。

具体地，所述分组单元110，具体用于将不同的功能时钟覆盖的模块，分为不同的测试分组。

又具体地，所述分组单元110，具体用于当一个模块包括使用不同功能时钟的子模块，且所述模块的规模大于规模阈值时，将使用不同的功能时钟的子模块进行分组，分为至少两个所述测试分组。

此外，所述分组单元110，具体用于将交互路径数大于第一预设数目的两个模块分为一个所述测试分组；和/或，将交互路径数少于第二预设数目且使用不同功能时钟的两个模块，分到不同的所述测试分组。

在某些实施例中，所述分组单元110，具体用于当两个模块之间的距离大于第一预设距离时，将所述两个模块分到不同的所述测试分组；和/或，当两个模块之间的距离小于第二预设距离时，将所述两个模块分到同一个所述测试分组。

在本实施例中所述装置还引入了：标记单元，用于在获得所述测试分组之后，根据所述测试分组在电路上增加标记所述测试时钟的缓冲器。这里的标记单元，将根据所述测试分组，在电路上增加标记所述测试时钟的缓冲器，从而后续在进行电路识别时，可以根据标记测试时钟的缓冲器，确定出各个测试分组、测试时钟的个数等信息。在本实施例中所述标记单元，可具体用于将所述缓冲器***到所述分叉位置，这样后续还可以根据所述缓冲器确定出一个测试分组内测试时钟所经过的公共路径和非公共路径。

以下结合上述任意实施例提供几个具体示例：

示例一：

本示例介绍一种基于分组策略的DFT时钟方案及实现方法，以减小OCV效果，降低修复时序问题的难度。本示例根据数字逻辑的规模及实现方式，合理设计DFT时钟方案，并对低速测试时钟进行分组，可以有效的减小OCV效果，适合大规模数字逻辑芯片的设计需求。

如图3所示，本示例提供的方法包括三部分：

S1：根据模块划分、模块规模、异步路径数量及模块实现方式对时钟进行分组；

S2：根据分组关系合理***多路复用单元；

S3：测试时钟树综合，测试时钟树综合时先对测试分组内的测试时钟进行均衡，再对测试分组间的测试时钟进行均衡。

这里的异步路径数量即为采用不同功能时钟的传输路径的数量。

所述方法具体可包括：

第一步，根据功能时钟对应的时钟域之间的关系对时钟进行分组：不同模块的测试时钟分为不同的组；模块规模较大时可在模块内部进一步进行分组，交互路径比较多的子模块可处于同一测试分组，交互路径少的子模块可处于不同测试分组；同一个模块内不同子模块较分散时，可以将不同子模块的分入到不同的测试分组。

第二步，***测试时钟的路多路复用单元：路多路复用单元应在模块内部添加；不同测试分组的多路复用单元分别添加；同一测试分组内不同功能时钟域的测试时钟的路多路复用单元分别添加。

第三步，对每一路测试分组的测试时钟，需要在测试时钟上增加测试时钟的缓冲器(Buffer)，对该测试时钟进行标识，方便后端工具识别。

第四步，在进行时钟树综合时，先对每一个测试分组组内的测试时钟进行均衡，保证测试时钟树的延迟差尽量小；然后对不同测试组的测试时钟进行均衡，从而确保整个电路的测试时钟的均衡。

这样的话，采用本示例的方法，可以有效的减小测试时钟的OCV，减小测试时钟树的延迟，降低修复时序问题的难度，从而达到提高芯片测试覆盖率，减小芯片面积的目的。

示例二：

本示例结合图3到图11，具体举例说明本发明实施例提供的测试时钟电路确定方法，包括：

第一步：进行分组获得测试分组；分组的基本原则有：

不同模块分到不同的测试分组，如图4所示，模块A和模块B，分别分入到了测试分组a和测试分组b；

模块规模较大时，可将一个模块的电路分到不同的测试分组，如图5所示，将模块C分为了测试分组c1和测试分组c2；

将交互路径较多的子模块或部分分到同一个测试分组，如图5所示，模块C包括部分C1、部分C2、部分C3及部分C4，其中，部分C1和部分C2的交互路径多，部分C3和部分C4的交互路径较多，其他部分之间也交互路交少或没有交互路径；根据交互路径的多少，将模块C内的电路分到了两个测试分组，分别是测试分组c1和测试分组c2，其中测试分组c1包括部分C1和部分C2；测试分组c2包括测试分组C3和测试分组C4。

同一个模块内不同部分的物理位置较分散时，可以分到不同的测试分组，如图6所示，，模块D中部分D1和部分D2的物理位置比较接近，分到同一个测试分组d1，模块D中的部分D3和部分D4的物理位置比较接近，分到同一个测试分组d2。

接下来，根据测试分组，***多路复用单元。多路复用单元的一端连接功能时钟，一端连接测试时钟。同一测试分组时钟对应的测试时钟来自同一个源头。为了给测试时钟树综合提供起点，需要在测试时钟路径上增加缓冲器。

图7至图9中，测试时钟的传输路径上的缓冲器作为测试时钟树的起点，该起点对应于前述的分叉位置，进行测试时钟树的综合，保证测试分组内测试时钟树的均衡。然后进行全芯片时钟树综合，保证测试时钟全芯片均衡。

在图7至图9中，虚线框内逻辑门为所述多路复用单元，黑三角表示的为缓冲器。

图10和图11对应于的是同样的功能时钟的电路，图10为利用本实施例提供的方法，先进行测试分组，然后每一个测试分组分别设置测试时钟，并遵循测试时钟均策略和最大公共路径策略，确定测试时钟的分叉位置，并在分叉位置***缓冲器，在图10中斜杠阴影表示的小三角即为所述标记所述测试时钟的缓冲器。显然比对图11，利用一个测试时钟对整个电路进行测试，显然图10中的一个测试分组内的测试时钟走过的公共路径是更长的，非公共传输路径是更短的，显然可以减少OCV。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个***，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种测试时钟电路确定方法，其特征在于，包括：

对电路进行分组获得测试分组，其中，一个所述测试分组的所有电路使用同一个测试时钟；

根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；

根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

2.根据权利要求1所述的方法，其特征在于，

所述对电路分组获得测试分组，包括以下至少之一：

根据时钟域之间的关系进行分组，获得所述测试分组；

根据电路规模进行分组，获得所述测试分组；

根据不同模块之间的交互路径进行分组，获得测试分组；

根据模块之间的位置关系进行分组，获得测试分组。

3.根据权利要求2所述的方法，其特征在于，

所述根据时钟域之间的关系进行分组，获得所述测试分组，包括：

将不同的功能时钟覆盖的模块，分为不同的测试分组。

4.根据权利要求2所述的方法，其特征在于，

所述根据电路规模进行分组，获得所述测试分组，包括：

当一个模块包括使用不同功能时钟的子模块，且所述模块的规模大于规模阈值时，对使用不同的功能时钟的子模块进行分组，获得至少两个所述测试分组。

5.根据权利要求2所述的方法，其特征在于，

所述根据不同模块之间的交互路径进行分组，获得测试分组，包括：

将交互路径数大于第一预设数目的两个模块分为一个所述测试分组；

和/或，

将交互路径数少于第二预设数目且使用不同功能时钟的两个模块分到不同的所述测试分组。

6.根据权利要求2所述的方法，其特征在于，

所述根据模块之间的位置关系进行分组，获得测试分组，包括：

当两个模块之间的距离大于第一预设距离时，将所述两个模块分到不同的所述测试分组；

和/或，

当两个模块之间的距离小于第二预设距离时，将所述两个模块分到同一个所述测试分组。

7.根据权利要求1至6任一项所述的方法，其特征在于，

在获得所述测试分组之后，所述方法还包括：

根据所述测试分组，在电路上增加标记所述测试时钟的缓冲器。

8.一种测试时钟电路确定装置，其特征在于，包括：

分组单元，用于对电路分组获得测试分组，其中，一个所述测试分组的所有电路使用同一个测试时钟；

添加单元，用于根据所述测试分组确定多路复用单元的添加位置，并在所述添加位置添加所述多路复用单元；其中，所述多路复用单元用于选择所述测试信号或功能时钟并将选择的所述测试信号或功能时钟输入所述测试分组；

确定单元，用于根据测试时钟均衡策略及公共路径最大策略，确定所述测试时钟输入一个所述测试分组内不同传输路径的分叉位置；其中，所述测试时钟均衡策略用于使一个测试时钟在多条所述传输路径的传输时延差值在预设范围内；所述公共路径最大策略用于使一个所述测试时钟经过多条所述传输路径时经过的公共路径最大化。

9.根据权利要求8所述的装置，其特征在于，

所述分组单元，具体用于根据时钟域之间的关系进行分组，获得所述测试分组；和/或，根据电路规模进行分组，获得所述测试分组；和/或，根据不同模块之间的交互路径进行分组，获得测试分组；和/或，根据模块之间的位置关系进行分组，获得测试分组。

10.根据权利要求9所述的装置，其特征在于，

所述分组单元，具体用于将不同的功能时钟覆盖的模块，分为不同的测试分组。

11.根据权利要求9所述的装置，其特征在于，

所述分组单元，具体用于当一个模块包括使用不同功能时钟的子模块，且所述模块的规模大于规模阈值时，对使用不同的功能时钟的子模块进行分组，获得至少两个所述测试分组。

12.根据权利要求9所述的装置，其特征在于，

所述分组单元，具体用于将交互路径数大于第一预设数目的两个模块分为一个所述测试分组；和/或，将交互路径数少于第二预设数目且使用不同功能时钟的两个模块，分到不同的所述测试分组。

13.根据权利要求9所述的装置，其特征在于，

所述分组单元，具体用于当两个模块之间的距离大于第一预设距离时，将所述两个模块分到不同的所述测试分组；和/或，当两个模块之间的距离小于第二预设距离时，将所述两个模块分到同一个所述测试分组。

14.根据权利要求8至13任一项所述的装置，其特征在于，

所述装置还包括：

标记单元，用于在获得所述测试分组之后，根据所述测试分组在电路上增加标记所述测试时钟的缓冲器。