CN108108322A - 高速串行多路复用器 - Google Patents

高速串行多路复用器 Download PDF

Info

Publication number
CN108108322A
CN108108322A CN201711448877.7A CN201711448877A CN108108322A CN 108108322 A CN108108322 A CN 108108322A CN 201711448877 A CN201711448877 A CN 201711448877A CN 108108322 A CN108108322 A CN 108108322A
Authority
CN
China
Prior art keywords
cross point
point switches
high speed
controller
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711448877.7A
Other languages
English (en)
Inventor
杨骁�
唐彬
杨兴华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Forward Industrial Co Ltd
Original Assignee
Shenzhen Forward Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Forward Industrial Co Ltd filed Critical Shenzhen Forward Industrial Co Ltd
Priority to CN201711448877.7A priority Critical patent/CN108108322A/zh
Publication of CN108108322A publication Critical patent/CN108108322A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002Serial port, e.g. RS232C
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种高速串行多路复用器,包括:交叉点开关和控制器;所述交叉点开关和所述控制器电性连接;从所述交叉点开关的n路输入与n路输出之中各选一路构成前端高速接口;将剩余的n‑1路输入和n‑1路输出两两组合构成n‑1路后端高速接口;所述控制器用于对所述交叉点开关的寄存器执行写操作,使所述前端高速接口的输入输出信号与n‑1路中的某一路后端高速接口的输入输出信号一一对应。该高速串行多路复用器电路简单。

Description

高速串行多路复用器
技术领域
本发明属于通信技术领域,具体涉及高速串行多路复用器。
背景技术
高速串行多路复用器的基本功能是将一路输入信号扩展为多路输出信号,但同一时间只能有一路输出信号与输入信号相连通。高速串行多路复用器用于进行数据通路的切换、隔离以及通信带宽的分配。目前市面上传统的高速串行多路复用器由于受到复用通道数量少、通道带宽小,以及电平模式匹配等限制,使用的灵活性收到很大的限制。再加上当高速串行多路复用器应用于背板高速串行信号互连的时候,远距离的背板传输势必会对信号造成严重地衰减,针对背板高速串行信号的远距离传输,目前都是在信号发送端增加预加重去加重技术,而在信号的接收端增加均衡技术,这两者均有专用IC芯片可以实现相应的功能,导致高速串行多路复用器的硬件成本比较昂贵,设计复杂。
发明内容
本发明的目的在于针对现有技术的不足,提供一种高速串行多路复用器,用于克服现有技术中的缺点。
具体的,本发明提出了以下具体的实施例:
本发明实施例提供了一种高速串行多路复用器,包括:交叉点开关和控制器;所述交叉点开关和所述控制器电性连接;
从所述交叉点开关的n路输入与n路输出之中各选一路构成前端高速接口;将剩余的n-1路输入和n-1路输出两两组合构成n-1路后端高速接口;
所述控制器用于对所述交叉点开关的寄存器执行写操作,使所述前端高速接口的输入输出信号与n-1路中的某一路后端高速接口的输入输出信号一一对应。
作为上述技术方案的进一步改进,所述交叉点开关的控制总线和所述控制器通过I2C总线或SPI总线连接。
作为上述技术方案的进一步改进,所述交叉点开关的输入端连接有交流耦合电容。
作为上述技术方案的进一步改进,所述交流耦合电容与所述交叉点开关的距离小于1cm。
作为上述技术方案的进一步改进,所述交流耦合电容为贴片电容。
作为上述技术方案的进一步改进,所述交流耦合电容的容值为 0.01-0.1微法。
作为上述技术方案的进一步改进,所述交叉点开关集成有预加重去加重电路和均衡电路,通过所述控制器写所述交叉点开关的寄存器设置预加重去加重和均衡等级,补偿远距离传输时的信号衰减。
作为上述技术方案的进一步改进,当所述控制器接收到来自用户的配置请求时,判断发起配置请求的用户是否为合法用户;当判定为合法用户时,所述控制器对所述交叉点开关的寄存器执行相应的写操作。
作为上述技术方案的进一步改进,所述控制器为CPU、MCU或FPGA。
作为上述技术方案的进一步改进,所述交叉点开关的输入信号和输出信号均为差分信号。
采用本发明提供的技术方案,与已有的公知技术相比,至少具有如下有益效果:该高速串行多路复用器电路简单,配置灵活。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提出的一种高速串行多路复用器的结构示意图。
图2为本发明实施例提出的交叉点开关的逻辑结构框图。
图3为本发明实施例提出的8通道交叉点开关的电路连接示意图。
主要元件符号说明:
10-交叉点开关;11-控制器;101-均衡电路;102-交叉阵列;103-预加重去加重电路;104-控制逻辑电路。
具体实施方式
在下文中,将更全面地描述本公开的各种实施例。本公开可具有各种实施例,并且可在其中做出调整和改变。然而,应理解:不存在将本公开保护范围限于在此公开的特定实施例的意图,而是应将本公开理解为涵盖落入本公开的各种实施例的精神和范围内的所有调整、等同物和/或可选方案。
在下文中,可在本公开的各种实施例中使用的术语“包括”或“可包括”指示所公开的功能、操作或元件的存在,并且不限制一个或更多个功能、操作或元件的增加。此外,如在本公开的各种实施例中所使用,术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
在本公开的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰在各种实施例中的各种组成元件,不过可不限制相应组成元件。例如,以上表述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元件区别开的目的。例如,第一用户设备和第二用户设备指示不同用户设备,尽管二者都是用户设备。例如,在不脱离本公开的各种实施例的范围的情况下,第一元件可被称为第二元件,同样地,第二元件也可被称为第一元件。
应注意到:如果描述将一个组成元件“连接”到另一组成元件,则可将第一组成元件直接连接到第二组成元件,并且可在第一组成元件和第二组成元件之间“连接”第三组成元件。相反地,当将一个组成元件“直接连接”到另一组成元件时,可理解为在第一组成元件和第二组成元件之间不存在第三组成元件。
在本公开的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本公开的各种实施例。除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本公开的各种实施例中被清楚地限定。
实施例1
如图1所示,本发明实施例提供了一种高速串行多路复用器,包括:交叉点开关10和控制器11;交叉点开关10和控制器11电性连接。
交叉点开关10的控制总线和控制器11通过I2C(Inter Integrated Circuit,集成电路总线)或SPI(Serial Peripheral Interface,串行外设接口)总线连接。
从交叉点开关10的n路输入与n路输出之中各选一路构成前端高速接口;将剩余的n-1路输入和n-1路输出两两组合构成n-1路后端高速接口。
控制器11用于对交叉点开关10的寄存器执行写操作,使所述前端高速接口的输入输出信号与n-1路中的某一路后端高速接口的输入输出信号一一对应。
高速串行多路复用器基于交叉点开关10实现,由于交叉点开关10提供的通道数更多,可有效解决使用专用的多路复用芯片导致通道数量不够的问题。高速串行多路复用器发送和接收信号互相独立,高速串行多路复用器可将一组高速串行接口,复用为多组高速串行接口,即对发送信号进行多路复用,同时对接收信号进行多路解复用。芯片的***接口电路硬件设计简单,无需进行额外的接口电平匹配电路。通过控制器11可对交叉点开关10进行配置和管理,控制器11输出相应的接口读写操作命令,去更改交叉点开关10内部相关的寄存器,达到复用通道选择的目的。
如图2所示,交叉点开关10包括:均衡电路101、交叉阵列102、预加重去加重电路103以及控制逻辑电路104;均衡电路101、交叉阵列102 和预加重去加重电路103依次电性连接;交叉阵列102是交叉点开关10 最核心的部分;均衡电路101作为交叉点开关10的输入端;预加重去加重电路103作为交叉点开关10的输出端;由于交叉点开关10集成有预加重去加重电路103和均衡电路101,通过控制器11写交叉点开关10的寄存器设置预加重去加重和均衡等级,补偿远距离传输时的信号衰减。
交叉点开关10可选用ADI公司生产的ADN4600。ADI公司生产的 ADN4600是一个8通道的交叉点开关,把它用做复用器的话,可以实现 1:7的通道复用。
交叉点开关10的内部本质上是一个电子开关,通过开关的切换,就可以实现高速接口之间的切换。
如图2所示,交叉点开关10具有n路输入信号与n路输出信号,交叉点开关10最核心的部分就在于它内部的交叉阵列102,基于此可以实现任意一路输入信号到任意一路输出信号的内部互连互通。另外,交叉点开关10还支持广播模式,也就是说所有的输出信号均可以连接到同一路输入信号端上去,即单组输入对应多组输出。
交叉点开关10的控制逻辑电路104由I2C总线或SPI总线进行管理,利用该总线可以灵活地配置芯片内部的寄存器,包括交叉阵列102的设置,输入信号、输出信号之间的对应关系,输出电平幅度的设置,以及预加重去加重、均衡等级的设置等。另外,交叉点开关10还有一个全局异步复位输入信号,它的作用是用于清除芯片当前的工作模式,包括已经设置好的交叉阵列102,以及预加重去加重和均衡,使芯片回归初始工作状态。
交叉点开关10的每一个通道都是完全独立工作的,其输入、输出之间拥有非常低的传输延迟,并且拥有非常小的通道之间的漂移。另外,它的寄存器配置简单,只需一个控制器11来模拟I2C总线或SPI总线的读写操作时序,即可对交叉点开关10进行控制管理。
使用交叉点开关10来实现高速串行多路复用器,在硬件设计上不复杂。基于交叉点开关10无需进行电平模式的匹配,自带预加重去加重和均衡功能等特性,用户可以按照自己的需求进行硬件电路连接,在设计上并没有太多约束,并且设计过程简单。
由于交叉点开关10无需进行电平模式的匹配,因此,在接口互连的时候,不需要额外增加一系列的外置匹配电阻。交叉点开关10一般要求其输入接口使用交流耦合方式,因此交叉点开关10的输入端可连接有交流耦合电容;当将交流耦合电容与交叉点开关10通过PCB电路板连接时,交流耦合电容与交叉点开关10在PCB电路板上的距离小于1cm;将交流耦合电容与交叉点开关10尽量靠近放置,这样有利于减少传输线上的干扰噪声,提高信号完整性。交流耦合电容为贴片电容;交流耦合电容的容值为0.01-0.1微法。
如图3所示,以一个8通道的交叉点开关10来实现一个高速串行多路复用器为例加以说明。交叉点开关10具有8路输入信号IN[7:0]与8路输出信号OUT[7:0],我们可以选择IN0作为前端高速接口的输入信号, OUT7作为前端高速接口的输出信号;IN7作为后端高速接口0的输入信号,OUT0作为后端高速接口0的输出信号;IN6作为后端高速接口1的输入信号,OUT1作为后端高速接口1的输出信号;以此类推,8通道的交叉点开关最终可以实现1:7的高速串行多路复用器。
n通道的交叉点开关,可以实现最多1:n-1的高速串行多路复用器。
在硬件电路连接完成以后,要使交叉点开关10工作在我们需要的功能模式之下,则需要对交叉点开关10进行寄存器的相关配置。如前所述,交叉点开关10的任意一路输入、输出均可进行内部相连,因此,要实现高速接口的多路复用,则需要根据需求对交叉点开关10的各路输入、输出信号进行配置。
如图3所示,前端高速接口的输入信号需要实现1:7的信号复用,复用为7路后端高速接口的输出信号;而7路后端高速接口的输入信号则需要实现7:1的解复用,解复用为前端高速接口的输出信号。另外,控制器 11通过I2C总线或SPI总线对交叉点开关10内部的寄存器进行配置,进行寄存器配置相当于操作复用开关与解复用开关的切换;使得复用开关与解复用开关打开的是同一条物理链路的输入和输出,也就是说,将前端高速接口的输入输出信号,与后端某一组高速接口的输入输出信号进行一一对应。例如:当需要将前端高速接口与后端高速接口2导通时,进行寄存器配置时产生的效果相当于将复用开关切换到OUT2,解复用开关切换到 IN5。
交叉点开关10的通道配置过程需要一个控制器11来完成,控制器11为可编程控制器;可编程控制器为CPU、MCU或FPGA。
CPU是“Central Processing Unit”的缩写,指“中央处理单元”,是计算机的大脑,起到运算数据的作用,而CPU的指令调用、数据传输、各个设备的工作状态都需要CPU通过MPU转接控制才能完成。 MCU(MicroControllerUnit,微控制单元),又称单片微型计算机,简称“单片机”,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、 ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机,为不同的应用场合做不同组合控制。FPGA(Field ProgrammableGate Array,现场可编程门阵列),它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。
用户通过PC客户端软件对高速串行多路复用器发出配置请求;当控制器11接收到用户的配置请求时,判断发起配置请求的用户是否为合法用户;当判定为合法用户时,控制器11对交叉点开关10的寄存器执行相应的写操作,交叉点开关10为该用户打开他所请求的高速通道,从而访问与上行链路对接的相关设备。
交叉点开关10集成有预加重去加重电路103和均衡电路101,通过控制器11写交叉点开关10的寄存器设置预加重去加重和均衡等级,补偿远距离传输时的信号衰减,使信号更适用于远距离传输。
当高速串行多路复用器应用于背板高速信号互连的时候,由于考虑到远距离传输时对信号的衰减问题,因此需要考虑配置交叉点开关10内部关于预加重去加重以及均衡相关的寄存器,从而改善信号传输质量,减少误码率。对预加重去加重和均衡参数的设置,需要结合实际信号测试出来的眼图来进行调整,交叉点开关10内部有多种预加重去加重和均衡等级可供配置,根据实际眼图的测试结果,我们需要选定其中一种配置,在此配置下,信号的眼图能够呈现最佳的状态。
前端高速接口与后端的每一路高速接口,均包含了一输入信号与一输出信号;输入信号和输出信号均为差分信号,差分信号包含一个P端和一个N端,图1和图3中均未具体示出差分信号的P端和N端,输入差分信号和输出差分信号均用一条直线表示。交叉点开关10的每一输入端连接有交流耦合电容;由于输入输出信号均为差分信号,所以每一输入端需要额外增加两个交流耦合电容连接P端和N端。同理,交叉点开关10的通道指的也是差分信号通道。8通道的交叉点开关10指的是支持8路差分信号的交叉点开关,可以配置成最多1:n-1的高速串行多路复用器。
本领域技术人员可以理解附图只是一个优选实施场景的示意图,附图中的模块或流程并不一定是实施本发明所必须的。
本领域技术人员可以理解实施场景中的设备中的模块可以按照实施场景描述进行分布于实施场景的设备中,也可以进行相应变化位于不同于本实施场景的一个或多个设备中。上述实施场景的模块可以合并为一个模块,也可以进一步拆分成多个子模块。
上述本发明序号仅仅为了描述,不代表实施场景的优劣。以上公开的仅为本发明的几个具体实施场景,但是,本发明并非局限于此,任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims (10)

1.一种高速串行多路复用器,其特征在于,包括:交叉点开关和控制器;所述交叉点开关和所述控制器电性连接;
从所述交叉点开关的n路输入与n路输出之中各选一路构成前端高速接口;将剩余的n-1路输入和n-1路输出两两组合构成n-1路后端高速接口;
所述控制器用于对所述交叉点开关的寄存器执行写操作,使所述前端高速接口的输入输出信号与n-1路中的一路后端高速接口的输入输出信号一一对应。
2.根据权利要求1所述的高速串行多路复用器,其特征在于,所述交叉点开关的控制总线和所述控制器通过I2C总线或SPI总线连接。
3.根据权利要求1所述的高速串行多路复用器,其特征在于,所述交叉点开关的输入端连接有交流耦合电容。
4.根据权利要求3所述的高速串行多路复用器,其特征在于,所述交流耦合电容与所述交叉点开关的距离小于1cm。
5.根据权利要求3所述的高速串行多路复用器,其特征在于,所述交流耦合电容为贴片电容。
6.根据权利要求3所述的高速串行多路复用器,其特征在于,所述交流耦合电容的容值为0.01-0.1微法。
7.根据权利要求1所述的高速串行多路复用器,其特征在于,所述交叉点开关集成有预加重去加重电路和均衡电路,通过所述控制器写所述交叉点开关的寄存器设置预加重去加重和均衡等级,补偿远距离传输时的信号衰减。
8.根据权利要求1所述的高速串行多路复用器,其特征在于,当所述控制器接收到来自用户的配置请求时,判断发起配置请求的用户是否为合法用户;当判定为合法用户时,所述控制器对所述交叉点开关的寄存器执行相应的写操作。
9.根据权利要求1所述的高速串行多路复用器,其特征在于,所述控制器为CPU、MCU或FPGA。
10.根据权利要求1所述的高速串行多路复用器,其特征在于,所述交叉点开关的输入信号和输出信号均为差分信号。
CN201711448877.7A 2017-12-27 2017-12-27 高速串行多路复用器 Pending CN108108322A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711448877.7A CN108108322A (zh) 2017-12-27 2017-12-27 高速串行多路复用器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711448877.7A CN108108322A (zh) 2017-12-27 2017-12-27 高速串行多路复用器

Publications (1)

Publication Number Publication Date
CN108108322A true CN108108322A (zh) 2018-06-01

Family

ID=62213848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711448877.7A Pending CN108108322A (zh) 2017-12-27 2017-12-27 高速串行多路复用器

Country Status (1)

Country Link
CN (1) CN108108322A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111064520A (zh) * 2019-12-19 2020-04-24 成都优博创通信技术股份有限公司 一种光模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507581B1 (en) * 1998-06-12 2003-01-14 Fairchild Semiconductor Corporation Dynamic port mode selection for crosspoint switch
CN1636398A (zh) * 2001-05-24 2005-07-06 Vixs***公司 多媒体***中管理信息资源及多路复用频道的方法与设备
CN101009542A (zh) * 2006-01-27 2007-08-01 中国科学院空间科学与应用研究中心 一种数据网络节点设备端口的扩展装置
CN107148752A (zh) * 2014-10-10 2017-09-08 Iee国际电子工程股份公司 电容式感测设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507581B1 (en) * 1998-06-12 2003-01-14 Fairchild Semiconductor Corporation Dynamic port mode selection for crosspoint switch
CN1636398A (zh) * 2001-05-24 2005-07-06 Vixs***公司 多媒体***中管理信息资源及多路复用频道的方法与设备
CN101009542A (zh) * 2006-01-27 2007-08-01 中国科学院空间科学与应用研究中心 一种数据网络节点设备端口的扩展装置
CN107148752A (zh) * 2014-10-10 2017-09-08 Iee国际电子工程股份公司 电容式感测设备

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
ANALOG DEVICES: ""ADN4600"", 《WWW.ANALOG.COM》 *
ANALOG DEVICES: ""ADN4604"", 《WWW.ANALOG.COM》 *
ANALOG DEVICES: ""ADN4612-EVALZ User Guide"", 《WWW.ANALOG.COM》 *
刘亮: ""基于Internet和Cortex-M3的音视频切换器的研究与设计"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111064520A (zh) * 2019-12-19 2020-04-24 成都优博创通信技术股份有限公司 一种光模块
CN111064520B (zh) * 2019-12-19 2021-06-04 成都优博创通信技术股份有限公司 一种光模块

Similar Documents

Publication Publication Date Title
CN102591826B (zh) Usb隔离设备中检测与断言总线速度条件的方法与***
EP0164495B1 (en) Duplex cross-point switch
US10198396B2 (en) Master control board that switches transmission channel to local commissioning serial port of the master control board
CN207264377U (zh) 可编程i2c多路选择器和交换机
DE102011082417A1 (de) Analoger frontend-protokoll-konverter/adapter für slpi-protokoll
CN107682667A (zh) 视频处理器及多信号源预监方法
CN109597778A (zh) 一种多路串口信号单接口复用输出***及其实现方法
CN105068445A (zh) 一种多功能信号路由适配矩阵
CN101217468A (zh) 路由查表***、三态内容寻址存储器和网络处理器
CN108108322A (zh) 高速串行多路复用器
JPS63290435A (ja) 信号交換システム
US6771675B1 (en) Method for facilitating simultaneous multi-directional transmission of multiple signals between multiple circuits using a single transmission line
CN207817688U (zh) 一种兼容不同协议的串行通信总线接口电路
CN107682587B (zh) 视频处理器
CN207503207U (zh) 用于多接口的综合测试***
CN203840362U (zh) 一种同步以太网电接口模块结构
CN110162287A (zh) 用于实现PCIE Box的VGA显示的方法及装置
CN112583401B (zh) 一种基于数字隔离器的隔离单线双向传输电路
JPS5876938A (ja) 異なる入出力プロトコル間の入出力デイジタル回路を構成するための装置と方法
CN205945996U (zh) 一种高清晰度多媒体接口的复用电路
CN116561035B (zh) Fpga与mipi双向通信的方法、装置及电子设备
CN105095033B (zh) 一种服务器上的调试装置及方法
CN105577347A (zh) 分时复用传输电路及数据传输装置
CN213241142U (zh) 串行通信接口的拓展电路
CN104539281B (zh) 一种具有程控功能的双口ram读写通道切换分配模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180601

RJ01 Rejection of invention patent application after publication