CN108093678B - B/C类Doherty功率放大器 - Google Patents

B/C类Doherty功率放大器 Download PDF

Info

Publication number
CN108093678B
CN108093678B CN201580081366.9A CN201580081366A CN108093678B CN 108093678 B CN108093678 B CN 108093678B CN 201580081366 A CN201580081366 A CN 201580081366A CN 108093678 B CN108093678 B CN 108093678B
Authority
CN
China
Prior art keywords
transistor
power
auxiliary
auxiliary transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580081366.9A
Other languages
English (en)
Other versions
CN108093678A (zh
Inventor
W.哈尔伯格
M.奥泽恩
C.发格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN108093678A publication Critical patent/CN108093678A/zh
Application granted granted Critical
Publication of CN108093678B publication Critical patent/CN108093678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/451Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106An input signal being distributed in parallel over the inputs of a plurality of power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

提供一种用于优化在峰值功率级别和回退功率级别γ处的效率的放大器布置。该放大器布置包括:输入功率分离器,其用于将输入信号划分成具有功率P m 的第一信号和具有功率P a 的第二信号;主晶体管,其以类似于B类的模式操作从而接收第一信号;辅助晶体管,其以C类模式操作从而接收第二信号。接收的第一和第二信号具有相位偏移值
Figure 100004_DEST_PATH_IMAGE002
,其中‑π<
Figure 100004_DEST_PATH_IMAGE003
<π。该放大器布置还包括组合网络。组合网络的电路元件值、功率P m 和功率P a 、相位偏移值
Figure 100004_DEST_PATH_IMAGE004
、辅助晶体管的偏置条件;以及辅助晶体管的相对大小S aux 基于:预定的回退功率级别γ、辅助晶体管的电流缩放因子r c 、主晶体管尺寸过大因子r o,m 和辅助晶体管尺寸过大因子r o,a ,其中r c <1、r o,m ≥1,并且r o,a ≥1。还提供一种用于确定放大器布置的性质的方法。

Description

B/C类Doherty功率放大器
技术领域
本发明涉及放大器布置、用于确定放大器布置的性质的方法、计算机程序和计算机程序产品。
背景技术
现代通信***通常采用具有高的峰值对平均功率比(PAPR)的信号来改善频谱效率。但是,当输出功率从它的最大值回退时,传统AB类功率放大器(PA)的效率会快速降级。可通过以下方式改善回退时的效率:将功率放大器并入到特殊传送器/PA架构,诸如Doherty,W.H. Doherty“A New High Efficiency Power Amplifier for ModulatedWaves”无线电工程师协会论文集,卷24,第9期,第1163-1182页, 1936年9月, 反相或动态负载调制。由于其相对的简单性和高性能,所以商业应用中广泛采用Doherty PA。
Doherty操作的基本原理是利用辅助晶体管经由有功电流注入来调制由主晶体管所看到的阻抗。基于该原理,能够在信号的峰值功率处和平均功率级别处(例如,在6.5 dB回退处)均维持峰值效率。
经典的Doherty配置理想地由与四分之一波长变压器组合的一个B类偏置晶体管(此后称为主晶体管)和一个C类偏置晶体管(此后称为辅助晶体管)组成。选择辅助晶体管的C类偏置以使得达到所需的电流分布。这种配置在峰值功率级别处提供B类偏置主晶体管的理想最大效率(78.5%)和C类偏置辅助晶体管的理想最大效率(>78.5%)。在从峰值功率级别的选择的输出功率回退(OPBO)处,为主晶体管提供理想的最大效率,但却关断辅助晶体管。最初,Doherty描述了引起在6 dB OPBO处的第二效率峰值的电流分布。幸运地,能够容易地推广所述电流分布以使得能够将第二效率峰值置于任何期望的回退级别γ处。将把这种推广形式的Doherty配置标示为经典Doherty功率放大器(DPA)。
经典DPA要求辅助晶体管要大于主晶体管以达到期望的电流分布。例如,对于γ =6 dB,当充分使用辅助晶体管时,辅助晶体管必须是主晶体管的1.27倍,并且对于γ = 9dB,辅助晶体管必须是主晶体管的2.10倍。
辅助晶体管的C类偏置连同与晶体管尺寸成比例的固有寄生缩放效应一起导致分离在所述两个晶体管中的不对称功率。对于小信号,当关断辅助晶体管时,输入功率分离能够直接转变成增益损失;当辅助晶体管关断时,注入到辅助晶体管中的功率将只会被浪费。此外,如果分离器的功率划分比是非常不均匀的,那么所得传输线变得很薄和/或很厚,从而对分离器的实现施加了实践限制。在一些情形中,利用均匀衰减器来实现正确的功率划分比,这使功率附加效率(PAE)严重降级,正如Jangheon Kim等人的“Optimum operationof asymmetrical-cells-based linear Doherty power Amplifiers-uneven powerdrive and power matching”(关于微波理论和技术的IEEE会报,53卷,第5期,第1802-1809页,2005年5月)所公开的那样。
一种减少输入功率分离器的小信号增益损失的公知方法是使得辅助晶体管大于必需的尺寸并且不充分使用它。随着辅助晶体管变得更大,辅助偏置接近B类偏置。这种隔离效应将导致不是那么地不对称的输入功率分离,但是固有寄生缩放将严重削弱这种效应。尽管尺寸过大的辅助晶体管DPA比具有充分使用的辅助晶体管的DPA具有稍微较低的组合器增益损失,但是由于外来寄生和物理维度约束,实质尺寸过大通常是不实际的。此外,尺寸过大直接转变成更高成本。在实际应用中,具有对称或接近于对称的晶体管的DPA通常是优先选择,如公开对称放大器的WO 2015/055242中所概述。
改善增益的其它方法是在拓扑中没有任何补偿的情况下来增加朝向AB类的主单元偏置和/或减小C类单元的尺寸。自然地,这些解决方案将违反电路的理想操作,从而使漏极效率显著降级。
在功率放大器设计中,PAE是最重要的属性之一;为了达到足够高的PAE,要求足够的效率和增益。当接近毫米波时,低增益是关键问题,这使得很难设计具有足够高PAE的DPA。因此,高度追求在不增加芯片尺寸或折衷效率的情况下增加增益的方法。
发明内容
鉴于现有技术的上面所提及的缺点以及其它缺点,本发明的目的是提供用于优化在峰值功率级别和回退功率级别γ处的效率的改进型放大器布置以及用于确定这种放大器布置的性质的方法。
根据第一方面,提供用于优化在峰值功率级别和回退功率级别γ处的效率的放大器布置。该放大器布置包括:输入功率分离器,它配置成将输入信号划分成具有功率P m 的第一信号和具有功率P a 的第二信号;主晶体管,它连接到功率分离器并且布置成接收第一信号,主晶体管配置成采用类似于B类的操作模式操作以提供第一输出信号;辅助晶体管,它连接到功率分离器并且布置成接收第二信号,辅助晶体管配置成采用C类操作模式操作以提供第二输出信号,其中接收的第一和第二信号具有相位偏移值θ,其中-π < θ < π;以及组合网络,它配置成将主晶体管和辅助晶体管的第一和第二输出信号耦合到放大器布置的输出节点。在该放大器布置中,组合网络的电路元件值、功率P m 和功率P a 相位偏移值θ、辅助晶体管的偏置条件;以及辅助晶体管的相对尺寸S aux 基于预定的回退功率级别γ、辅助晶体管的电流缩放因子r c 、主晶体管尺寸过大因子r o,m 和辅助晶体管尺寸过大因子r o,a ,其中r c <1,r o,m ≥ 1,并且r o,a ≥ 1。
本文公开的技术基于这样的实现,即,能够通过缩放辅助晶体管的电流分布来实现对于选择的回退功率级别γ具有改进性质的放大器布置。此外,电流缩放可以与辅助晶体管的尺寸过大和/或主晶体管的尺寸过大进行组合。基于本文公开的技术,能够标识具有显著更高的增益或更小的尺寸的放大器解决方案。
根据一些方面,电流缩放因子r c
Figure 100002_DEST_PATH_IMAGE001
其中γ>1。
根据一些进一步的方面,
Figure 100002_DEST_PATH_IMAGE002
,其中S c 是按照下式定义的尺寸比:
Figure 100002_DEST_PATH_IMAGE003
并且其中
Figure 100002_DEST_PATH_IMAGE004
根据一些方面,相位偏移值θ为:
Figure 100002_DEST_PATH_IMAGE005
其中
Figure 100002_DEST_PATH_IMAGE006
根据一些方面,功率分离器配置成按照
Figure 100002_DEST_PATH_IMAGE007
划分输入功率P in ,其中
Figure 100002_DEST_PATH_IMAGE008
根据一些方面,辅助晶体管的栅极偏置V GS,a 为:
Figure 100002_DEST_PATH_IMAGE009
其中V T 是阈值电压,V SAT 是饱和电压,并且
Figure 100002_DEST_PATH_IMAGE010
根据一些方面,组合网络包括三端口网络,它包括连接到主晶体管的输出的第一端口、连接到辅助晶体管的输出的第二端口以及连接到输出节点的第三端口。
根据一些方面,利用两端口网络模型将三端口网络的电路元件值定义为:
Figure 100002_DEST_PATH_IMAGE011
Figure 100002_DEST_PATH_IMAGE012
,以及
Figure 100002_DEST_PATH_IMAGE013
其中R opt 是最佳B类负载,并且其中Z21 = Z12
根据一些方面,选择r c r o,a r o,m ,以使得对于r o,m > 1,r o,a ≥ 1,对于预定的回退功率级别γ,S aux = 1。
根据一些方面,选择r c r o,a r o,m ,以使得对于r o,m ≥ 1, r o,a > 1,对于预定的回退功率级别γ,S aux = 1。
根据一些方面,提供有一种电路,它包括根据上文论述的方面中的任一方面的放大器布置。
根据一些方面,提供有一种无线通信装置,它包括根据上文论述的方面中的任一方面的放大器布置。
上文陈述的目的还通过确定用于优化在峰值功率级别和回退功率级别γ处的效率的放大器布置的性质的方法来获得。该放大器布置包括:输入功率分离器,它配置成将输入信号划分成具有功率P m 的第一信号和具有功率P a 的第二信号;主晶体管,它连接到功率分离器并且布置成接收第一信号,主晶体管配置成采用类似于B类的操作模式操作以提供第一输出信号;辅助晶体管,它连接到功率分离器并且布置成接收第二信号,辅助晶体管配置成采用C类操作模式操作以提供第二输出信号,其中接收的第一和第二信号具有相位偏移值θ,其中-π < θ < π;以及组合网络,它配置成将主晶体管和辅助晶体管的第一和第二输出信号耦合到放大器布置的输出节点。该方法包括基于选择的回退功率级别γ、电流缩放因子r c 、以及主晶体管尺寸过大因子r o,m 和辅助晶体管尺寸过大因子r o,a 来:确定组合网络的电路元件值、确定功率P m 和功率P a 、确定相位偏移值θ、确定辅助晶体管的偏置条件、以及确定辅助晶体管的相对尺寸S aux ,其中r c < 1,r o,m ≥ 1,并且r o,a ≥ 1。
根据一些方面,该方法包括按照下式选择电流缩放因子r c
Figure 100002_DEST_PATH_IMAGE014
其中γ > 1。
根据一些方面,该方法包括按照
Figure 100002_DEST_PATH_IMAGE015
确定S aux ,其中S c 是按照下式定义的尺寸比:
Figure 100002_DEST_PATH_IMAGE016
并且其中
Figure 100002_DEST_PATH_IMAGE017
根据一些方面,按照下式选择相位偏移值θ:
Figure 100002_DEST_PATH_IMAGE018
其中
Figure 100002_DEST_PATH_IMAGE019
根据一些方面,功率分离器配置成按照
Figure 100002_DEST_PATH_IMAGE020
划分输入功率P in ,其中
Figure 100002_DEST_PATH_IMAGE021
根据一些方面,该方法包括按照下式选择辅助晶体管的栅极偏置V GS,a
Figure 100002_DEST_PATH_IMAGE022
其中V T 是阈值电压,V SAT 是饱和电压,并且
Figure DEST_PATH_IMAGE023
根据一些方面,组合网络包括三端口网络,它包括连接到主晶体管的输出的第一端口、连接到辅助晶体管的输出的第二端口以及连接到输出节点的第三端口。
根据一些方面,利用两端口网络模型将三端口网络的电路元件值确定为:
Figure DEST_PATH_IMAGE024
Figure DEST_PATH_IMAGE025
以及
Figure DEST_PATH_IMAGE026
其中R opt 是最佳B类负载,并且其中Z21 = Z12
根据一些方面,选择r c r o,a r o,m ,以使得对于r o,m > 1,r o,a ≥ 1,对于选择的回退功率级别γ,S aux = 1。
根据一些方面,选择r c r o,a r o,m ,以使得对于r o,m ≥ 1, r o,a > 1,对于选择的回退功率级别γ,S aux = 1。
还提供有一种包含计算机程序代码的计算机程序,计算机程序代码当在计算机中执行时促使计算机执行根据上文论述的方面中的任一方面的方法。
还提供有一种计算机程序产品,它包含上文计算机程序以及在其上存储计算机程序的计算机可读部件。
一般来说,除非本文中另外明确定义,否则权利要求中所使用的所有术语将根据它们在本技术领域中的普遍含义来解释。除非另外明确说明,否则所有对“一(a)/一(an)/该(the)元件、设备、组件、部件、步骤等”的引用将开放地解释为指该元件、设备、组件、部件、步骤等中的至少一个实例。除非明确说明,否则本文中公开的任何方法的步骤不一定按公开的确切顺序被执行。在研读随附权利要求和以下描述时,本发明的进一步特征和关于其的优点将变得显而易见。技术人员意识到,在不偏离本发明的范围的情况下,本发明的不同特征可被组合以创建除了在下文中描述的那些实施例之外的实施例。
附图说明
现在参考附图通过示例方式描述本发明,其中:
图1a-b是放大器布置的示意性图示;
图2a-c示意性地图示根据本技术的实施例的放大器的电流分布;
图3是放大器输入模型的示意性图示;
图4a-f是示意性地图示示例性放大器布置的性能的曲线图;
图5a-c示意性地图示对于示例性放大器布置的主晶体管和辅助晶体管负载调制;
图6是示意性地图示对于示例性放大器布置的增益的曲线图;
图7是对于根据本技术的实施例的放大器布置的示例性负载网络拓扑;
图8a-f是示意性地图示示例性放大器布置的性能的曲线图;以及
图9是概述根据本技术的实施例的方法的一般特征的流程图。
具体实施方式
现在下文将参考附图更充分地描述本技术,附图中示出本技术的某些实施例。但是,本技术可以以许多不同的形式实施,并且不应理解为局限于本文所陈述的实施例;而是,通过示例方式提供这些实施例,以使得本公开将是充分且完整的,并将向本领域技术人员充分传达本技术的范围。通篇描述中,类似标号指类似元件。
图1a是放大器布置100的示意性图示,放大器布置100包括:输入功率分离器101,它配置成将输入信号102分成具有功率P m 的第一信号103和具有功率P a 的第二信号104;主晶体管105,它连接到功率分离器并且布置成接收第一信号103,主晶体管配置成以类似于B类的操作模式操作以便提供第一输出信号108;辅助晶体管106,它连接到功率分离器并且布置成接收第二信号104,辅助晶体管配置成以C类操作模式操作以便提供第二输出信号109。该放大器布置还包括组合网络,这里由两端口网络107表示。在本上下文中,类似于B类的操作模式包括B类和近似B类两种操作模式。将明白,本文中描述的大多数优点和效果可同样适用于类似或接近于B类模式操作的操作模式。尽管主要参考模拟功率分离器论述功率分离器101,但是数字功率分离器可同样很好地被使用。
图1b示意性地图示如图1a中那样的放大器布置,只是其中由三端口网络111表示组合网络,该三端口网络111配置成将主晶体管和辅助晶体管105、106的第一和第二输出信号108、109耦合到放大器布置的输出节点(110)。该三端口网络包括连接到主晶体管105的输出的第一端口P1、连接到辅助晶体管106的输出的第二端口P2以及连接到输出节点110的第三端口P3。
利用模拟分离器101从RF源(未示出)导出输入信号103、104。利用互易两端口网络107组合主晶体管和辅助晶体管105、106的输出108、109。因此,两端口网络中包含负载电阻。此时,晶体管电流是任意的。
利用黑盒方法合成组合器负载网络,其中从期望的操作条件导出网络参数。这些条件是:
1. 在最大输入电压驱动级别处
- 向主晶体管呈现最佳负载
- 向辅助晶体管呈现最佳负载
2. 在某个期望的输入电压驱动级别回退处
- 向主晶体管呈现最佳负载
- 辅助晶体管关断
3. 无损组合器网络(电阻负载除外)
这里,最佳负载意味着充分使用可用晶体管电压摆动。此后以上条件将会被称为Doherty条件。
为了使两端口表示有任何用处,必须是可能将两端口网络转化为无损且互易三端口网络(其中负载电阻被端接于第三端口)。这给出了两端口网络参数的以下要求:
Figure DEST_PATH_IMAGE027
最后,重要的是要提及,利用已知的合成方法实现集总元件组合器网络总是可能的。然后,如果被期望的话,能够将所得网络转换为传送线网络。
利用下式来对每个晶体管中的电流源建模:
Figure DEST_PATH_IMAGE028
其中V T 是阈值电压,V SAT 是饱和电压,并且
Figure DEST_PATH_IMAGE029
通过以下电压驱动每个晶体管的栅极:
Figure DEST_PATH_IMAGE030
其中β是归一化输入电压驱动级别,0 ≤ β ≤ 1,并且
Figure DEST_PATH_IMAGE031
假设,对于B类操作偏置主晶体管,并且对于C类操作偏置辅助晶体管。流过B类偏置主晶体管的电流为:
Figure DEST_PATH_IMAGE032
其中β m 是归一化主输入电压驱动级别,0 ≤ β m ≤ 1,并且I MAX,m 是对于主晶体管的最大DC电流。流过C类偏置辅助晶体管的电流为:
Figure DEST_PATH_IMAGE033
其中β a β a,bk 分别是辅助输入电压驱动级别(0 ≤ β a ≤ 1)和辅助输入电压驱动级别回退(且0 ≤ β a,bk ≤ 1)。参数β a,bk 是其中关断辅助晶体管、即辅助晶体管不传导任何电流的驱动级别。这里,S aux 是与主晶体管相比的总辅助晶体管尺寸规模,并且θ是主晶体管电流和辅助晶体管电流之间的相位延迟。导通角由下式给定:
Figure DEST_PATH_IMAGE034
由于正是主晶体管和辅助晶体管的电流之间的关系确定DPA行为,所以能够不充分使用主晶体管或辅助晶体管,以便在不影响电流关系的情况下改变这两个晶体管之间的物理尺寸比。因此,根据下式引入两个不充分使用参数:
Figure DEST_PATH_IMAGE035
Figure DEST_PATH_IMAGE036
Figure DEST_PATH_IMAGE037
其中U V,m U V,a 分别是对于主晶体管和辅助晶体管的晶体管输入电压使用率。输入电压使用率意指在最大可能输入电压摆动之上的最大操作输入电压摆动,因此0≤ U V,m ≤1,且0≤ U V,a ≤1。主晶体管和辅助晶体管现在与共同的输入电压驱动级别β和共同的输入电压驱动回退β bk 有关,其中0≤ β≤1。观察到,当ββ bk 时,辅助晶体管关断。稍后将依据γ来求解β bk 项。
为了演算组合器的网络参数和总体PA性能,DC和基音处的电流必须是已知的。式(6)和式(7)的傅立叶级数展开得出:
Figure DEST_PATH_IMAGE038
Figure DEST_PATH_IMAGE039
Figure DEST_PATH_IMAGE040
Figure DEST_PATH_IMAGE041
能够用三种方式来缩放辅助晶体管尺寸比:使主晶体管尺寸过大,即,不充分使用主晶体管;使辅助晶体管尺寸过大,即,不充分使用辅助晶体管;以及电流缩放,这是导致非经典的电流分布和不同的DPA行为的方法。本技术涉及作为以连续方式缩放辅助晶体管的所述三种不同方式的函数的DPA操作的新描述。这种连续方法得出与经典Doherty放大器相比具有显著更高的增益或更小的尺寸的放大器解决方案。
按下式定义与主晶体管相比的总辅助晶体管尺寸:
Figure DEST_PATH_IMAGE042
其中r o,m 是主晶体管的尺寸过大比,并且r o,a 是辅助晶体管的尺寸过大比。参数S c 是这两个晶体管之间的尺寸比,它取决于辅助电流缩放因子r c 和输入电压驱动级别回退β bk 。在充分使用晶体管的情况下,即,当U V,a = U V,m = 1时,尺寸过大比为r o,m = r o,a = 1。稍后将导出尺寸过大比和使用率因子之间的确切关系。迄今为止,r c 能够取任何值。当r c = r o,a =r o,m = 1时,式(16)变成对于经典DPA的所述两个晶体管之间的尺寸比。
图2a-c中展现了尺寸过大和电流缩放之间的差异,其中已将C类辅助电流近似为线性函数以便简化论述。在图2-c中,能够看到尺寸过大如何与未充分使用相关,以及电流缩放如何导致与经典DPA电流分布相比不同的电流分布。尤其,图2a图示使主晶体管尺寸过大,图2b图示使辅助晶体管尺寸过大,并且图2c图示辅助晶体管的电流缩放。
此外,在图2a-c中,分别用I max,m I max,a 标示最大基波漏极电流。用I max,a,0 标示没有电流缩放的辅助晶体管的最大基波漏极电流。能够将经典DPA辅助电流(即,没有任何尺寸过大(未充分使用)或电流缩放)的最大大小表达为:
Figure DEST_PATH_IMAGE043
如果辅助晶体管电流被缩放,那么将根据下式缩放式(17):
Figure DEST_PATH_IMAGE044
在***式(16)并且没有未充分使用(即,r o,m = r o,a = 1)的情况下,式(15)的大小必须等于式(18)。这给出:
Figure DEST_PATH_IMAGE045
如果主晶体管未充分使用,那么将根据下式缩放来自辅助晶体管的最大电流:
Figure DEST_PATH_IMAGE046
在***式(16)并且r o,a = 1的情况下,式(15)的大小必须等于式(20)。这给出:
Figure DEST_PATH_IMAGE047
在***式(16)和式(21)的情况下,式(15)的大小必须等于式(20)。这给出:
Figure DEST_PATH_IMAGE048
根据输入电压使用率参数的给定限制,尺寸过大因子r o,a r o,m 必须大于或等于一。
根据在从峰值输出功率级别的γ dB回退处只有主晶体管是活动的事实,可依据γ求解参数β bk
Figure DEST_PATH_IMAGE049
其中
Figure DEST_PATH_IMAGE050
Figure DEST_PATH_IMAGE051
其中V DS 是晶体管的最大漏极电压摆动的大小。从式(23),能够将γ表达为:
Figure DEST_PATH_IMAGE052
并且能够将β bk 表达为:
Figure DEST_PATH_IMAGE053
可容易地看到,当r c = 1时,发现经典DPA关系,即:
Figure DEST_PATH_IMAGE054
因此,在没有未充分使用和电流缩放的情况下的晶体管尺寸比、即经典DPA的尺寸比变成:
Figure DEST_PATH_IMAGE055
其中sec是正割。这概括了对DPA电流和相关设计参数的一般描述。
为了演算由输入功率分离器引起的增益损失,需要考虑晶体管寄生的缩放。能够在图3中看到图示主晶体管和辅助晶体管105、106寄生的DPA输入模式。在该模型中,分离器101与晶体管共轭匹配。
输入功率分离器根据下式划分输入功率:
Figure DEST_PATH_IMAGE056
Figure DEST_PATH_IMAGE057
其中d P,m 是主晶体管功率划分因子,且它等于小信号增益损失,因为当辅助晶体管关断时,注入到辅助晶体管的功率仅被浪费,并且P in 是输入功率。寄生根据下式进行缩放:
Figure DEST_PATH_IMAGE058
Figure DEST_PATH_IMAGE059
能够将主输入功率和辅助输入功率写为:
Figure DEST_PATH_IMAGE060
Figure DEST_PATH_IMAGE061
当将式(30)至(35)加以组合时,输入电压比V R 能够表达为:
Figure DEST_PATH_IMAGE062
由此给出:
Figure DEST_PATH_IMAGE063
也能够将输入电压比表达为:
Figure DEST_PATH_IMAGE064
主晶体管是B类偏置,这意味着V GS,m = V T 。当满足下式时,辅助晶体管关断:
Figure DEST_PATH_IMAGE065
由此给出:
Figure DEST_PATH_IMAGE066
当被***到式(38)中并与式(22)组合时,获得以下表达式:
Figure DEST_PATH_IMAGE067
这最终得出作为r o,m r o,a S c 的函数的主分离比:
Figure DEST_PATH_IMAGE068
应记住,S c r c β bk 的函数,它在式(19)中进行了定义。为了使对于给定β bk 来自输入功率分离器的DPA小信号增益损失最小化,即,使d P,m 最大化;电流缩放比r c 应当尽可能低;主尺寸过大比r o,m 应当尽可能小;并且辅助尺寸过大比r o,a 应当尽可能大。由于实际原因,使晶体管尺寸过大得太多通常不是好的选择。
上文概述的Doherty条件能够用方程式表达为:
1. 在最大输入电压驱动级别(β = 1)处
- 向主晶体管呈现最佳负载
Figure DEST_PATH_IMAGE069
- 向辅助晶体管呈现最佳负载:
Figure DEST_PATH_IMAGE070
2. 在某个期望的输入电压驱动级别回退(β = β bk )处
-向主晶体管呈现最佳负载:
Figure DEST_PATH_IMAGE071
- 辅助晶体管关断:
Figure DEST_PATH_IMAGE072
3. 无损组合器网络(电阻负载除外)
Figure DEST_PATH_IMAGE073
其中V DS 是晶体管的最大漏极电压摆动的大小,并且R opt,m 是常规最佳B类负载电阻,它是在对于B类操作充分使用期间在晶体管的漏极处在最大电流摆动之上的最大电压摆动。
现在,能够从按照设计参数表达的式(43)到(47),求解两端口网络参数。两端口Z-矩阵的定义给出:
Figure DEST_PATH_IMAGE074
Figure DEST_PATH_IMAGE075
将式(43)到(47)与式(48)和(49)组合后得到:
Figure DEST_PATH_IMAGE076
Figure DEST_PATH_IMAGE077
Figure DEST_PATH_IMAGE078
注意,两端口Z-参数与如预期的r o,a 无关。静态相位延迟θ由Doherty条件中的第三项(式(47))给出,并且根据下式具有四个解:
Figure DEST_PATH_IMAGE079
其中
Figure DEST_PATH_IMAGE080
以上表达式表明,仅依据晶体管技术参数和设计变量r c r o,m β bk 导出两端口网络参数,其中后者β bk γ(回退效率峰值级别)和r c 的函数。容易看到的是,如果r c = 1,那么经典DPA网络参数落入该方程式范围之外。还能够看到,对于物理解决方案,r c ≤ 1。r c 的下限将由漏极电压必须总是大于0的条件设定,由此得出:
Figure DEST_PATH_IMAGE081
在下文中,对于固定γ的不同r c 值,依据漏极效率相对回退和增益,评估提议的技术的理论性能。
在以下论述中,利用理想晶体管来评估一般Doherty概念的性能。为了简化起见,根据下式已经将C类偏置辅助晶体管漏极DC和基波电流近似为β的线性函数:
Figure DEST_PATH_IMAGE082
Figure DEST_PATH_IMAGE083
实际的理想C类具有软导通效应,这将仅仅轻微影响DPA行为:对于一些β值,它将使主漏极电压为负,这是非物理的。但是,通过略微移位偏置来解决这个问题。这种移位将使效率略微降级。当研究DPA行为时,C类偏置辅助晶体管漏极DC和基波电流的线性近似更多是教学性的,并且它几乎不改变DPA性能。
对于γ = 6 dB,比较以下解决方案:
- 经典Doherty— S aux = 1.27
- 对称Doherty [8] — S aux = 1.00
- 最小可能尺寸Doherty— S aux = 0.71
在所有这三种Doherty解决方案中,都充分使用主晶体管和辅助晶体管,即,r o,m =r o,a = 1。这些解决方案按照不同的电流缩放而不同,即,r c ≤ 1。比S aux = 0.71更小的辅助晶体管尺寸是不可能的,因为漏极电压将变为负。
图4a-f是概述以上这三种解决方案的性能的曲线图,其中401标示代表S aux =1.27的曲线,402标示代表S aux = 1.00的曲线,并且403标示代表S aux = 0.71的曲线。当对辅助晶体管电流进行缩放时,辅助晶体管电流分布将不同于经典DPA电流分布,这能够在图4a-4b中清晰地看到。对于缩放式解决方案的电压分布也将不同于经典DPA电压分布,见图4c-d。经典DPA辅助晶体管采用比缩减版本更深的C类进行操作。C类偏置越深,效率就越高。在更高功率级别处,总DPA效率是C类偏置辅助晶体管的效率和B类偏置主晶体管的效率的组合。因此,经典DPA在更高功率级别处具有略微更高的效率,见图4e。
图4f中绘制的这三种情形的增益针对常规B类PA增益而被归一化。缩减的DPA解决方案的增益比经典DPA解决方案的增益高得多。在图4f中能够看到,缩减的尺寸在高功率处呈现略微增加的非线性。实际上,输出功率饱和是任何种类的功率放大器的典型行为。因此,如果所提议的概念的内在增益扩展行为是对于线性度的重要限制,那么输出功率饱和并不明显。
图5a-c中对于R opt,m /0.40(501)、对于R opt,m /0.45(502)、和R opt,m /0.50(503)绘制了主晶体管负载调制和辅助晶体管负载调制。主晶体管负载调制总是纯电阻式的,并且从在最大功率处的R opt,m 变到在回退处的R opt,m bk 。辅助负载调制对于经典DPA解决方案是纯电阻式的,但是对于缩减的解决方案变得复杂,如图5b和图5c中所示。它从在最大功率处的
Figure DEST_PATH_IMAGE084
Figure DEST_PATH_IMAGE085
变到在回退处的无穷大。注意,对于θ的不同可能选择,有不同路径。
对一般Doherty概念的另一解决方案是使用最小可能尺寸DPA解决方案的电流分布和网络参数,并利用使辅助晶体管尺寸过大的公知概念。这将进一步增加增益,而不会改变DPA行为。但是,尺寸过大应当适度,因为太大的辅助晶体管将带来实际问题。好的折衷是使最小可能尺寸DPA解决方案尺寸过大一直到对称晶体管尺寸,因为使用对称尺寸具有大量实际好处。此后将对一般Doherty概念的这种特定解决方案称为“对称低辅助电流Doherty”,其中S aux = 1.0。
注意,这种特定Doherty解决方案与“最小可能尺寸Doherty”具有相同的电流缩放r c ,但其中尺寸过大r o,a > 1。图6中绘制了对于γ = 6的对称低辅助电流DPA的增益。注意,与最小可能尺寸DPA的增益相比,该增益向上转变。
下文表1中汇总了对于γ = 6,经典DPA、对称DPA、最小可能尺寸DPA和对称低辅助电流DPA的性能。小信号增益被与常规B类PA的增益进行归一化。将最大输出功率对经典DPA的最大输出功率进行归一化。
Figure DEST_PATH_IMAGE086
通过以上论述已经示出的是,一般Doherty概念产生许多有趣的解决方案:这其中的两个解决方案是最小可能尺寸DPA对称低辅助电流DPA最小可能尺寸DPA产生最高可能功率使用率因子(PUF),这直接能够转变为小芯片尺寸以及因此在MMIC实现中的小成本。对称低辅助电流DPA产生最高可能增益(对于采用合理辅助尺寸的解决方案),其是毫米波频率设计的关键参数。对一般Doherty概念的这两种解决方案均导致与之前研究的拓扑相比显著更高的增益。因此,由这种新概念提供的更好的性能和更高的灵活性使得它成为对于基站应用、微波链路应用和手持机应用的非常强的候选者。
应强调,一般Doherty概念提供连续的一组解,并且***性能之间的任何折衷能够被选择和实现。还应记住,一般Doherty概念对于任何回退效率峰值级别是有效的。
在下文中,给出设计示例以便展现上文论述的改进如何与采用现实装置和通信信号的性能相关。
在以下示例中,通过在23 GHz对于6 dB PAPR(峰值对平均功率比)WCDMA(宽带码分多址)信号进行仿真来评估一般Doherty概念。在仿真中使用理想电压控制电流源作为晶体管模型(见式(2))。对于在γ = 6 dB的回退效率峰值进行设计。晶体管模型参数基于TriQuint 0.15 μm 8×100 μm GaN HEMT。该晶体管提供I MAX = 0.6 A的最大电流,并且被偏置在20 V。该晶体管的线性小信号B类增益在23 GHz为9 dB。
下文表2中呈现了对于经典DPA、对称DPA和最小尺寸DPA/对称小电流DPA的两端口网络的演算的Z-参数,且其中Z21 = Z12
Figure DEST_PATH_IMAGE087
如图7所图示,采用两个级联∏-网络实现负载网络的拓扑。优化传送线的阻抗级别和电长度以便实现相对演算的Z-参数的最佳拟合。能够在组合器网络中谐振出晶体管的输出寄生。重要的是要提及,如果期望要在宽频带上拟合网络参数,那么其它拓扑可能会给出更好的结果。因此,可取决于期望的RF带宽修改拓扑。
对于下文呈现的仿真,将谐波器与调谐式LC谐振器短路,见图7。重要的是要强调,在更现实的设计情形中,可包含谐波终端(最重要是二次谐波终端)以作为传送线组合器网络的部分。
图8a-f中绘制了经典DPA、对称DPA、最小可能尺寸DPA和对称低辅助电流DPA的性能。C类偏置辅助晶体管的软导通效应使得漏极电压对于一些功率级别为负。通过略微移位漏极偏置来对此进行补偿。在图8a-f中,用801标示与“经典”解决方案有关的曲线,用802标示“对称”,用803标示“最小尺寸”,以及用804标示“对称小电流”。
对于“对称小电流”804的电流和电压分布与对于“最小尺寸”803的情形完全相同,并且因此没有包含在图8a-d中。
本文中介绍的这两种DPA架构的增益显著高于经典DPA和对称DPA。更高增益对于提议的拓扑导致PAE中的大差异。在6 dB OPBO处,对称小电流DPA比经典DPA例如具有高17.9个百分点的PAE,并且比对称DPA具有高8.4个百分点的PAE。
PAE改进立即被反映到平均PAE结果。下文表3中呈现了对于具有6.7 dB PAPRWCDMA信号的不同DPA架构的平均PAE。对于对称小电流DPA的平均PAE比经典DPA情形高14.5个百分点,并且比对称DPA情形高7.4个百分点。
表3中还呈现了输入功率分离器的不对称性P in,aux /P in,main 和PUF。对称小电流DPA架构达到最佳平均PAE和最对称输入功率分离,而最小尺寸DPA达到最高PUF。
Figure DEST_PATH_IMAGE088
能够将一般Doherty概念转化为基于负载牵引的设计概念。该设计规程的一个示例是,先决定γ、电流缩放因子(r c )和尺寸过大因子(r o,m r o,a )。下一步是划分输入功率并选择辅助栅极偏置以使得达到想要的电流分布。然后,应当测量或仿真在最大功率和回退处的晶体管最佳阻抗。在回退处,测量或仿真对于辅助晶体管的关断阻抗。此后,能够共同演算两端口网络参数以及晶体管输出电流之间的合适相位差(θ)。最后,在晶体管输入处实现该相位移位,从而针对在它们中的可能相位移位进行调整。从下式得到两端口组合器网络参数:
Figure DEST_PATH_IMAGE089
Figure DEST_PATH_IMAGE090
Figure DEST_PATH_IMAGE091
Figure DEST_PATH_IMAGE092
其中
Figure DEST_PATH_IMAGE093
Figure DEST_PATH_IMAGE094
这里,测量或仿真
Figure DEST_PATH_IMAGE095
。在现实晶体管中,参数
Figure DEST_PATH_IMAGE096
是非零的,因此C类关断阻抗将不会是无穷大,且需要被测量。注意,能够将
Figure 576718DEST_PATH_IMAGE096
表达为Z aux,off 的函数,从而将方程式组缩减为具有三个未知数的三个方程式。这足以进行一般Doherty概念的基于负载牵引的设计,其中计及晶体管寄生并满足Doherty条件。
已经介绍了在使辅助晶体管的使用率保持固定的同时满足Doherty负载方程式的连续的一组解。这种设计DPA的方法产生若干个非常令人感兴趣的解决方案,例如最小可能尺寸DPA和对称小电流DPA。
这两种特殊情形解决方案(即,最小可能尺寸DPA和对称小电流DPA)均呈现比之前已知的DPA架构显著更高的增益。更高的增益能够实现对于幅度调制信号的高得多的平均效率。此外,在更高增益的情况下,能够在最终输出级之前使用更小的预先驱动器,从而进一步提高传送器的总体效率。
推广的Doherty概念比之前已知的DPA架构产生具有更高的PUF的解决方案。这允许对于相同输出功率级别使用更小的装置,从而减少装置寄生,由此可有助于改善RF带宽。
本文中呈现的一般Doherty概念在Doherty PA设计中开放了全新的自由度。当在具有有限晶体管尺寸可用的技术中进行设计权衡时,这能够实现更多自由度。
这两种特殊情形解决方案(即,最小可能尺寸DPA和对称小电流DPA)均比之前已知的DPA架构呈现显著更对称的输入功率分离器。这是对于分离器的实际实现的独特优点。
图9是概述根据本技术的方法的一般步骤的流程图。一旦已经确定回退功率级别γ、辅助晶体管的电流缩放因子r c 、主晶体管尺寸过大因子r o,m 和辅助晶体管尺寸过大因子r o,a (其中r c < 1,r o,m ≥ 1,并且r o,a ≥ 1),该方法涉及:确定902组合网络的电路元件值902;确定904功率P m 和功率P a 904;确定906相位偏移值θ;确定908辅助晶体管的偏置条件;以及确定910辅助晶体管的相对尺寸S aux 。应注意,以上方法步骤并非必须按照它们被陈述的特定顺序执行。因此,同样可能的是,通过按照与上文陈述的顺序不同的另一顺序执行这些步骤来执行该方法。
尽管已参考本发明的特定示例性实施例描述了本发明,但是对于本领域技术人员而言,从研读附图、本公开和随附权利要求中,许多不同的变更、修改等将变得显而易见。并且,应注意,放大器布置的部件可被省略、互换或按各种方式布置,而放大器布置仍能够执行本发明的功能性。在互不相同的从属权利要求中记载特定度量的纯粹事实并不指示不能够利用这些度量的组合来获利。
另外,对公开的实施例的变化能够被技术人员在实践该要求权利的发明中理解和产生影响。在权利要求中,词语“包括”不排除其它元件或步骤,并且不定冠词“一(a或an)”不排除多个。

Claims (23)

1.一种用于优化在峰值功率级别和回退功率级别γ处的效率的放大器装置(100),所述放大器装置包括:
输入功率分离器(101),其配置成将输入信号(102)划分成具有功率P m 的第一信号(103)和具有功率P a 的第二信号(104);
主晶体管(105),其连接到所述功率分离器并且布置成接收所述第一信号(103),所述主晶体管配置成采用类似于B类的操作模式操作以提供第一输出信号(108);
辅助晶体管(106),其连接到所述功率分离器并且布置成接收所述第二信号(104),所述辅助晶体管配置成采用C类操作模式操作以提供第二输出信号(109),其中所接收的第一和第二信号(103,104)具有相位偏移值θ,其中-π < θ < π;以及
组合网络(107),其配置成将所述主晶体管和所述辅助晶体管(105,106)的所述第一和第二输出信号(108,109)耦合到所述放大器装置的输出节点(110),
其中,所述组合网络(107)的电路元件值;
所述功率P m 和所述功率P a
所述相位偏移值θ;
所述辅助晶体管(106)的偏置条件;以及
相对于所述主晶体管的尺寸的所述辅助晶体管的相对尺寸S aux ;它们是基于如下参数:预定回退功率级别γ、对于所述辅助晶体管的漏极电流的电流缩放因子r c 、关于经典Doherty放大器的主晶体管尺寸过大因子r o,m 和关于经典Doherty放大器的辅助晶体管尺寸过大因子r o,a ,其中r c < 1、r o,m ≥ 1,并且r o,a ≥ 1。
2.根据权利要求1所述的放大器装置,其中所述电流缩放因子r c 为:
Figure DEST_PATH_IMAGE001
其中γ > 1。
3.根据权利要求1或2所述的放大器装置,其中S aux = r o,a S c /r o,m ,其中S c 是按照下式定义的尺寸比:
Figure DEST_PATH_IMAGE002
并且其中
Figure DEST_PATH_IMAGE003
4.根据权利要求3所述的放大器装置,其中所述相位偏移值θ为:
Figure DEST_PATH_IMAGE004
其中
Figure DEST_PATH_IMAGE005
5.根据权利要求3所述的放大器装置,其中所述功率分离器配置成按照P m = d P,m P in 划分输入功率P in ,其中
Figure DEST_PATH_IMAGE006
6.根据权利要求3所述的放大器装置,其中所述辅助晶体管的栅极偏置V GS,a 为:
Figure DEST_PATH_IMAGE007
其中V T 是阈值电压,V SAT 是饱和电压,并且
Figure DEST_PATH_IMAGE008
7.根据权利要求1或2所述的放大器装置,其中所述组合网络包括三端口网络(111),所述三端口网络(111)包括连接到所述主晶体管(105)的输出的第一端口(P1)、连接到所述辅助晶体管(106)的输出的第二端口(P2)以及连接到所述输出节点(110)的第三端口(P3)。
8.根据权利要求7所述的放大器装置,其中利用两端口网络模型将所述三端口网络的电路元件值定义为:
Figure DEST_PATH_IMAGE009
Figure DEST_PATH_IMAGE010
,以及
Figure DEST_PATH_IMAGE011
其中R opt 是最佳B类负载,并且其中Z 21 = Z 12
9.根据权利要求1或2所述的放大器装置,其中选择r c r o,a r o,m ,使得对于r o,m > 1,r o,a ≥ 1,对于预定的回退功率级别γ,S aux = 1。
10.根据权利要求1或2所述的放大器装置,其中选择r c r o,a r o,m ,使得对于r o,m ≥ 1,r o,a > 1,对于预定的回退功率级别γ,S aux = 1。
11.一种电路,包括根据权利要求1-10中任一权利要求所述的放大器装置。
12.一种无线通信装置,包括根据权利要求1-10中任一权利要求所述的放大器装置。
13.一种确定用于优化在峰值功率级别和回退功率级别γ处的效率的放大器装置(100)的性质的方法,所述放大器装置包括:
输入功率分离器(101),其配置成将输入信号(102)划分成具有功率P m 的第一信号(103)和具有功率P a 的第二信号(104);
主晶体管(105),其连接到所述功率分离器并且布置成接收所述第一信号(103),所述主晶体管配置成采用类似于B类的操作模式操作以提供第一输出信号(108);
辅助晶体管(106),其连接到所述功率分离器并且布置成接收所述第二信号(104),所述辅助晶体管配置成采用C类操作模式操作以提供第二输出信号(109),其中所接收的第一和第二信号(103,104)具有相位偏移值θ,其中-π < θ < π;以及
组合网络(107,111),其配置成将所述主晶体管和所述辅助晶体管(105,106)的所述第一和第二输出信号(108,109)耦合到所述放大器装置的输出节点(110),所述方法包括:
基于选择的回退功率级别γ、对于所述辅助晶体管的漏极电流的电流缩放因子r c 以及关于经典Doherty放大器的主晶体管尺寸过大因子r o,m 和关于经典Doherty放大器的辅助晶体管尺寸过大因子r o,a 来:
确定所述组合网络(107,111)的电路元件值;
确定所述功率P m 和所述功率P a
确定所述相位偏移值θ;
确定所述辅助晶体管的偏置条件;以及
确定相对于所述主晶体管的尺寸的所述辅助晶体管的相对尺寸S aux
其中r c < 1,r o,m ≥ 1,并且r o,a ≥ 1。
14.根据权利要求13所述的方法,还包括按照下式选择所述电流缩放因子r c
Figure DEST_PATH_IMAGE012
其中γ > 1。
15.根据权利要求13或14所述的方法,还包括按照S aux = r o,a S c / r o,m 确定S aux ,其中S c 是按照下式定义的尺寸比:
Figure DEST_PATH_IMAGE013
并且其中
Figure DEST_PATH_IMAGE014
16.根据权利要求15所述的方法,其中按照下式选择所述相位偏移值θ:
Figure DEST_PATH_IMAGE015
其中
Figure DEST_PATH_IMAGE016
17.根据权利要求15所述的方法,其中所述功率分离器配置成按照P m = d P,m P in 划分输入功率P in ,其中
Figure DEST_PATH_IMAGE017
18.根据权利要求15所述的方法,其中按照下式选择所述辅助晶体管的栅极偏置V GS,a
Figure DEST_PATH_IMAGE018
其中V T 是阈值电压,V SAT 是饱和电压,并且
Figure DEST_PATH_IMAGE019
19.根据权利要求13或14所述的方法,其中所述组合网络包括三端口网络(111),所述三端口网络(111)包括连接到主晶体管(105)的输出的第一端口(P1)、连接到所述辅助晶体管(106)的输出的第二端口(P2)以及连接到所述输出节点(110)的第三端口(P3)。
20.根据权利要求19所述的方法,其中利用两端口网络模型将所述三端口网络的电路元件值确定为:
Figure DEST_PATH_IMAGE020
Figure DEST_PATH_IMAGE021
以及
Figure DEST_PATH_IMAGE022
其中R opt 是最佳B类负载,并且其中Z 21 = Z 12
21.根据权利要求13或14所述的方法,其中选择r c r o,a r o,m ,使得对于r o,m > 1,r o,a ≥1,对于选择的回退功率级别γ,S aux = 1。
22.根据权利要求13或14所述的方法,其中选择r c r o,a r o,m ,使得对于r o,m ≥ 1,r o,a >1,对于选择的回退功率级别γ,S aux = 1。
23.一种计算机可读存储介质,所述计算机可读存储介质上存储有包含计算机程序代码的计算机程序,所述计算机程序代码当在计算机中执行时促使所述计算机执行根据权利要求13-22中任一权利要求所述的方法。
CN201580081366.9A 2015-07-01 2015-07-01 B/C类Doherty功率放大器 Active CN108093678B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2015/064919 WO2017001004A1 (en) 2015-07-01 2015-07-01 Class-b/c doherty power amplifier

Publications (2)

Publication Number Publication Date
CN108093678A CN108093678A (zh) 2018-05-29
CN108093678B true CN108093678B (zh) 2021-06-01

Family

ID=53682644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580081366.9A Active CN108093678B (zh) 2015-07-01 2015-07-01 B/C类Doherty功率放大器

Country Status (5)

Country Link
US (1) US9614479B2 (zh)
EP (1) EP3317962A1 (zh)
KR (1) KR102050322B1 (zh)
CN (1) CN108093678B (zh)
WO (1) WO2017001004A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3698467A4 (en) * 2017-10-19 2021-06-09 Telefonaktiebolaget LM Ericsson (PUBL) DOHERTY POWER AMPLIFIER, CONTROL PROCESS AND DEVICE
WO2019166110A1 (en) 2018-02-28 2019-09-06 Telefonaktiebolaget Lm Ericsson (Publ) Integrated active doherty antenna transmitter
US10833634B2 (en) 2018-04-04 2020-11-10 City University Of Hong Kong Doherty power amplifier circuit
EP3804125A1 (en) 2018-05-30 2021-04-14 Telefonaktiebolaget LM Ericsson (publ) An improved doherty amplifier arrangement
JP7298700B2 (ja) * 2019-02-13 2023-06-27 日本電気株式会社 ドハティ電力増幅器
CN111865236B (zh) * 2019-04-25 2022-07-26 华为技术有限公司 信号处理方法、装置及***
US11018629B2 (en) * 2019-06-24 2021-05-25 Nxp Usa, Inc. Integrated multiple-path power amplifier
US10862434B1 (en) 2019-10-29 2020-12-08 Nxp Usa, Inc. Asymmetric Doherty amplifier with complex combining load matching circuit
US10868500B1 (en) 2019-10-29 2020-12-15 Nxp Usa, Inc. Doherty amplifier with complex combining load matching circuit
US11522497B2 (en) 2020-05-26 2022-12-06 Nxp Usa, Inc. Doherty amplifier incorporating output matching network with integrated passive devices
US11277099B2 (en) 2020-06-10 2022-03-15 Nxp Usa, Inc. Symmetric Doherty amplifier with in-package combining node
CN112260652A (zh) * 2020-09-14 2021-01-22 泰新半导体(南京)有限公司 一种选择功率晶体管尺寸的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054260A (zh) * 2011-12-15 2014-09-17 爱立信(中国)通信有限公司 Doherty功率放大设备和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100553252B1 (ko) * 2002-02-01 2006-02-20 아바고테크놀로지스코리아 주식회사 휴대용 단말기의 전력 증폭 장치
JP2014518495A (ja) * 2011-07-11 2014-07-28 ロックスター コンソーティアム ユーエス エルピー 非標準フィードバックを使用した増幅器線形化
CN102394569A (zh) * 2011-11-02 2012-03-28 三维通信股份有限公司 一种高效率Doherty功放
WO2014069451A1 (ja) * 2012-10-31 2014-05-08 日本電気株式会社 電力増幅器及び電力増幅方法
US9154094B2 (en) * 2013-05-21 2015-10-06 Telefonaktiebolaget L M Ericsson (Publ) Efficient power amplification over large operating average power range
US20160276985A1 (en) 2013-10-16 2016-09-22 Telefonaktiebolaget L M Ericsson (Publ) Amplifier apparatus and method
US9071202B2 (en) * 2013-10-18 2015-06-30 Alcatel Lucent Doherty amplifier with peak branch RF conditioning

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104054260A (zh) * 2011-12-15 2014-09-17 爱立信(中国)通信有限公司 Doherty功率放大设备和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Doherty功率放大器设计技术研究;戴大杰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20131215;第I135-113页 *

Also Published As

Publication number Publication date
KR102050322B1 (ko) 2019-11-29
CN108093678A (zh) 2018-05-29
KR20180021890A (ko) 2018-03-05
EP3317962A1 (en) 2018-05-09
US9614479B2 (en) 2017-04-04
WO2017001004A1 (en) 2017-01-05
US20170005620A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
CN108093678B (zh) B/C类Doherty功率放大器
Pang et al. Analysis and design of highly efficient wideband RF-input sequential load modulated balanced power amplifier
CN107425814B (zh) 一种基于补偿寄生电容的宽带Doherty功率放大器
Pang et al. Broadband RF-input continuous-mode load-modulated balanced power amplifier with input phase adjustment
Liang et al. Novel outphasing power amplifiers designed with an analytic generalized Doherty–Chireix continuum theory
Chang et al. New mixed-mode design methodology for high-efficiency outphasing chireix amplifiers
US8988147B2 (en) Multi-way Doherty amplifier
Moon et al. A multimode/multiband envelope tracking transmitter with broadband saturated amplifier
Kim et al. Saturated power amplifier optimized for efficiency using self-generated harmonic current and voltage
US20210021238A1 (en) Doherty power amplifier circuit
US20150145602A1 (en) Broadband RF Power Amplifier with Active Load Modulation
You et al. Design of broadband high-efficiency power amplifier through interpolations on continuous operation-modes
WO2015055242A1 (en) Amplifier apparatus and method
Lin et al. A 20 w gan hemt vhf/uhf class-d power amplifier
Zhang et al. A broadband Doherty-like power amplifier with large power back-off range
Cheng et al. A Doherty power amplifier with extended efficiency and bandwidth
Roblin et al. Direct design of Doherty and Chireix PAs using a nonlinear embedding device model
Aydin et al. Effect of input phase mismatch in Doherty power amplifiers
Chen et al. The nested-mode power amplifiers for highly efficient multi-octave applications
Wu et al. First-Pass Design of Broadband Doherty Power Amplifier
Marbell et al. A load-pull-based behavioral model for Doherty PA design
Kong et al. A Doherty Power Amplifier with Large Back‐Off Power Range Using Integrated Enhancing Reactance
Shepphard Electronically reconfigurable wideband high-power amplifier architecture for modern RF systems (LMBA)
Barros et al. Impact of the input baseband impedance on the instantaneous bandwidth of wideband power amplifiers
Amirkhani et al. A 28GHz Harmonic Injection Doherty Power Amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant