CN108076417B - 输出级电路 - Google Patents

Abstract

本发明是为一种输出级电路，包含：放大器模块、开关电路以及选择电路。放大器模块具有输出端，放大器模块将输入信号转换为输出信号。开关电路耦接于该输出端与接地端之间。选择电路包含：第一模式选择单元以及第二模式选择单元。第一模式选择单元接收第一控制信号，并于电源检测信号为第一位准时，将第一控制信号作为该切换信号，进而选择性导通开关电路。第二模式选择单元具有储存电容，并于电源检测信号为第二位准时，将储存于储存电容的电压作为切换信号导通开关电路，进而使放大器模块的输出端接地。其中，第一位准高于第二位准。

Description

输出级电路

【技术领域】

本发明是有关于一种输出级电路，且特别是有关于一种音频输出的输出级电路。

【背景技术】

许多电子产品均具有多媒体播放功能，也因此均具有音频芯片。音频芯片通过输出级电路将音频输出至扬声器。然而，于电子产品的关机过程若发生电源骤断时，可能会因为输出级电路残余的电荷输出至扬声器而发生爆音(Pop Noise)。一旦发生爆音，使用者的听觉经验将会受到影响。

因此，如何避免电子产品在电源骤断时所产生的爆音现象，乃业界所致力的方向之一。

【发明内容】

本发明是有关于一种输出级电路，其可有效地避免音频芯片因电源骤断的影响而产生爆音。

根据一实施例，是提出一种输出级电路。输出级电路包含放大器模块、开关电路以及选择电路。放大器模块具有输出端，且放大器模块将输入信号转换为输出信号。开关电路耦接于输出端与接地端之间。选择电路包含第一模式选择单元与第二模式选择单元。第一模式选择单元接收第一控制信号，并于电源检测信号为第一位准时，将第一控制信号作为切换信号，进而选择性导通开关电路。第二模式选择单元具有一储存电容。第二模式选择单元于电源检测信号为第二位准时，将储存于储存电容的电压作为切换信号导通开关电路，进而使放大器模块的输出端接地。其中，第一位准高于第二位准。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下。然而，本发明的保护范围当视后附的申请专利范围所界定者为准。

【附图说明】

图1所示为音频芯片的输出级电路架构示意图。

图2所示为使用图1中所示的音频芯片于电子装置关机时，输出级电路相关信号的波形图。

图3所示为根据本发明一实施例的输出级电路示意图。

图4所示为根据本发明一实施例的输出级电路的相关信号波形图。

图5所示为根据本发明一实施例的输出级电路当电源检测信号为高位准时，选择电路选用第一模式选择单元产生切换信号Ssw的示意图。

图6所示为根据本发明一实施例的输出级电路当电源检测信号为低位准时，选择电路选用第二模式选择单元产生切换信号Ssw的示意图。

图7所示为根据本发明另一实施例的输出级电路示意图。

图8所示为根据本发明另一实施例的输出级电路示意图。

【符号说明】

圈选处 C1、C2、C3 音频芯片 1

输出级电路 10、30、50、60

放大器模块 11、31、51

开关电路 13、33、53

控制逻辑电路 18、38、58 除能信号 Vdis

输入信号 AUDin 输出信号 AUDout

扬声器 17 输入节点 Nin

输出节点 Nout 切换信号 Ssw

电源检测信号 PALT

放大器致能电路 361、362

致能单元 361a、362a 除能单元 361b、362b

选择电路 35、45

第一模式选择单元 351、551、651

第二模式选择单元 352、552、652

取样节点 Nsam 储存电容 Csam

取样电压 Vsam

第一晶体管 T1、T1’、T1”

第二晶体管 T2、T2’、T2”

第三晶体管 T3、T2’、T3”

第二控制信号 AUDctrl1

第三控制信号 AUDctrl2

多工器 46a、46b、56a、56b、66a、66b

放大器致能信号 ENamp1、ENamp2

电源检测电路 59

放大器 511、512

第四晶体管 T4” 第五晶体管 T5”

【具体实施方式】

请参见图1，其是用以说明爆音产生原因之一种音频芯片的输出级电路的示意图。音频芯片1与扬声器17相连。输出级电路10包含放大器模块11与开关电路13。放大器模块11具有一输出端，并将一输入信号AUDin转换为一输出信号AUDout。其中，放大器模块11的输出端耦接于输出级电路10的输出节点Nout。

放大器模块11受控于放大器致能信号ENamp而为致能(enable)状态或是除能(disable)状态。当放大器模块11被致能时，放大器模块11转换(例如，放大)输入节点Nin的输入信号AUDin并在输出节点Nout产生输出信号AUDout。此外，放大器模块11还具有对输入信号AUDin进行低频滤波的功能。

开关电路13耦接于放大器模块11。开关电路13受控于控制逻辑(control logic)电路18的切换信号Ssw。当切换信号Ssw为高位准时，开关电路13为导通；当切换信号Ssw为低位准时，开关电路13为断开。

当开关电路13为导通时，接地电压Gnd经由开关电路13而传送至输出节点Nout，进而使输出节点Nout的电位为接地电压Gnd。此时，扬声器17因为输出信号AUDout为接地电压Gnd而未发出播放音频。

当开关电路13为断开时，输出节点Nout的位准即为放大器模块11产生的输出信号AUDout。此时，扬声器17根据输出信号AUDout发出播放音频。

音频芯片1收到准备关机的指令或是检测到电源突然中断的情形时，音频芯片1的音频解码器(audio decoder)将传送一组特定的静音模式波形(mute pattern)至输出级电路10的输入节点Nin，借以通知输出级电路10应将输出节点Nout的电位调整为0V。

伴随着静音模式波形的产生，切换信号Ssw从低位准提升至高位准。连带的，开关电路13因此将接地电压Gnd传导至输出节点Nout，使得输出节点Nout的电位为接地电压Gnd。连带地，扬声器17会因为输出节点Nout的电位为接地电压Gnd的缘故，停止发出播放音频。

请参见图2，其是为使用音频芯片1的电子装置关机时，图1的输出级电路10相关信号的波形图，用以说明爆音产生的原因。此图由上而下各列分别为电源电压Vdd、切换信号Ssw、放大器致能信号ENamp、输出节点Nout的电压波形。以下按照时间顺序说明各个信号的变化。

在时点t0与时点t1期间，电源电压Vdd为高位准(例如：3.3V)、切换信号Ssw为低位准，输出节点Nout的电位为音频解码器在一般播放模式下产生的输出信号AUDout(圈选处C0)。在这段期间，音频解码器原本会传送输入信号AUDin至输出级电路10，且输出级电路10会在输出节点Nout产生输出信号AUDout。扬声器17在圈选处C0对应的期间将发出声音。之后，音频解码器将因为收到关机指令而改为传送静音模式波形至输出级电路10，输出级电路10收到静音模式波形后，将输出0V至输出节点Nout(圈选处C1)。据此，扬声器17在圈选处C1对应的期间将停止发出声音。

另一方面，因为输出级电路10接收到静音模式波形的缘故，于时点t1，控制逻辑电路18会将切换信号Ssw由低位准转换至高位准，并使开关电路13切换为导通状态。此外，于时点t2，放大器致能信号ENamp从高位准降低至低位准，用以除能放大器模块11。假设自时点t3起，发生电源骤断现象，且电源电压Vdd自时点t3开始逐渐从高位准降低至低位准。此处的电源骤断可能是因为电子产品的电源线被拔断，或是因为电子产品的电源开关被切换而断开等缘故，使得电子产品接收到的电源电压Vdd被中断。

电源电压Vdd在时点t3开始下降后，切换信号Ssw受到电源电压Vdd下降的影响也开始下降。但是，当切换信号Ssw的电压下降至过低时，开关电路13将无法完全地导通。

连带的，在时点t3与时点t4期间，由于开关电路13并未完全被导通，因此无法将输出节点Nout的电位连接至接地电压Gnd。因此，输出节点Nout的电压不会完全等于接地电压Gnd。可以理解的，由于输出节点Nout的电压不会完全等于接地电压Gnd的缘故，放大器模块11的残余电荷将可能在输出节点Nout产生一个小小的突波(圈选处C2)。扬声器17会因为输出节点Nout的这个突波而发出爆音(pop-noise)。在时点t4之后，因为电源电压Vdd维持在低位准的缘故，音频芯片1则完全停止动作。此后电源电压Vdd、切换信号Ssw、放大器致能信号ENamp、输出节点Nout均为低位准。

由上述可知，在音频芯片1的输出级电路10依据静音模式波形而控制输出节点Nout的电压的作法中，在准备关机或是电源骤然被拔除等无预警导致电源关闭等情况下，由于随着电源电压Vdd改变的切换信号Ssw会因为位准过低而无法使开关13完全导通，而可能会在关机或是电源骤然关闭的情况下，使扬声器17发出爆音而影响使用者听觉感受。

为此，本揭露的输出级电路进一步改变控制开关电路的方式，以避免爆音的产生。根据本揭露的构想，在开关电路前端设置一个选择电路。选择电路接收会因应电源电压Vdd(例如：3.3V)变化而改变的电源检测信号PALT。选择电路依据电源检测信号PALT的位准，决定如何产生控制开关电路的切换信号Ssw。

请参见图3，其是根据本揭露一实施例的输出级电路的示意图。在此图中，输出级电路30包含放大器模块31、开关电路33、放大器致能电路361以及362与选择电路35。

放大器模块31进一步包含位在前级且接收输入信号AUDin的第一级放大器311，以及位在后级且产生输出信号AUDout的第二级放大器312。实际应用时，放大器模块31所包含的放大器的数量，以及其连接方式等，并不需要限定。此外，实际应用时，放大器致能电路361、362的数量，会随着输出级31所包含的放大器的数量而异，并不以此为限。

音频芯片利用控制逻辑电路38输出第一控制信号AUDsw至选择电路35，以及分别输出第二控制信号AUDctrl1、第三控制信号AUDctrl2至放大器致能电路361、362。

选择电路35根据电源检测信号PALT的位准，决定是否使用第一控制信号AUDsw作为切换信号Ssw。其中，切换信号Ssw用于控制开关电路33的导通与否。

放大器致能电路361、362根据电源检测信号PALT的位准，决定是否要使用第二控制信号AUDctrl1、第三控制信号AUDctrl2作为放大器致能信号ENamp1、ENamp2。其中，放大器致能信号ENamp1、ENamp2分别用于控制第一级放大器311、第二级放大器312为致能或除能。

根据本揭露的构想，电源检测信号PALT会根据一预设临界电压Vth与电源电压Vdd的比较结果而改变位准。当电源电压Vdd高于或等于预设临界电压Vth时，电源检测信号PALT为第一位准，且输出级电路30处于第一模式。当电源电压Vdd低于预设临界电压Vth时，电源检测信号PALT为第二位准，且输出级电路30处于第二模式。在一实施例中，预设临界电压Vth可设定为电源电压Vdd与一个小于1的数值的乘积，例如：假设预设临界电压Vth为0.8*Vdd。

或者，电源检测信号PALT的位准也可搭配容错或缓冲区间判断。例如，为了防止突发噪声的影响，可设定两个预设临界电压，第一预设临界电压Vth1与第二预设临界电压Vth2。其中，第一预设临界电压Vth1大于或等于第二预设临界电压(Vth1≧Vth2)。例如，假设第一预设临界电压Vth1为0.8*Vdd，以及第二预设临界电压Vth2为0.7*Vdd。此种做法可以避免电源电压Vdd的位准因为受到小噪声干扰，而影响电源检测信号PALT的判断结果。

举例说明，假设电源电压Vdd从3.3V仅降至2.5V，虽然略低于0.8*Vdd(2.664V)，但仍然高于0.7*Vdd(2.331V)。此时，电源检测信号PALT仍然维持在第一位准。倘若电源电压Vdd持续降低，甚至进一步的低于第二预设临界电压Vth2时，电源检测信号PALT才由第一位准变换至第二位准。根据本揭露的构想，第二预设临界电压Vth2相当于提供音频芯片维持基本运作时所需的最低位准的电源电压。

请参见图4，其是图3的输出级电路的相关信号的波形图。此图由上而下各列分别为电源电压Vdd、切换信号Ssw、放大器致能信号ENamp1、ENamp2、输出节点Nout的电压。

首先，电源电压Vdd在时点t1开始下降，并于时点t1至时点t3期间逐渐降低，直到时点t3降至0V。电源检测信号PALT在时点t1以前，均维持在第一位准(例如，高位准)。于时点t1开始，电源检测信号PALT的电压随着电源电压Vdd的下降而逐渐下降。当电源电压Vdd下降至小于或等于预设临界电压Vth时(例如，时点t2)，电源检测信号PALT会从第一位准转换为第二位准(例如，高位准转换为低位准)。

在时点t2前，因为电源检测信号PALT为高位准的缘故，切换信号Ssw会维持在低位准。在此同时，因为电源检测信号PALT为高位准的缘故，放大器致能信号ENamp1、ENamp2分别输出高位准而致能其对应的第一级放大器311、第二级放大器312。因此，在时点t2之前，输出级电路30会在输出节点Nout产生输出信号AUDout。

自时点t2开始，电源检测信号PALT为低位准，且选择电路35不再使用第一控制信号AUDsw作为切换信号Ssw，改为以一个高位准直接作为切换信号Ssw。关于选择电路35如何产生高位准的切换信信号Ssw，将于后续的实施例说明。在时点t2之后，开关电路33会因为高位准的切换信号Ssw而导通。在此同时，因为电源检测信号PALT为低位准的缘故，放大器致能信号ENamp1、ENamp2分别为低位准而除能与其对应的第一级放大器311、第二级放大器312。

在此图中，时点t2相当于一个分界点。电源检测信号PALT在时点t2转换至第二位准，此时切换信号Ssw由低位准转态至高位准，且放大器致能信号ENamp1、ENamp2由高位准转态至低位准。据此，当切换信号Ssw自时点t2开始导通开关电路33后，因为开关电路33会将接地电压Gnd导通至输出节点Nout，使得输出节点Nout的电位为接地电压Gnd。在此同时，放大器致能信号ENamp1、ENamp2亦同时将第一级放大器311、第二级放大器312除能。据此，更进一步确保第一级放大器311、第二级放大器312的动作会与开关电路33同步。

对输出节点Nout而言，在时点t0时点t2期间，因为开关电路33为断开的缘故，输出节点Nout会根据静音模式波形而产生0V的输出信号AUDout(圈选处C3)。在时点t2之后，因为开关电路33导通接地电压Gnd的缘故，使得输出节点Nout的电位为接地电压Gnd。因此，从时点t2开始后的输出信号AUDout维持在0V。

根据本揭露的构想，放大器致能电路361、362与选择电路35能因应电源检测信号PALT的位准不同，产生不同的切换信号Ssw与放大器致能信号ENamp1、ENamp2。以下利用第5、6图分别说明电源检测信号PALT为第一位准(高位准)、第二位准(低位准)时，放大器致能电路361、362与选择电路35的运作方式。

在图5、6中，放大器致能电路361包含：致能单元361a、除能单元361b；放大器致能电路362包含：致能单元362a、除能单元362b；选择电路35包含第一模式选择单元351与第二模式选择单元352。其中，第一模式选择单元351包含第一晶体管T1；第二模式选择单元352包含：储存电容Csam、第二晶体管T2，以及第三晶体管T3。

在放大器致能电路361、362中，致能单元361a、361b分别以控制逻辑电路38传送的第二控制信号AUDctrl1、第三控制信号AUDctrl2作为放大器致能信号ENamp1、

并将放大器致能信号ENamp1、ENamp2传送至第一级放大器311、第二级放大器312，使得第一级放大器311、第二级放大器312依据放大器致能信号ENamp1、ENamp2而运作。须留意的是，第一控制信号AUDsw、第二控制信号AUDctrl1、第三控制信号AUDctrl2均可能是高位准或是低位准，端视控制逻辑电路38如何输出而决定。

请参见图5，其是电源检测信号为第一位准(高位准)时，根据本发明一实施例的输出级电路内的选择电路35选用第一模式单元产生切换信号Ssw的示意图。为便于说明，此处以虚线代表未被选用的元件与信号。

在一实施例中，当电源检测信号PALT为第一位准时，第一晶体管T1导通，且选择电路35利用第一模式选择单元351产生切换信号Ssw。此时，因为第一晶体管T1导通的缘故，第一模式选择单元351会以第一控制信号AUDsw作为切换信号Ssw。此时，切换信号Ssw可能随着第一控制信号AUDsw的变化而为第一位准或为第二位准。在此同时，位于第二模式选择单元352的第二晶体管T2为导通、第三晶体管T3为断开。此外，第二晶体管T2可利用第一电位电压V1(例如：高位准)的电源电压对储存电容Csam进行充电，进而使取样节点Nsam的电压维持在第一电位电压V1。其中，第一电位电压V1必须足够使开关33完全导通。由于第三晶体管T3为断开的缘故，此时取样节点Nsam的第一电位电压V1并不会影响切换信号Ssw。

电源检测信号PALT为第一位准时，放大器致能电路361、362通过致能单元361a、362a产生放大器致能信号ENamp1、ENamp2。其中，放大器致能信号ENamp1、ENamp2随着第二控制信号AUDctrl 1、第三控制信号AUDctrl2而改变。因此，放大器致能信号ENamp1、ENamp2可能是低位准(L)或是高位准(H)。

图6说明当电源检测信号PALT为第二位准时，输出级电路30选用除能单元361b、362b与第二模式选择单元352。图6是电源检测信号PALT为第二位准(低位准)时，根据本发明一实施例的输出级电路的选择电路35选用第二模式选择单元352产生切换信号Ssw的示意图。为便于说明，此处以虚线代表未被选用的元件与信号。

电源检测信号PALT为第二位准时，选择电路35利用第二模式选择单元352产生切换信号Ssw。此时，第一晶体管T1断开。因此，第一晶体管T2并不会影响切换信号Ssw的位准。另一方面，第二晶体管T2停止导通、第三晶体管T3导通。因为第二晶体管T2停止导通的缘故，第一电位电压V1并不会被传送至取样节电Nsam。因为第三晶体管T3导通的缘故，取样节点Nsam的电压会经由第三晶体管T3传送至开关电路33。据此，切换信号Ssw会依据取样节点Nsam的电压(取样电压Vsam)而为高位准，并使开关电路33导通至接地电压Gnd。

电源检测信号PALT为第二位准时，放大器致能电路361、362通过除能单元361b、362b产生放大器致能信号ENamp1、ENamp2。此时，除能单元361b、62b直接以低位准(例如：接地电压Gnd)的除能信号Vdis作为放大器致能信号ENamp1、ENamp2，进而将第一级放大器311、第二级放大器312除能。

根据本揭露的构想，第一晶体管T1与第二晶体管T2为具有相同类型的晶体管，而第三晶体管T3的类型与前两者不同。此外，第三晶体管T3不但类型与第一晶体管T1、第二晶体管T2不同，且导通与否的情形也不同。

根据图5、6的说明可以得知，本揭露利用电源检测信号PALT的位准能即时反应电源电压Vdd的特性，选用不同的模式选择单元产生切换信号Ssw。在电源检测信号PALT为高位准时，利用第一模式选择单元351产生切换信号Ssw；在电源检测信号PALT为低位准时，利用第二模式选择单元352产生切换信号Ssw。当电源检测信号PALT由高位准切换至低位准后，第二模式选择单元352利用预先储存的高位准的取样电压Vsam作为切换信号Ssw，并使输出节点Nout的电位能快速的经过开关电路33而连接至接地电压Gnd。即使电源信号Vdd持续下降，以取样电压Vsam作为切换信号Ssw的作法可以持续地使开关电路33维持导通，让输出节点Nout能持续地连接至接地电压Gnd。如此，即使放大器模块31仍有残存电荷，仍可从输出节点Nout被引导至接地端，以避免于输出节点Nout产生突波。进而防止扬声器产生爆音。

电源检测信号PALT可以是***内建的用以检测电源电压Vdd状态的电源检测信号PALT，亦可以是额外设计的用以检测电源电压Vdd状态的电源检测信号PALT。只要能够检测出电源电压Vdd电压大小改变的状况，即可应用于本实施例中。

请参见图7，其是根据本揭露构想的实现图5及图6的输出级电路30之一例的电路图。在图7中，放大器模块51包含放大器511、512。放大器511的正电源端耦接至电源电压Vdd、负电源端耦接至接地电压Gnd。放大器511的非反向输入端耦接于参考电压Vref(例如，1.1V)、反向输入端耦接于电阻R1、R2间。放大器512的正电源端耦接至电源电压Vdd、负电源端耦接至反向电源电压Vneg。放大器512的非反向输入端耦接于参考电压Vref、反向输入端耦接于电阻R3、R4间，且其输出共模电压(output common mode voltage)为接地电压(Gnd)。在一实施例中，利用多工器56a产生放大器致能信号ENamp1以致能/除能放大器511；以及利用多工器56b产生放大器致能信号ENamp2，以致能/除能放大器512。其中，多工器56a、56b的两个数据输入端分别接收除能信号Vdis(例如，0V)，以及从控制逻辑电路58提供的第二控制信号AUDctrl1、第三控制信号AUDctrl2。此外，多工器56a、56b的数据选择端从电源检测电路59接收电源检测信号PALT。

当多工器56a、56b的数据选择端所连接的电源检测信号PALT的电压为第一位准时，多工器56a、56b会将第二控制信号AUDctrl1、第三控制信号AUDctrl2当作放大器致能信号ENamp1、ENamp2传送至放大器511。因此，放大器511、512会根据放大器致能信号ENamp1、ENamp2的位准而操作。当数据选择端的电源检测信号PALT的电压为第二位准时，多工器56a、56b会将0V的除能信号Vdis当作放大器致能信号ENamp1、ENamp2传送至放大器511、512。连带的，放大器511、512会被除能。

此实施例假设第一模式选择单元551包含第一晶体管T1’；第二模式选择单元552包含第二晶体管T2’与第三晶体管T3’。其中，第一晶体管T1’、第二晶体管T2’为NOMS晶体管，第三晶体管T3’为PMOS晶体管。第一晶体管T1’的漏极耦接于控制逻辑电路58、栅极由接收电源检测信号PALT控制、源极耦接于开关电路53。第二晶体管T2’的漏极耦接于Vdd、栅极接收电源检测信号PALT、源极耦接于取样节点Nsam。第三晶体管T3’的源极耦接于取样节点Nsam、栅极接收电源检测信号PALT、漏极耦接于开关电路53。此外，第三晶体管T3’的源极与基极电性连接。

当电源检测信号PALT为第一位准时，第一晶体管T1’因为栅极为高位准而导通。并且，将由漏极接收的第一控制信号AUDsw传送至源极，作为切换信号Ssw使用。另一方面，第二晶体管T2’因为栅极为高位准而导通，并将漏极的电源电压Vdd导通至源极的取样节点Nsam。此时，储存电容Csam将被充电。再者，第三晶体管T3’因为栅极为高位准而停止导通。故，当电源检测信号PALT为第一位准时，第三晶体管T3’并不会影响切换信号Ssw的位准。

当电源检测信号PALT为第二位准时，第一晶体管T1’与第二晶体管T2’均因为栅极为低位准而停止导通。另一方面，第三晶体管T3’因为栅极为低位准而导通，并将源极的取样电压Vsam传送至漏极，作为切换信号Ssw使用。

请参见图8，其是根据本揭露构想的实现图5及图6的输出级电路30的另一例的电路图。与图7相较，此实施例的第二模式选择单元652额外使用第四晶体管T4”与第五晶体管T5”。此外，此实施例的第二晶体管T2”与第三晶体管T3”并不是直接由电源检测信号PALT所控制，而是由控制节点Nctrl控制。其中，控制节点Nctrl进一步通过第四晶体管T4”、第五晶体管T5”而受到电源检测信号PALT所控制。也就是说，此实施例的第二晶体管T2”、第三晶体管T3”是间接的受到电源检测信号PALT控制。在此实施例中，第一模式选择单元651包含第一晶体管T1”；第二模式选择单元652包含第二晶体管T2”、第三晶体管T3”、第四晶体管T4”、第五晶体管T5”。其中，第一晶体管T1”、第二晶体管T2”、第五晶体管T5”为PMOS晶体管；第三晶体管T3”与第四晶体管T4”为NMOS晶体管。为了避免因为PMOS晶体管(T1”、T2”、T5”)导通的缘故，导致储存电容Csam产生漏电，进而影响取样节点Nsam的电压。因此，此实施例将PMOS晶体管(T1”、T2”、T5”)的基极(bulk)耦接至取样节点Nsam。

在第一模式选择单元651中，第一晶体管T1”的源极耦接至控制逻辑电路58、栅极耦接于控制节点Nctrl、漏极耦接于开关电路53，并输出切换信号Ssw。第一晶体管T1”的导通与否，取决于控制节点Nctrl的电压。其中，控制节点Nctrl的电压另会受到第五晶体管T5”是否导通而决定。

在第二模式选择单元652中，第二晶体管T2”的源极耦接于取样节点Nsam、栅极耦接于控制节点Nctrl、漏极耦接于Vdd；第三晶体管T3”的漏极耦接于取样节点Nsam、栅极耦接于控制节点Nctrl、源极耦接于开关电路53。第二模式选择单元652利用第三晶体管T3”的源极输出Ssw；第四晶体管T4”的漏极耦接于接地电压Gnd、栅极耦接于电源检测信号PALT、源极耦接于控制节点Nctrl；以及第五晶体管T5”的漏极耦接于控制节点Nctrl、栅极耦接于电源检测信号PALT、源极耦接于取样节点Nsam。

在图8中，第一晶体管T1”、第二晶体管T2”、第三晶体管T3”的导通与否，取决于控制节点Nctrl的电压。其中，控制节点Nctrl的电压又进一步受到第四晶体管T4”、第五晶体管T5”是否导通的影响。

当电源检测信号PALT为第一位准(例如，高位准)时，第四晶体管T4”与第五晶体管T5”的栅极为高位准。第四晶体管T4”因为栅极为高位准而导通，进而使控制节点Nctrl为接地电压Gnd。第五晶体管T5”则因为栅极为高位准而停止导通。对第一晶体管T1”而言，其栅极因为与控制节点Nctrl相连的缘故而低位准的接地电压Gnd。此时第一晶体管T1”因为栅极的低位准而导通，并将源极的第一控制信号AUDsw传送至漏极。另一方面，第二晶体管T2”的栅极因为与控制节点Nctrl相连的缘故而为低位准的接地电压Gnd。据此，第二晶体管T2”将导通，并使取样节点Nsam的电压维持在高位准的电源电压Vdd。再者，第三晶体管T3”的栅极因为与控制节点Nctrl相连的缘故，为低位准的接地电压Gnd。因此，第三晶体管T3”并不会导通。

当电源检测信号PALT为第二位准(例如，低位准)时，第四晶体管T4”因为栅极为低位准而停止导通；第五晶体管T5”因为栅极为低位准而导通。因此，先前累积在储存电容Csam的电荷会从第五晶体管T5”传导至控制节点Nctrl。因此，控制节点Nctrl的电压为高位准。

当电源检测信号PALT为第二位准时，控制节点Nctrl的电压为高位准。此时，第一晶体管T1”与第二晶体管T2”都因为栅极的高位准而停止导通。因为第二晶体管T2”停止导通的缘故，取样节点Nsam的电压并不会受到第二晶体管T2”的影响。再者，第三晶体管T3”的栅极与控制节点Nctrl相连而为高位准。因此，第三晶体管T3”将导通，并将取样节点Nsam的电压(取样电压Vsam)传送至源极。因此，在电源检测信号PALT为第一位准时，第二模式选择单元652使用高位准的取样电压Vsam作为切换信号Ssw。

进一步归纳图8的晶体管的操作可以得知，电源检测信号PALT会影响第四晶体管T4”、第五晶体管T5”的导通与否，而且第四晶体管T4”、第五晶体管T5”会轮流导通。再者，第四晶体管T4”、第五晶体管T5”的导通与否，会改变控制节点Nctrl的电压。其后，控制节点Nctrl的电压会使第二晶体管T2”、第三晶体管T3”轮流导通。尽管此实施例的第二晶体管T2”、第三晶体管T3”的导通与否，并不是受到电源检测信号PALT的位准变化而改变。但是，电源检测信号PALT的位准，仍然通过间接的方式，控制第二晶体管T2”、第三晶体管T3”的导通或断开。

根据图7与图8的说明可以得知，本揭露并不需要特别限定选择电路的实现方式。以第二模式选择单元352为例，只要电源检测信号PALT的位准与第二模式选择单元352内的第二晶体管T2、第三晶体管T3存在连动的关系，使得第二模式选择单元352能在电源检测信号PALT为第一位准时，对储存电容Csm进行充电；并且，于电源检测信号PALT为第二位准时，提供取样电压Vsam作为切换信号Ssw即可。

是故，本揭露另可通过其他应用与设计方式，实现不同类型的选择电路。当一个选择电路能够在电源检测信号PALT为第一位准时，维持以第一控制信号AUDsw作为切换信号Ssw的控制方式，并同时将储存电容Csam充电至高位准；以及，能够在电源检测信号PALT第二位准时，利用储存电容Csam提供高位准的切换信号Ssw，则该选择电路即符合本揭露的构想。

附带一提的是，本揭露并不需要限定电源检测电路的类型。因此，除了利用芯片内的重设(power on reset)电路产生电源检测信号PALT外，也可能另外通过专用电路产生。

根据前述说明可以得知，由于电源检测信号PALT能精确且快速的反应电源电压Vdd的改变，让选择电路可以快速的改变切换信号Ssw。即，从由第一模式选择单元产生切换信号Ssw，切换至由第二模式选择单元产生切换信号Ssw。一旦第二模式选择单元被选择用于产生切换信号Ssw时，便可以利用储存电容Csam所提供的取样电压Vsam导通开关电路。因为开关电路导通接地电压Gnd与输出节点Nout的缘故，使得输出节点Nout的电位为接地电压Gnd。由于储存电容Csam已经预存电荷，切换信号Ssw可以继续保持在为高位准的取样电压Vsam。如此，也使得输出节点Nout能迅速的在音频芯片关机或电源电压中断时，得以持续地连接至接地端，让音频芯片中的残余电荷由接地端排除，而能有效地避免爆音现象。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种输出级电路，包含：

一放大器模块，具有一输出端，该放大器模块将一输入信号转换为一输出信号；

一开关电路，耦接于该输出端与一接地端之间；以及

一选择电路，耦接于该开关电路，依据一电源检测信号的位准，产生控制该开关电路的一切换信号，其中该电源检测信号的位准应一电源电压的变化而改变，且该选择电路包含：

一第一模式选择单元，接收一第一控制信号；以及

一第二模式选择单元，具有一储存电容，其中，

于该电源检测信号为一第一位准时，该第一模式选择单元以该第一控制信号作为该切换信号，且该第二模式选择单元使该储存电容充电至一高位准，以及

于该电源检测信号为一第二位准时，该第二模式选择单元将储存于该储存电容的电压作为该切换信号以导通该开关电路，进而使该放大器模块的该输出端接地，其中该第一位准高于该第二位准。

2.如权利要求1所述的输出级电路，其特征在于，该第一模式选择单元包含：

一第一晶体管，受控于该电源检测信号并接收该第一控制信号；

其中，当该电源检测信号为该第一位准时，该第一晶体管被导通，输出第一控制信号作为该切换信号而使该开关电路选择性导通；

其中，当该电源检测信号为该第二位准时，该第一晶体管是不导通。

3.如权利要求2所述的输出级电路，其特征在于，该第二模式选择单元包含一第二晶体管及一第三晶体管，该第二晶体管及该第三晶体管是依据该电源检测信号的位准导通或不导通；

其中，当该电源检测信号为该第一位准时，该第二晶体管导通而该第三晶体管不导通，一第一电位电压经由该第二晶体管对该储存电容充电；

其中，当该电源检测信号为该第二位准时，该第二晶体管不导通而该第三晶体管导通，该第三晶体管输出该储存电容的电压作为该切换信号并使该开关电路导通。

4.如权利要求3所述的输出级电路，其特征在于，

该第一晶体管是为N型晶体管，该第二晶体管是为N型晶体管，该第三晶体管是为P型晶体管，其中该第一晶体管、该第二晶体管、该第三晶体管的栅极是接收该电源检测信号，该储存电容是耦接于该第二晶体管及该第三晶体管之间，该第三晶体管的源极与基极是电性连接。

5.如权利要求3所述的输出级电路，其特征在于，

该第一晶体管是为P型晶体管，其中，该第一晶体管的栅极是耦接于一控制节点，该第一晶体管的第一端接收该第一控制信号，当该电源检测信号为该第一位准时，该第一晶体管的第二端输出该第一控制信号作为该切换信号；

该第二晶体管是为P型晶体管，该第二晶体管的栅极是耦接于该控制节点，该第二晶体管的第一端是接收该第一电位电压，且该第二晶体管的第二端耦接于一取样节点；

该第三晶体管为N型晶体管，该第三晶体管的栅极是耦接于该控制节点，该第三晶体管的第一端是耦接于该取样节点，且该第三晶体管的第二端输出该切换信号。

6.如权利要求5所述的输出级电路，其特征在于，该第二模式选择单元更包含：

一第四晶体管，该第四晶体管的第一端是接地，该第四晶体管的第二端是耦接于该控制节点，该第四晶体管受控该电源检测信号，且该第四晶体管是于该电源检测信号为该第一位准时导通；以及

一第五晶体管，是耦接于该控制节点与该取样节点之间，该第五晶体管受控该电源检测信号，且该第五晶体管是于该电源检测信号为该二位准时导通。

7.如权利要求6所述的输出级电路，其特征在于，该第四晶体管是为N型晶体管，该第五晶体管是为P型晶体管，且该第二晶体管与该第五晶体管的基极与源极是相互耦接。

8.如权利要求1所述的输出级电路，其特征在于，一电源电压是供应给该输出级电路，当该电源电压高于或等于一第一预设临界电压时，该电源检测信号为该第一位准；

其中，当该电源电压低于一第二预设临界电压时，该电源检测信号为该第二位准。

9.如权利要求8所述的输出级电路，其特征在于，该第一预设临界电压大于或等于该第二预设临界电压。

10.如权利要求1所述的输出级电路，其特征在于，该放大器模块是包括串接的第一级放大器与第二级放大器，该第一级放大器与该第二级放大器分别受控于一第二控制信号与一第三控制信号，该第二级放大器是与该开关电路耦接，该第二级放大器的共模电压是为一接地电压；

当该电源检测信号为该第二位准时，该第二控制信号与该第三控制信号是与该第一控制信号同时转态，进而除能该第一级放大器与该第二级放大器。

Images