CN108075756A - 一种开关电容电路及其控制方法 - Google Patents

Abstract

本申请提供一种开关电容电路及其控制方法，所述开关电容电路包括开关电容电路模块和摆率提升模块，所述摆率提升模块通过判断所述开关电容电路模块的摆率是否受限，在所述开关电容电路模块的摆率受限的情况下，为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。本申请的摆率提升模块只在检测到开关电容电路模块出现摆率受限的情况下，对摆率进行补偿，在摆率不受限的时候，不进行其他动作，即本申请的开关电容电路并没有通过增加运算放大器的输出电流来增加运算放大器的摆率，也即本申请提供了一种新的提高运算放大器摆率性能的方式。

Description

一种开关电容电路及其控制方法

技术领域

本发明属于模拟电路技术领域，尤其涉及一种开关电容电路及其控制方法。

背景技术

开关电容电路由于在精度、易于移植、可重新配置和编程等方面的优势而被广泛应用。如图1所示，为现有技术中的开关电容电路，通常情况下，图1中的开关由MOS(metal-oxide-semiconductor；金属-氧化物-半导体)晶体管实现。现有技术中的开关电容电路包括：运算放大器OPA、第一开关管SW1、第二开关管SW2、第三开关管SW3和电容C_H；其中，第一开关管SW1的一端作为开关电容电路的信号输入端V_in、另一端连接电容C_H的一端以及第二开关管SW2的一端；电容C_H的另一端连接第三开关管SW3的一端以及运算放大器(以下简称运放)OPA的负输入端；运算放大器OPA的正输入端接地，其输出端作为开关电容电路的信号输出端V_out，与第二开关管SW2的另一端、第三开关管SW3的另一端相连；其中，第一开关管SW1的控制端和第三开关管SW3的控制端连接第一时钟信号CK1；第二开关管SW2的控制端连接第二时钟信号CK2。这里，时钟信号CK1和CK2为两相非交叠时钟。

对于高速、低功耗的应用场合，开关电容电路的核心——运算放大器的大信号快速充、放电特性便成为了一个必须重点考虑的关键因素，其衡量指标称为“摆率”(slew-rate，SR)。如果运放的摆率性能不够，将导致开关电容电路的信号处理精度降低。通常运算放大器的摆率受限于运算放大器所能提供的最大输出电流。如图2所示，为运算放大器的摆率受限情况示意图，其中，当输入信号为较小的阶跃信号时，运算放大器没有发生摆率受限，基本为线性响应曲线，如图中小阶跃信号的线性响应曲线；当输入信号为大阶跃信号时，其理想状态应该为图2中虚线所示；但实际情况中，由于功耗的原因，对于大的阶跃信号，运算放大器将发生摆率受限，表现为阶跃响应上升过程中的大部分时间均为摆率受限，当阶跃响应上升到终值附近时，才又恢复为线性响应，如图2中大阶跃信号的摆率受限曲线。

现有技术中通常通过增大运算放大器的输出电流来提高运算放大器的摆率性能，但是这样会增加开关电容电路的功耗，如何提供其他方式来提高运算放大器的摆率性能成为亟待解决的问题。

发明内容

有鉴于此，本发明提供一种开关电容电路及其控制方法，以解决现有技术中通过增大运算放大器的输出电流提高运算放大器的摆率性能，导致开关电容电路的功耗也随之增大的问题。

为实现上述目的，本发明提供如下技术方案：

一种开关电容电路，包括：

开关电容电路模块和摆率提升模块；

所述摆率提升模块的输入端与所述开关电容电路模块的信号输入端相连，所述摆率提升模块的输出端与所述开关电容电路模块的信号输出端相连；

所述摆率提升模块用于判断所述开关电容电路模块的摆率是否受限，并在所述开关电容电路模块的摆率受限的情况下，为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。

优选地，所述摆率提升模块包括：时序控制电路、摆率检测电路和逻辑控制电路；

所述时序控制电路包括第二时钟信号输入端以及时序信号输出端，所述第二时钟信号输入端用于接收所述第二时钟信号，所述时序控制电路用于对所述第二时钟信号进行延时和逻辑运算处理并由所述时序信号输出端输出至所述逻辑控制电路的第三输入端和第四输入端；

所述时序控制电路用于输出控制所述逻辑控制电路输入端的信号指令；

所述摆率检测电路包括输入端、第一参考电压输入端、第二参考电压输入端、第一阈值输入端、第二阈值输入端、第一时钟信号输入端和所述第二时钟信号输入端，以及第一控制信号输出端和第二控制信号输出端；

所述摆率检测电路的输入端连接所述开关电容电路模块的信号输入端，用于接收输入信号；所述第一参考电压输入端连接第一参考电压、所述第二参考电压输入端连接第二参考电压、所述第一阈值输入端连接第一阈值、所述第二阈值输入端连接第二阈值、第一时钟信号输入端连接第一时钟信号、所述第二时钟信号输入端连接第二时钟信号，所述第一时钟信号与所述第二时钟信号为两相非交叠时钟信号；所述摆率检测电路的第一控制信号输出端连接所述逻辑控制电路的第一输入端、第二控制信号输出端连接所述逻辑控制电路的第二输入端；所述摆率检测电路用于检测所述开关电容电路模块的摆率是否受限；

所述逻辑控制电路包括所述第一参考电压输入端和所述第二参考电压输入端及输出端，所述第一参考电压输入端连接所述第一参考电压、所述第二参考电压输入端连接所述第二参考电压，所述输出端作为所述摆率提升模块的输出端；所述逻辑控制电路用于控制摆率提升模块的输出端是否连接到所述开关电容电路模块的信号输出端。

优选地，所述逻辑控制电路包括：第一与非门、第一反相器、第二与非门、第二反相器、第四开关管、第五开关管；

所述第一与非门的输出端连接所述第一反相器的输入端；

所述第一反相器的输出端连接所述第五开关管的控制端；

所述第五开关管的第一端连接所述开关电容电路的信号输出端、第二端连接所述第一参考电压输入端；

所述第二与非门的输出端连接所述第二反相器的输入端；

所述第二反相器的输出端连接所述第四开关管的控制端；

所述第四开关管的第一端连接所述第二参考电压输入端、第二端连接所述开关电容电路模块的信号输出端。

优选地，所述时序控制电路包括：

第三与非门、第四与非门、第五与非门、第三反相器、第四反相器、第五反相器和第六反相器；

所述第三与非门的第一端、第四与非门的第二端、第三反相器的输入端、第五反相器的输入端作为第二时钟信号输入端；

所述第三与非门的第二端连接所述第三反相器的输出端；

所述第三与非门的输出端连接所述第四反相器的输入端；

所述第四反相器的输出端连接所述第五与非门的第一端；

所述第四与非门的第二端连接所述第五反相器的输出端；

所述第四与非门的输出端连接所述第五与非门的第二端；

所述第五与非门的输出端连接所述第六反相器的输入端；

所述第六反相器的输出端作为所述时序信号输出端。

优选地，所述摆率检测电路包括：第一比较器和第二比较器，所述第一比较器和所述第二比较器均为两相时钟工作的比较器；

所述第一比较器用于将所述输入信号和所述第一阈值进行比较，根据比较结果输出所述第一控制信号，所述第一比较器的输出端为所述第一控制信号输出端；

所述第二比较器用于将所述输入信号和所述第二阈值进行比较，根据比较结果输出所述第二控制信号，所述第二比较器的输出端为所述第二控制信号输出端。

优选地，所述第一比较器的负输入端与所述第二比较器的正输入端均作为所述输入信号的输入端；

所述第一比较器的正输入端用于输入所述第一阈值；

所述第二比较器的负输入端用于输入所述第二阈值。

优选地，所述开关电容电路模块包括：运算放大器、第一开关管、第二开关管、第三开关管和电容；

所述第一开关管的第一端作为所述开关电容电路模块的信号输入端、第二端连接所述电容的一端和所述第二开关管的第一端；

所述电容的另一端连接所述运算放大器的负输入端；

所述运算放大器的负输入端连接所述第三开关管的第一端、正输入端接地；

所述运算放大器的输出端、第二开关管的第二端以及所述第三开关管的第二端相连，并作为所述开关电容电路模块的信号输出端；

其中，所述第一开关管和第三开关管的控制端接收所述第一时钟信号的控制；所述第二开关管的控制端接收所述第二时钟信号的控制。

本发明还提供一种开关电容电路的控制方法，应用于上面任意一项所述的开关电容电路，所述控制方法包括：

接收输入信号、第一参考电压、第二参考电压、第一阈值、第二阈值、第一时钟信号和第二时钟信号，其中所述第一时钟信号和所述第二时钟信号为两相非交叠时钟信号；

通过摆率提升模块判断所述开关电容电路模块的摆率是否受限；

若是，则控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。

优选地，所述控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿的时间段位于所述开关电容电路模块工作周期的半个周期内，且小于所述开关电容电路模块工作周期的半个周期。

优选地，所述摆率提升模块包括时序控制电路、摆率检测电路和逻辑控制电路；所述通过摆率提升模块判断所述开关电容电路的摆率是否受限具体包括：

预设第一阈值和第二阈值；

通过所述摆率检测电路将所述输入信号分别和所述第一阈值、所述第二阈值进行比较，判断所述开关电容电路的摆率是否受限，并输出第一控制信号和第二控制信号。

优选地，所述控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿具体过程为：

提供第一参考电压和第二参考电压；

将所述摆率检测电路输出的所述第一控制信号和所述第二控制信号，以及所述时序控制电路输出的时序信号进行逻辑运算，控制所述第一参考电压为所述开关电容电路模块的输出信号提供摆率补偿，或控制所述第二参考电压为所述开关电容电路模块的输出信号提供摆率补偿。

优选地，所述控制所述第一参考电压为所述开关电容电路模块的输出信号提供摆率补偿的具体方式为：

控制第五开关管闭合，使所述第一参考电压加载在所述开关电容电路模块的输出信号上，以提高所述开关电容电路模块的摆率性能；

所述控制所述第二参考电压为所述开关电容电路模块的输出信号提供摆率补偿的具体方式为：

控制第四开关管闭合，使所述第二参考电压加载在所述开关电容电路模块的输出信号上，以提高所述开关电容电路模块的摆率性能。

经由上述的技术方案可知，本发明提供的开关电容电路及其控制方法，所述开关电容电路包括开关电容电路模块和摆率提升模块，所述摆率提升模块通过判断所述开关电容电路模块的摆率是否受限，在所述开关电容电路模块的摆率受限的情况下，为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。本申请的摆率提升模块只在检测到开关电容电路模块出现摆率受限时，对摆率进行补偿，在摆率不受限的时候，不进行其他动作，即本申请的开关电容电路并没有通过增加运算放大器的输出电流来增加运算放大器的摆率，也即本申请提供了一种新的提高运算放大器摆率性能的方式。

进一步地，相对于现有技术中通过增加运算放大器的输出电流提高摆率性能的方式，本申请提供的开关电容电路能够在不增加或增加较小的开关电容电路功耗的前提下实现摆率的大幅提升，具有很好的应用前景和推广价值。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中提供的开关电容电路结构示意图；

图2为现有技术中开关电容电路摆率受限情况示意图；

图3为本发明提供的开关电容电路原理说明图；

图4为本发明提供的开关电容电路工作时间段说明图；

图5为本发明提供的一种开关电容电路结构示意图；

图6为本发明提供的一种开关电容电路模块为采样保持电路时的结构示意图；

图7为CK1为高电平时，图6开关电容电路的状态结构示意图；

图8为CK2为高电平时，图6开关电容电路的状态结构示意图；

图9为本发明实施例提供的一种开关电容电路结构示意图；

图10为本发明实施例提供的一种摆率提升模块结构示意图；

图11为本发明实施例提供的一种开关电容电路摆率提升时序图；

图12为本发明实施例提供的一种静态功耗为零的比较器结构示意图；

图13为本发明实施例提供的现有开关电容电路与本申请开关电容电路输出信号对比图；

图14为本发明实施例提供的一种开关电容电路控制方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

线性***情况下，开关电容电路的工作过程可以等效为简单RC网络的充、放电过程，当输入幅度为V₀的阶跃电压时，其输出V_out可表示为:

V_out＝V₀[1-exp(-t/τ)] (1)

其中，τ＝RC，由上述公式可得阶跃响应的斜率为：

而非线性***情况下，运算放大器发生摆率现象，运算放大器的摆率SR表示如下：

其中，I_SS为运放的最大输出电流，C_L为运放的负载电容。

由(3)式可知，运算放大器的摆率大小取决于运放输出的最大电流I_SS。

由(2)式可知，阶跃响应的最大斜率为只要该最大斜率小于摆率，就不会发生摆率受限现象。也即，V₀＜τ·SR时，运放不会发生摆率受限现象，其中SR是(3)式的摆率。

在后面的描述中，V₀表示开关电容电路输出端的终值电压，V_out表示开关电容电路的输出端或输出端电压。

由前所述，运算放大器的摆率直接与运放输出电流的大小成正比，如果电流小，摆率就小，那么大阶跃信号作为输入时将导致输出达到终值所需要的时间很长，所以，一般现有技术设计，都设计运放的输出电流足够大，以便不发生摆率现象。但是，这种实现摆率提升的方式是以增大电路的功耗为代价实现的。而低功耗是当前集成电路技术发展和市场的必然选择和要求，导致上述的摆率提升技术不能满足具体的需求。迫切需要有新的方案或技术来解决摆率受限的问题。

本发明提供的开关电容电路可以把运放的摆率设定的较小，这样，功耗降低，且可以使得大阶跃信号达到终值所需的时间不会增加。其原理是：对于大阶跃信号，本发明采用的摆率提升模块可以使现有开关电容电路在工作周期内，尽可能多的时间是线性响应；而传统的设计则不能确保工作周期内尽可能多的时间是线性响应，是否线性响应完全取决于终值信号的大小。

下面结合附图说明本发明提供的开关电容电路的工作原理：

本发明提出针对阶跃信号的幅度分为几种情况进行充电或放电，如图3所示。图3中，V_comn≈-τ·SR，为预设的第一阈值；相应的，V_comp≈τ·SR，为预设的第二阈值；V_refn为预设的第一参考电压，V_refp为预设的第二参考电压，参考电压一般定义为开关电容电路可以处理的信号电压的最大值(例如V_refp)和最小值(例如V_refn)。如图3所示，Aa区域定义为V_refn≤V_o＜V_comn，Ab区域定义为V_comn≤V_o＜0，Ac区域定义为0≤V_o＜V_comp，Ad区域定义为V_comp≤V_o≤V_refp。

本发明以开关电容电路模块为两相时钟工作的采样保持电路为例进行说明，设两相时钟的周期为T(这也是开关电容电路或开关电容电路模块工作周期)，由于是按时钟周期工作，描述时可以说采样保持电路的采样阶段发生在时间段(0，T/2)，采样保持电路的保持阶段发生在时间段(T/2，T)，或者说采样保持电路的采样阶段发生在时间段(T/2，T)，采样保持电路的保持阶段发生在时间段(0，T/2)；一般采样保持电路的增益为1，那么，采样保持电路工作于保持阶段的终值信号V_o就等于采样保持电路的输入信号V_in。对于增益为G的开关电容电路，其保持阶段的终值信号V_o等于输入信号V_in的G倍。并且以充电为例，也即Ac和Ad区域进行说明(放电过程与此类似，放电过程涉及Aa和Ab区域)。这里的充电(或放电)是指开关电容电路保持阶段的信号建立过程。

情况1：图3中的Ac区域，通过摆率检测电路判断终值范围为0≤V₀＜V_comp时，本发明的摆率提升模块不做任何调整，开关电容电路工作在线性响应状态；

情况2：图3中的Ad区域，通过摆率检测电路判断终值电压的范围为V_comp≤V_o≤V_refp时，整个充电过程分为几个阶段，如图4所示的时间分段，其中t₁和t₂为可调的预定义时间。这里，T为开关电容电路的工作周期。

阶段1：从时间0到t₁，开关电容电路对输出端进行充电，这时开关电容电路摆率受限，是非线性响应，该阶段结束时电容上的电压值为V₁。

阶段2：从时间t₁到时间t₂，在输出端增加从参考电压V_refp到输出端的线性充电，补偿原开关电容电路的摆率受限，在该段时间内，电路是线性响应，该阶段结束时电容上的电压值为V₂。

阶段3：从时间t₂到时间T/2，切断从参考电压V_refp到输出端的线性充电，此时电容上的电压V₂与终值电压V₀之间的差值V_d已经缩小，满足V_d＜τ·SR，那么，该段时间内也没有发生摆率受限，开关电容电路工作在线性区。

由上可知，对于情况1，电路完全是线性响应，没有发生摆率现象；而对于情况2，三个阶段的充电中最后两个阶段都是线性响应，也就是说在电路保持阶段的工作时间段(0，T/2)(或(T/2，T))中，电路有绝大部分时间都是线性响应，相当于摆率提升，提高了电路的性能。

本实施例中补偿原开关电容电路的摆率受限的时间为时间t₁到时间t₂，需要说明的是，时间t₁与时间t₂，可以依据实际情况进行设置，本发明中对此不做限定。

基于此，本发明提供一种开关电容电路，如图5所示，包括：开关电容电路模块SW和摆率提升模块SRC；摆率提升模块SRC的输入端与开关电容电路模块SW的信号输入端V_in相连，摆率提升模块SRC的输出端与开关电容电路模块SW的信号输出端V_out相连；摆率提升模块SRC用于判断开关电容电路模块SW的摆率是否受限，并在开关电容电路模块SW的摆率受限的情况下，为开关电容电路模块SW的输出信号提供摆率补偿，以提高开关电容电路模块的摆率性能。

需要说明的是，本实施例中不限定开关电容电路模块SW的具体形式，任何具有运算放大器的开关电容电路模块，均可能会出现摆率受限情况，本实施中的摆率提升模块SRC可以连接在具有运算放大器的开关电容电路模块的输入端和输出端，并在开关电容电路模块的摆率受限的情况下，对所述具有运算放大器的开关电容电路模块的摆率进行补偿，因此，本领域技术人员可以在不付出创造性劳动的基础上，对其他开关电容电路模块进行摆率补偿。

本发明对开关电容电路模块不进行限定，为方便描述，本发明实施例可选地，所述开关电容电路模块为采样保持电路，具体如图6所示，本发明实施例提供的开关电容电路包括：运算放大器(在本说明书中简称运放或放大器)OPA、第一开关管SW1、第二开关管SW2、第三开关管SW3、摆率提升模块SRC和电容C_H；第一开关管SW1的第一端作为开关电容电路的信号输入端，用于接收输入信号V_in；第一开关管SW1的第二端连接电容C_H的一端和第二开关管SW2的第一端；电容C_H的另一端连接放大器OPA的负输入端；放大器OPA的负输入端连接第三开关管SW3的第一端；放大器的正输入端接地；放大器OPA的输出端、第二开关管SW2的第二端、第三开关管SW3的第二端以及摆率提升模块SRC的输出端相连，并作为开关电容电路的信号输出端，用于输出开关电容电路的输出信号V_out；摆率提升模块SRC的输入端与第一开关管SW1的第一端相连，用于判断开关电容电路的摆率是否受限，并在开关电容电路的摆率受限时，为开关电容电路的输出信号V_out提供摆率补偿，以提高开关电容电路的摆率性能；其中，第一开关管SW1和第三开关管SW3的控制端接收第一时钟信号CK1的控制；第二开关管SW2的控制端接收第二时钟信号CK2的控制，第一时钟信号CK1与第二时钟信号CK2为两相非交叠时钟信号。

本实施例中开关电容电路整体工作原理如下：当第一时钟信号CK1为高电平时，第一开关管SW1和第三开关管SW3闭合，此时第二时钟信号CK2为低电平，第二开关管SW2断开，摆率提升模块SRC把输入信号V_in与V_comp和V_comn两个比较阈值电压进行比较，在该时钟相位内，摆率提升模块SRC内部的逻辑控制电路使得摆率提升模块SRC的输出与输出端V_out断开。摆率提升模块SRC的具体细节下面阐述，此时图6的工作状态如图7所示。由图7可知，输入信号V_in被采样在电容C_H上。

当第一时钟信号CK1为低电平时，第一开关管SW1和第三开关管SW3断开，此时第二时钟信号CK2为高电平，第二开关管SW2闭合，在该时钟相位内摆率提升模块SRC输出并保持V_in与V_comp和V_comn两个阈值电压比较的结果到逻辑控制电路，用于控制摆率提升模块SRC的输出是否连接到输出端V_out，为输出端提供摆率补偿，以提高电路的摆率性能。摆率提升模块SRC的具体细节下面阐述，此时图6的工作状态如图8所示。由图8可知，在输出端信号建立过程中，如果发生摆率受限，摆率提升模块SRC可以提供摆率补偿，使得电路的摆率性能大大提高。

参考图9，本实施例中摆率提升模块SRC包括：时序控制电路S1、摆率检测电路S2和逻辑控制电路S3。时序控制电路S1包括第二时钟信号输入端CK2以及时序信号输出端SCK，第二时钟信号输入端CK2用于接收第二时钟信号CK2，时序控制电路S1用于对第二时钟信号CK2进行延时和逻辑运算处理并由时序信号输出端SCK输出至逻辑控制电路S3的第三输入端和第四输入端；时序控制电路S1用于输出控制逻辑控制电路S3输入端的信号指令。

需要说明的是，为使图文对应，并便于画图，本申请中将某某输入端在说明书附图中用某某信号标识，如第二时钟信号输入端在附图中标识为CK2，时序信号输出端在附图中标识为SCK；以下说明相似，本实施例中不再进行详细说明。

摆率检测电路S2包括输入端V_in、第一参考电压输入端V_refn、第二参考电压输入端V_refp、第一阈值输入端V_comn、第二阈值输入端V_comp、第一时钟信号输入端CK1和第二时钟信号输入端CK2，以及第一控制信号输出端SDN和第二控制信号输出端SUP。

摆率检测电路S2的输入端连接输入信号V_in；摆率检测电路S2的第一控制信号SDN输出端连接逻辑控制电路S3的第一输入端、第二控制信号SUP输出端连接逻辑控制电路S3的第二输入端；逻辑控制电路S3包括第一参考电压输入端V_refn和第二参考电压输入端V_refp及输出端，第一参考电压输入端V_refn连接第一参考电压V_refn、第二参考电压输入端V_refp连接第二参考电压V_refp，输出端作为摆率提升模块的输出端；逻辑控制电路S3用于控制摆率提升模块SRC的输出端是否连接到开关电容电路的信号输出端V_out。

时序控制电路S1输入端连接第二时钟信号CK2，输出时序信号SCK，时序控制电路S1基于第二时钟信号CK2产生预定的摆率补偿时序，其输出SCK连接至逻辑控制电路S3的第三输入端和逻辑控制电路S3的第四输入端。

摆率检测电路S2的输入端包括第一时钟信号CK1、第二时钟信号CK2、第一参考电压V_refn、第二参考电压V_refp，第一阈值V_comn和第二阈值V_comp和输入信号V_in的输入端；摆率检测电路S2的输出端包括第一控制信号SDN的输出端和第二控制信号SUP的输出端；第一控制信号SDN连接控制逻辑电路S3的第一输入端、第二控制信号SUP连接控制逻辑电路S3的第二输入端。

需要说明的是，本发明实施例中第一开关管、第二开关管、第三开关管、第四开关管和第五开关管均可用MOS管实现或者其他实现开关功能的器件实现。

参考图10，本实施中时序控制电路S1包括：第三与非门G1、第四与非门G4、第五与非门G5、第三反相器G2、第四反相器G11、第五反相器G3和第六反相器G6；第三与非门G1的第一端、第四与非门G4的第二端、第三反相器G2的输入端、第五反相器G3的输入端连接第二时钟信号CK2；第三与非门G1的第二端连接第三反相器G2的输出端；第三与非门G1的输出端连接第四反相器G11的输入端；第四反相器G11的输出端连接第五与非门G5的第一端；第四与非门G4的第二端连接第五反相器G3的输出端；第四与非门G4的输出端连接第五与非门G5的第二端；第五与非门G5的输出端连接第六反相器G6的输入端；第六反相器G6的输出端作为时序控制电路S1的输出端。

继续参考图10，本实例中摆率检测电路S2包括：第一比较器COMP1和第二比较器COMP2，第一比较器COMP1和第二比较器COMP2均为两相时钟工作的比较器；第一比较器COMP1用于将输入信号V_in和第一阈值V_comn进行比较，比较结果的输出为第一控制信号SDN；第二比较器COMP2用于将输入信号V_in和第二阈值V_comp进行比较，比较结果的输出为第二控制信号SUP。

需要说明的是，根据开关电容电路的设计不同，以及第一阈值V_comn、第二阈值V_comp和输入信号V_in的大小关系，可以将第一阈值V_comn、第二阈值V_comp和输入信号V_in输入进第一比较器COMP1和第二比较器COMP2的不同端口，本实施例中对此不做限定，可选地，第一阈值V_comn小于第二阈值V_comp，优选地，如图10所示，第一比较器COMP1的负输入端与第二比较器COMP2的正输入端均连接输入信号V_in；第一比较器COMP1的正输入端连接第一阈值V_comn；第二比较器COMP2的负输入端连接第二阈值V_comp。

继续参考图10，本实例中逻辑控制电路S3包括：第一与非门G7、第一反相器G9、第二与非门G8、第二反相器G10、第四开关管SW4、第五开关管SW5、第一参考电压输入端、第二参考电压输入端及输出端；第一与非门G7的第一端连接时序信号SCK、第二端连接第一控制信号SDN，其输出端连接第一反相器G9的输入端；第一反相器G9的输出端连接第五开关管SW5的控制端；第五开关管SW5的第一端连接开关电容电路的信号输出端V_out、第五开关管SW5的第二端连接所述第一参考电压输入端，所述第一参考电压输入端连接第一参考电压V_refn；第二与非门G8的第一端和第二端分别连接第二控制信号SUP和时序信号SCK，其输出端连接第二反相器G10的输入端；第二反相器G10的输出端连接第四开关管SW4的控制端；第四开关管SW4的第一端连接所述第二参考电压输入端，所述第二参考电压输入端连接第二参考电压V_refp、第四开关管SW4的第二端连接开关电容电路的信号输出端V_out。

本实施例中第一反相器G9输出信号为S21、第二反相器G10输出信号为S22，通过图10中所示的电路，通过逻辑运算，可以得到摆率补偿时序图，如图11所示。本发明实施例中，为说明方便，全部以高电平作为电路使能，开关闭合的信号，在本发明的其他实施例中，还可以以低电平作为电路使能，开关闭合的信号，本实施例对此不做限定。

本申请中图10所示摆率提升模块SRC的工作原理为：当第一时钟信号CK1为高电平时，第一比较器COMP1和第二比较器COMP2把输入信号V_in分别与第二阈值V_comp和第一阈值V_comn进行比较。此时，两个比较器的输出全部是低电平。当第二时钟信号CK2为高电平时，第一比较器COMP1和第二比较器COMP2把比较的结果输出并保持该结果到CK2高电平结束为止。当输入信号V_in处于第二阈值V_comp和第一阈值V_comn之间时，两个比较器都输出低电平；当输入信号V_in大于第二阈值V_comp时，第二比较器COMP2输出高电平，第一比较器COMP1输出低电平；当输入信号V_in小于第一阈值V_comn时，第一比较器COMP1输出高电平，第二比较器COMP2输出低电平。本实施例中可选地，V_comp＞V_comn，其中，第二阈值V_comp是指阶跃的终值信号大于该值(也即发生向上阶跃)时发生摆率现象，第一阈值V_comn是指阶跃的终值信号小于该值(也即发生向下阶跃)时发生摆率现象。

本发明实施例中，设定第三反相器G2和第五反相器G3有不同的传输延迟，则由图10可知，经过逻辑门G1-G6以及G11的运算，可获得的时序信号SCK如图11所示，时序信号SCK只在第二时钟信号CK2为高电平时才会出现高电平，而且时序信号SCK高电平的位置处于第二时钟信号CK2高电平位置的中间，进一步，通过修改逻辑门G2和G3的延迟值，可以使得时序信号SCK高电平的位置相对于第二时钟信号CK2高电平的位置向左或向右移动，同样，通过修改逻辑门G2和G3的延迟值，可以使得时序信号SCK高电平的持续时间增加或减小。

具体的，第二时钟信号CK2输入到时序控制电路S1，时序控制电路S1输出时序信号SCK，用于设定合理的时间段对发生的摆率受限进行补偿。摆率检测电路S2通过第一比较器COMP1和第二比较器COMP2检测输入信号V_in的范围(根据开关电容电路是否有增益，可以知道开关电容电路输出端终值V₀的范围，例如可认为V₀＝G·V_in，其中，G表示开关电容电路的增益。这里，假设G＝1，那么，V₀＝V_in)，判断是否可能发生摆率受限现象，进而产生第一控制信号SDN和第二控制信号SUP。

如果摆率检测电路S2根据输入信号V_in判断出不会发生摆率现象，那么第一控制信号SDN和第二控制信号SUP在第二时钟信号CK2高电平期间一直为低电平，从图10中逻辑控制电路S3的运算可知，信号S21和信号S22在第二时钟信号CK2为高电平期间一直为低电平，也即图10中的摆率提升模块SRC对输出信号V_out不产生任何作用和影响；如果摆率检测电路判断输入信号V_in不在比较阈值V_comp和V_comn之间，那么电路发生摆率现象，那么，在第二时钟信号CK2高电平期间，第一控制信号SDN和第二控制信号SUP两者中将有一个为高电平，另一个为低电平，也即第一控制信号SDN为高电平且第二控制信号SUP为低电平；或者第二控制信号SUP为高电平且第一控制信号SDN为低电平。

如图10和图11所示，以第二控制信号SUP为高电平，第一控制信号SDN为低电平为例，那么在第二时钟信号CK2高电平期间，第一反相器G9输出信号S21一直为低电平，第二反相器G10输出信号S22就与时序信号SCK一致。那么，在时序信号SCK的控制下，第四开关管SW4闭合，通过第二参考电压V_refp对发生摆率现象的输出信号V_out进行补偿，以提升摆率。同理，在第二时钟信号CK2高电平期间，第二控制信号SUP为低电平，第一控制信号SDN为高电平的情况与上述情况类似，这时，第五开关管SW5闭合，通过第一参考电压V_refn对发生摆率现象的输出信号V_out进行补偿，以提升摆率。

第四开关管SW4和第五开关管SW5与输出端V_out连接，由于寄生等原因可能会引起信号直流失调，但是，通过差分电路结构等方式和方法消除这一现象。

需要说明的是，上述仅说明了开关电容电路发生摆率受限时通过充电进行摆率补偿的时序，图11括号中时序为开关电容电路发生摆率受限时通过放电进行摆率补偿的时序，放电工作原理与充电过程相似，本实施中对此不做详细描述。

通过上述描述可以得知，本发明实施例提供的开关电容电路，通过增加摆率补偿模块SRC，可以大大提高开关电容电路的摆率性能。在开关电容电路工作过程中，通过检测是否存在摆率受限，而采用图11的时序通过补偿来提高电路输出的摆率性能；且本发明实施例中还可以通过调整逻辑门的传输延迟来实现摆率补偿时间节点和补偿时间长度的控制，进而可以优化开关电容电路的性能，包括功耗的降低和精度的提高等。

本发明实施例中的摆率提升模块只在检测到开关电容电路出现摆率受限时，才对摆率适时地进行补偿；在摆率不受限的时候，不进行任何操作，即本申请的开关电容电路没有通过增加运算放大器的输出电流来增加运算放大器的摆率。

本发明提供的第一比较器COMP1和第二比较器COMP2可以采用零静态功耗的动态比较器，同时，摆率提升模块中的逻辑门也没有静态功耗。这样，本发明提供的摆率提升模块在提高开关电容电路摆率性能的同时，没有额外的增加功耗。也即本发明是低功耗的开关电容电路摆率增强装置。

上述的零静态功耗的动态比较器可以采用如图12所示的电路。该电路由NMOS晶体管M3、M4、M7、M8和M9，PMOS晶体管M5、M6和M10，电容C1和C2，与非门G16和G18，反相器G17和G19组成。这里，电容C1和C2可以仅仅是寄生电容，也可以是包含寄生电容的真实电容。该比较器的连接关系如下：晶体管M10的源端连接电源电压VDD，其栅端连接时钟CK2的反相信号其漏端连接晶体管M5和M6的源端；晶体管M5的栅端连接节点V₁，其漏端连接节点V₂；晶体管M6的栅端连接节点V₂，其漏端连接节点V₁；晶体管M3的栅端连接节点V₁，其漏端连接节点V₂；晶体管M4的栅端连接节点V₂，其漏端连接节点V₁；晶体管M9的漏端与晶体管M3和M4的源端连接，其栅端连接第二时钟信号CK2，其源端连接地GND；晶体管M7的栅端连第一时钟信号CK1，其源端连接输入信号V_IN，其漏端连接节点V₁；晶体管M8的栅端连接第一时钟信号CK1，其漏端连接信号V_REF，其源端连接节点V₂；这里，晶体管M7和M8作为开关管，其源端和漏端的位置可以互换。电容C1的一端连接节点V₁，另一端接地GND；电容C2的一端连接节点V₂，另一端接地GND。与非门G16的第一端连接第二时钟信号CK2，其第二端连接节点V₁，其输出连接反相器G17的输入，反相器G17的输出连接比较器输出端Von；与非门G18的第一端连接第二时钟信号CK2，其第二端连接节点V₂，其输出连接反相器G19的输入，反相器G19的输出连接比较器输出端Vop。

图12的动态比较器的工作原理如下：第一时钟信号CK1和第二时钟信号CK2是两相非交叠时钟。当第一时钟信号CK1为高电平时，输入信号V_IN和比较参考电压V_REF的值保存在电容C1和C2上，这时，第二时钟信号CK2为低电平，逻辑门G16，G17，G18和G19的运算使得比较器输出端Vop和Von全部为低电平；当第二时钟信号CK2为高电平时，晶体管M9和M10导通，由晶体管M3-M6组成的正反馈电路对节点V₁和节点V₂的电压进行比较并最终使得节点V₁和节点V₂稳定为高电平或低电平；也即，当第二时钟信号CK2变为高电平时，如果节点V₁的电压大于节点V₂的电压，那么，由于晶体管M3-M6组成的正反馈作用，导致节点V₁最终变为高电平，节点V₂最终变为低电平，逻辑门G16，G17，G18和G19的运算使得比较器输出端Vop为低电平和Von为高电平；反之，当第二时钟信号CK2变为高电平时，如果节点V₁的电压小于节点V₂的电压，那么，由于晶体管M3-M6组成的正反馈作用，导致节点V₁最终变为低电平，节点V₂最终变为高电平，逻辑门G16，G17，G18和G19的运算使得比较器输出端Vop为高电平和Von为低电平。由于整个电路在工作中没有直流通路，所以静态功耗为零。该动态比较器用作图10中的比较器时，这里的比较参考电压V_REF输入端可以连接V_comn或V_comp，同样，可以按照图9和图10的需要选择节点Von或节点Vop作为第一控制信号SDN或第二控制信号SUP。

分别采用现有技术开关电容电路，如图1所示结构和本申请提供的开关电容电路，如图6所示的电路结构，在输入信号为±800mV时，采用图1开关电容电路的输出信号如图13中Vout_without曲线，即标示为“+”的曲线，采用本发明图6所示的开关电容电路的输出信号如图13中Vout_with曲线，即标示为“o”的曲线。由图13的两根曲线比较可知，采用本发明的电路，输出信号的摆率性能得到大大的改善，即输入方波信号，输出基本为方波信号。

需要说明的是，本发明中是以CMOS工艺进行说明的，本发明中的各个晶体管和逻辑电路也可以通过其他工艺实现，例如bipolar工艺或BiCMOS工艺，本发明实施例对此不做限定；另外，本发明中提到的时序实现电路只是一种表现形式，其他方式实现的如图11所示的时序特性的电路也在本发明的保护范围之内。

本发明实施例还对应提供一种开关电容电路的控制方法，应用于上面实施例所述的开关电容电路，如图14所示，所述控制方法具体包括：

步骤S101：接收输入信号、第一参考电压、第二参考电压、第一阈值、第二阈值、第一时钟信号和第二时钟信号，其中所述第一时钟信号和所述第二时钟信号为两相非交叠时钟信号；

步骤S102：通过摆率提升模块判断所述开关电容电路模块的摆率是否受限；

步骤S103：若是，则控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。

步骤S104：若否，则所述摆率提升模块不对开关电容电路模块的输出端提供摆率补偿。

本实施例中，所述摆率提升模块包括时序控制电路、摆率检测电路和逻辑控制电路；所述通过摆率提升模块判断所述开关电容电路模块的摆率是否受限具体包括：预设第一阈值和第二阈值；通过所述摆率检测电路将所述输入信号分别和所述第一阈值、所述第二阈值进行比较，判断所述开关电容电路模块的摆率是否受限，并输出第一控制信号和第二控制信号。

所述控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿具体过程为：提供第一参考电压和第二参考电压；将所述摆率检测电路输出的所述第一控制信号和所述第二控制信号，以及所述时序控制电路输出的时序信号进行逻辑运算，控制所述第一参考电压为所述开关电容电路模块的输出信号提供摆率补偿，或控制所述第二参考电压为所述开关电容电路模块的输出信号提供摆率补偿。

所述控制所述第一参考电压为所述开关电容电路模块的输出信号提供摆率补偿的具体方式为：控制第五开关管闭合，使所述第一参考电压加载在所述开关电容电路模块的输出信号上，以提高所述开关电容电路模块的摆率性能；所述控制所述第二参考电压为所述开关电容电路模块的输出信号提供摆率补偿的具体方式为：控制第四开关管闭合，使所述第二参考电压加载在所述开关电容电路模块的输出信号上，以提高所述开关电容电路模块的摆率性能。

需要说明的是，本实施例中所述控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿的时间段位于所述开关电容电路模块工作周期的半个周期内，且小于所述开关电容电路模块工作周期的半个周期，而且可以依据实际情况进行设定，本实施例中对此不做限定。

本发明实施例中的摆率提升模块只在检测到开关电容电路出现摆率受限时，对摆率进行补偿，在摆率不受限的时候，不进行其他动作，即本申请的开关电容电路并没有通过增加运算放大器的输出电流来增加运算放大器的摆率。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种开关电容电路，其特征在于，包括：

开关电容电路模块和摆率提升模块；

所述摆率提升模块的输入端与所述开关电容电路模块的信号输入端相连，所述摆率提升模块的输出端与所述开关电容电路模块的信号输出端相连；

所述摆率提升模块用于判断所述开关电容电路模块的摆率是否受限，并在所述开关电容电路模块的摆率受限的情况下，为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。

2.根据权利要求1所述的开关电容电路，其特征在于，所述摆率提升模块包括：时序控制电路、摆率检测电路和逻辑控制电路；

所述时序控制电路包括第二时钟信号输入端以及时序信号输出端，所述第二时钟信号输入端用于接收所述第二时钟信号，所述时序控制电路用于对所述第二时钟信号进行延时和逻辑运算处理并由所述时序信号输出端输出至所述逻辑控制电路的第三输入端和第四输入端；

所述时序控制电路用于输出控制所述逻辑控制电路输入端的信号指令；

所述摆率检测电路包括输入端、第一参考电压输入端、第二参考电压输入端、第一阈值输入端、第二阈值输入端、第一时钟信号输入端和所述第二时钟信号输入端，以及第一控制信号输出端和第二控制信号输出端；

所述摆率检测电路的输入端连接所述开关电容电路模块的信号输入端，用于接收输入信号；所述第一参考电压输入端连接第一参考电压、所述第二参考电压输入端连接第二参考电压、所述第一阈值输入端连接第一阈值、所述第二阈值输入端连接第二阈值、第一时钟信号输入端连接第一时钟信号、所述第二时钟信号输入端连接第二时钟信号，所述第一时钟信号与所述第二时钟信号为两相非交叠时钟信号；所述摆率检测电路的第一控制信号输出端连接所述逻辑控制电路的第一输入端、第二控制信号输出端连接所述逻辑控制电路的第二输入端；所述摆率检测电路用于检测所述开关电容电路模块的摆率是否受限；

所述逻辑控制电路包括所述第一参考电压输入端和所述第二参考电压输入端及输出端，所述第一参考电压输入端连接所述第一参考电压、所述第二参考电压输入端连接所述第二参考电压，所述输出端作为所述摆率提升模块的输出端；所述逻辑控制电路用于控制摆率提升模块的输出端是否连接到所述开关电容电路模块的信号输出端。

3.根据权利要求2所述的开关电容电路，其特征在于，所述逻辑控制电路包括：第一与非门、第一反相器、第二与非门、第二反相器、第四开关管、第五开关管；

所述第一与非门的输出端连接所述第一反相器的输入端；

所述第一反相器的输出端连接所述第五开关管的控制端；

所述第五开关管的第一端连接所述开关电容电路模块的信号输出端、第二端连接所述第一参考电压输入端；

所述第二与非门的输出端连接所述第二反相器的输入端；

所述第二反相器的输出端连接所述第四开关管的控制端；

所述第四开关管的第一端连接所述第二参考电压输入端、第二端连接所述开关电容电路模块的信号输出端。

4.根据权利要求2所述的开关电容电路，其特征在于，所述时序控制电路包括：

第三与非门、第四与非门、第五与非门、第三反相器、第四反相器、第五反相器和第六反相器；

所述第三与非门的第一端、第四与非门的第二端、第三反相器的输入端、第五反相器的输入端作为第二时钟信号输入端；

所述第三与非门的第二端连接所述第三反相器的输出端；

所述第三与非门的输出端连接所述第四反相器的输入端；

所述第四反相器的输出端连接所述第五与非门的第一端；

所述第四与非门的第二端连接所述第五反相器的输出端；

所述第四与非门的输出端连接所述第五与非门的第二端；

所述第五与非门的输出端连接所述第六反相器的输入端；

所述第六反相器的输出端作为所述时序信号输出端。

5.根据权利要求2所述的开关电容电路，其特征在于，所述摆率检测电路包括：第一比较器和第二比较器，所述第一比较器和所述第二比较器均为两相时钟工作的比较器；

所述第一比较器用于将所述输入信号和所述第一阈值进行比较，根据比较结果输出所述第一控制信号，所述第一比较器的输出端为所述第一控制信号输出端；

所述第二比较器用于将所述输入信号和所述第二阈值进行比较，根据比较结果输出所述第二控制信号，所述第二比较器的输出端为所述第二控制信号输出端。

6.根据权利要求5所述的开关电容电路，其特征在于，

所述第一比较器的负输入端与所述第二比较器的正输入端均作为所述输入信号的输入端；

所述第一比较器的正输入端用于输入所述第一阈值；

所述第二比较器的负输入端用于输入所述第二阈值。

7.根据权利要求1所述的开关电容电路，其特征在于，所述开关电容电路模块包括：运算放大器、第一开关管、第二开关管、第三开关管和电容；

所述第一开关管的第一端作为所述开关电容电路模块的信号输入端、第二端连接所述电容的一端和所述第二开关管的第一端；

所述电容的另一端连接所述运算放大器的负输入端；

所述运算放大器的负输入端连接所述第三开关管的第一端、正输入端接地；

所述运算放大器的输出端、第二开关管的第二端以及所述第三开关管的第二端相连，并作为所述开关电容电路模块的信号输出端；

其中，所述第一开关管和第三开关管的控制端接收所述第一时钟信号的控制；所述第二开关管的控制端接收所述第二时钟信号的控制。

8.一种开关电容电路的控制方法，其特征在于，应用于权利要求1-7任意一项所述的开关电容电路，所述控制方法包括：

接收输入信号、第一参考电压、第二参考电压、第一阈值、第二阈值、第一时钟信号和第二时钟信号，其中所述第一时钟信号和所述第二时钟信号为两相非交叠时钟信号；

通过摆率提升模块判断所述开关电容电路模块的摆率是否受限；

若是，则控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿，以提高所述开关电容电路模块的摆率性能。

9.根据权利要求8所述的控制方法，其特征在于，所述控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿的时间段位于所述开关电容电路模块工作周期的半个周期内，且小于所述开关电容电路模块工作周期的半个周期。

10.根据权利要求8所述的控制方法，其特征在于，所述摆率提升模块包括时序控制电路、摆率检测电路和逻辑控制电路；所述通过摆率提升模块判断所述开关电容电路模块的摆率是否受限具体包括：

预设第一阈值和第二阈值；

通过所述摆率检测电路将所述输入信号分别和所述第一阈值、所述第二阈值进行比较，判断所述开关电容电路模块的摆率是否受限，并输出第一控制信号和第二控制信号。

11.根据权利要求10所述的控制方法，其特征在于，所述控制所述摆率提升模块为所述开关电容电路模块的输出信号提供摆率补偿具体过程为：

提供第一参考电压和第二参考电压；

将所述摆率检测电路输出的所述第一控制信号和所述第二控制信号，以及所述时序控制电路输出的时序信号进行逻辑运算，控制所述第一参考电压为所述开关电容电路模块的输出信号提供摆率补偿，或控制所述第二参考电压为所述开关电容电路模块的输出信号提供摆率补偿。

12.根据权利要求11所述的控制方法，其特征在于，所述控制所述第一参考电压为所述开关电容电路模块的输出信号提供摆率补偿的具体方式为：

控制第五开关管闭合，使所述第一参考电压加载在所述开关电容电路模块的输出信号上，以提高所述开关电容电路模块的摆率性能；

所述控制所述第二参考电压为所述开关电容电路模块的输出信号提供摆率补偿的具体方式为：

控制第四开关管闭合，使所述第二参考电压加载在所述开关电容电路模块的输出信号上，以提高所述开关电容电路模块的摆率性能。