CN108074823A - 一种半导体器件及其制作方法和电子装置 - Google Patents
一种半导体器件及其制作方法和电子装置 Download PDFInfo
- Publication number
- CN108074823A CN108074823A CN201610998117.2A CN201610998117A CN108074823A CN 108074823 A CN108074823 A CN 108074823A CN 201610998117 A CN201610998117 A CN 201610998117A CN 108074823 A CN108074823 A CN 108074823A
- Authority
- CN
- China
- Prior art keywords
- device wafers
- back side
- wafers
- support wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title abstract description 16
- 235000012431 wafers Nutrition 0.000 claims abstract description 191
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000005520 cutting process Methods 0.000 claims abstract description 27
- 239000000126 substance Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000002904 solvent Substances 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 84
- 239000000758 substrate Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 20
- 239000002184 metal Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 16
- 239000010949 copper Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000013467 fragmentation Methods 0.000 description 4
- 238000006062 fragmentation reaction Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- SOOUUWLPTTXTBP-UHFFFAOYSA-N C(C)O[Si](OCC)(OCC)OCC.C(CCCCCCCCCCCCCCCCC)(=O)O Chemical compound C(C)O[Si](OCC)(OCC)OCC.C(CCCCCCCCCCCCCCCCC)(=O)O SOOUUWLPTTXTBP-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- XMGQYMWWDOXHJM-UHFFFAOYSA-N limonene Chemical compound CC(=C)C1CCC(C)=CC1 XMGQYMWWDOXHJM-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 150000002927 oxygen compounds Chemical group 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 229940087305 limonene Drugs 0.000 description 1
- 235000001510 limonene Nutrition 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体器件及其制作方法和电子装置。所述方法包括：提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构；提供支撑晶圆，并将所述支撑晶圆与所述器件晶圆的正面进行临时键合；对所述器件晶圆的背面进行减薄；在所述器件晶圆的背面形成封装结构；对所述器件晶圆进行切割；进行解键合，以使所述器件晶圆和所述支撑晶圆分离。本发明切割过程中晶圆还是键合的状态，芯片表面被保护，且厚片切割品质容易保证；切割之后采用化学解键合(chemical De‑bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种***级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。
在集成电路中指纹识别芯片的制备变的越来越广泛，如今指纹识别已成为手机标配，市场上出现越来越多的生产指纹识别的厂家，不同的厂家其设计原理也是不一样的，其中基于电容结构方式的指纹识别器得到广泛应用。
指纹识别芯片的晶圆级封装需要将正常晶圆的厚度减薄到100～200um左右，然后在背部完成硅通孔(TSV)、重布线层(RDL)、铜柱(Cu pillar)后出货。目前TSV、RDL和铜柱(Cu pillar)都属于成熟工艺，而影响目前封装良率主要是薄晶圆(thin wafer)的处理，通常是采用临时键合和解键合工艺来完成相关的制程。
目前的流程存在以下问题：
1.目前通常采用热滑落解键合(Thermal Slide De-bond)的方法解键合，所述方法产量(throughput)低，且因为热应力存在经常发生破片；
2.热滑落解键合(Thermal Slide De-bond)后需要手工处理薄晶圆安装(handlethin wafer mount)，该步骤破片风险极大；
3.解键合(De-bond)之后进行切割，造成芯片表面的污染，且薄晶圆(thin wafer)切割的品质难以保证。
因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制作方法，包括：
提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构；
提供支撑晶圆，并将所述支撑晶圆与所述器件晶圆的正面进行临时键合；
对所述器件晶圆的背面进行减薄；
在所述器件晶圆的背面形成封装结构；
对所述器件晶圆进行切割；
进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
可选地，所述支撑晶圆与所述器件晶圆的正面通过临时键合材料层进行所述临时键合。
可选地，所述临时键合材料层使用在化学溶剂中溶解的材料。
可选地，将所述器件晶圆和所述支撑晶圆浸入化学溶剂中，将所述临时键合材料层溶解，以使所述器件晶圆和所述支撑晶圆分离。
可选地，所述临时键合的键合温度为100～400℃，时间为3～20分钟。
可选地，所述解键合采用浸入平台式或者旋转单片作业式。
可选地，在所述器件晶圆的背面形成所述封装结构的方法包括：
在所述器件晶圆的背面形成硅通孔；
在所述器件晶圆的背面形成重布线层；
在所述器件晶圆的背面形成焊球。
可选地，在对所述器件晶圆进行切割之前还包括将所述器件晶圆安装于切割框架上的步骤。
本发明还提供了一种半导体器件，所述半导体器件通过上述方法制作得到。
本发明还提供了一种电子装置，包括上述的半导体器件。
综上所述，本发明的制作方法将器件晶圆和支撑晶圆接合之后，先在所述器件晶圆的背面形成封装结构，然后进行切割最后进行解键合，解决整个制程过程薄晶圆破片的问题；本发明切割过程中晶圆还是键合的状态，芯片表面被保护，且厚片切割品质容易保证；切割之后采用化学解键合(chemical De-bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了根据现有技术的方法依次实施步骤的工艺流程图；
图2A-2B示出了根据本发明实施例一的方法依次实施所获得器件的剖面示意图；
图3示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的问题，本发明提供了一种半导体器件的制作方法，包括：
提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构；
提供支撑晶圆，并将所述支撑晶圆与所述器件晶圆的正面进行临时键合；
对所述器件晶圆的背面进行减薄；
在所述器件晶圆的背面形成封装结构；
对所述器件晶圆进行切割；
进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
其中，在所述器件晶圆的背面形成封装结构的方法包括：
在所述器件晶圆的背面形成硅通孔；
在所述器件晶圆的背面形成重布线层；
在所述器件晶圆的背面形成焊球。
在本发明中为了解决目前工艺中存在的问题，对所述器件制备过程中的工艺顺序进行了改进，例如所述方法将器件晶圆和支撑晶圆接合之后，先在所述器件晶圆的背面形成封装结构，然后进行切割最后进行解键合，将解键合工艺放到最后一个步骤进行，切割过程中晶圆还是键合的状态，芯片表面被保护，且厚片切割品质容易保证；同时改变解键合的方法，在切割之后采用化学解键合(chemical De-bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2A-2B示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图。
下面，参照图2A-图2B和图1对本发明实施例的方法进行详细描述。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构；
步骤S2：提供支撑晶圆，并将所述支撑晶圆与所述器件晶圆的正面进行临时键合；
步骤S3：对所述器件晶圆的背面进行减薄；
步骤S4：在所述器件晶圆的背面形成封装结构；
步骤S5：对所述器件晶圆进行切割；
步骤S6：进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构。
如图2A所示，提供器件晶圆20，所述器件晶圆包括衬底，所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。
进一步地，所述衬底还可以为N型衬底或P型衬底。还可以为N型轻掺杂衬底。
在衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。还包括形成于所述衬底正面的器件结构，例如基区、发射区、栅极氧化层、栅极和发射极。
在所述器件晶圆的正面形成有器件层，所述器件层中可以形成有有源器件、MEMS器件以及互联结构等常规的器件，或者还可以形成有CMOS图像传感器等，在本申请中所述器件晶圆为制作图像传感器像素(CIS pixel)的芯片，在所述器件晶圆的正面形成有图像传感器的基本元件。
执行步骤二，提供支撑晶圆，并将所述支撑晶圆和所述器件晶圆的正面进行临时键合。
如图2A所示，提供支撑晶圆203，进行临时键合，以将所述支撑晶圆203与器件晶圆20的正面接合，所述支撑晶圆203可以为硅晶圆、玻璃或者陶瓷材料。用于对器件晶圆起支撑作用，便于对器件晶圆的背面进行操作。
在本发明的该实施例中所述支撑晶圆203选用玻璃，将所述器件晶圆20与一玻璃进行临时键合。
在一个示例中，通过临时键合材料层202将所述支撑晶圆和器件晶圆正面进行临时键合。
在本发明中所述临时键合材料层202选用胶粘层，通过胶粘层将所述器件晶圆和所述支撑晶圆的正面进行临时键合。
可选地，所述临时键合的键合温度为100～400C，时间为3～20min，但是并不局限于该示例。
进一步，在本发明中所述临时键合材料层202选用在化学溶剂中可以溶解的材料，例如可以选用临时键合用胶水，所述临时键合用胶水的主要成分为1-十二碳烯，D-苧烯等高分子材料。
在本发明中选用在化学溶剂中可以溶解的材料作为临时键合材料层相比于目前工艺中的热滑落解键合方法更加安全，减小器件的破片率，进一步提高产量和良率。
执行步骤三，对所述器件晶圆的背面进行减薄。
具体地，在该步骤中，所述减薄方法可以选用本领域常用的方法，例如可以采用机械研磨、化学机械抛光(CMP)、化学腐蚀、等离子刻蚀等方法。可选地，减薄后器件晶圆20的厚度范围为100～200μm。
执行步骤四，在所述器件晶圆的背面形成封装结构。
具体地，在所述器件晶圆的背面形成封装结构的方法包括：
步骤1：在所述器件晶圆的背面形成硅通孔；
步骤2：在所述器件晶圆的背面形成重布线层；
步骤3：在所述器件晶圆的背面形成焊球。
在所述步骤1中，首先在器件晶圆表面形成金属层204，其中，所述金属层可以选用铜、铝以及其他类似的金属层。
形成所述金属层204的方法可以选用任何已知的沉积技术，例如各种类型的CVD(如金属有机CVD、脉冲CVD等)、物理气相沉积(PVD)、溅射或电镀等。可选地，所述金属层204的厚度为200～2000埃。
然后在所述器件晶圆的背面形成硅通孔，形成方法包括但不限于以下示例：
例如在所述器件晶圆中形成各种图像传感器的功能器件之后，图案化所述器件晶圆的背面，以形成硅通孔开口，在露出所述功能器件或者所述功能器件的互连结构，然后填充隔离层以及导电材料层，以形成硅通孔。
其中所述硅通孔由内向外依次包括导电层、阻挡层，作为优选所述阻挡层的外侧还可以进一步形成有衬里层(图中未示出)。
进一步，所述硅通孔嵌于所述器件晶圆之中，所述硅通孔包括位于中心的导电层、以及环绕在导电层外侧的阻挡层和衬垫层。
其中，所述导电层由金属材料形成，所述金属材料包括Pt、Au、Cu、Ti和W中的一种或者多种，还可以选用多晶硅，并不局限与某一种，能够实现导电功能即可，在本发明中优选为金属Cu，选用金属Cu不仅能够降低成本，而且选用金属铜形成所述硅通孔的工艺与现有工艺能够很好地兼容，简化工艺过程。
所述阻挡层是为了提高硅通孔中填充金属的粘附性，在所述阻挡层和所述硅通孔之间形成的，其厚度为300-500埃，包括氮化钛TiN和钛Ti中的一种或者多种，在本发明的一具体地实施方式中优选为上下层叠层的氮化钛TiN和钛Ti。
所述衬垫层为绝缘层，其厚度为1000-3000埃，但并不局限于该数值范围，所述衬垫层的作用是为了防止后续填充到硅通孔中的金属和衬底发生导通，所述绝缘层优选为氧化物，可以由硬脂酸四乙氧基硅烷(SATEOS)或者四乙氧基硅烷(TEOS)等材料构成，但是并不局限于所述材料。
在所述步骤2中在所述器件晶圆背面上形成重分布层，所述重分布层至少包括若干金属层，以连接所述硅通孔。
在所述步骤3中在所述重分布层上形成焊球203，例如在所述重分布层上形成介电层，然后图案化所述介电层，以形成开口露出所述重分布层，在露出的所述重分布层上形成焊球。
其中，所述焊球可以选用铜柱(Cu pillar)，以作为后续封装工艺中的引脚等。
但是需要说明的是上述硅通孔、重布线层和所述焊球均为示例性的，还可以形成其他封装元件。
执行步骤五，对所述器件晶圆进行切割。
在该步骤中将所述器件晶圆的正面安装于切割框架中，以将切割。
其中，所述切割框架可以选用本领域中常用的各种切割框架，其作用是为了保护所述器件晶圆的正面。
其中，芯片切割的目的乃是要将前制程加工完成的晶圆上一颗颗芯片(Die)切割分离。例如首先要在晶圆形成有图案的一面贴上蓝膜(blue tape)并置于钢制的圆环上，该过程称为晶圆粘片(wafer mount)，而后再送至芯片切割机上进行切割。切割完后，一颗颗之芯片井然有序的排列在胶带上，同时由于框架支撑可避免蓝膜皱折而使芯片互相碰撞，而圆环撑住胶带以便于搬运。
在本发明中对器件的制备工艺进行了改进，在切割过程中所述器件晶圆还处于键合的状态，芯片表面被保护，且厚片切割品质容易保证，降低了破片的风险。
执行步骤六，进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
在该步骤中，选用化学解键合的方法对所述器件晶圆和所述支撑晶圆解键合。
例如将所述器件晶圆和所述支撑晶圆浸入化学溶剂中，将所述临时键合材料溶解，以使所述器件晶圆和所述支撑晶圆分离。
在本发明中改变解键合的方法，在切割之后采用化学解键合(chemical De-bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
在本发明中为了解决目前工艺中存在的问题，对所述器件制备过程中的工艺顺序进行了改进，例如所述方法将器件晶圆和支撑晶圆接合之后，先在所述器件晶圆的背面形成封装结构，然后进行切割最后进行解键合，将解键合工艺放到最后一个步骤进行，切割过程中晶圆还是键合的状态，芯片表面被保护，且厚片切割品质容易保证；同时改变解键合的方法，在切割之后采用化学解键合(chemical De-bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
实施例二
本发明还提供了一种半导体器件，所述半导体器件通过实施例一种所述方法制备得到。
所述半导体器件包括：
器件晶圆；
位于器件晶圆正面的器件结构；
位于所述器件晶圆背面的封装结构。
首先，执行步骤一，提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构。
所述器件晶圆包括衬底，所述衬底可以为以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。进一步地，所述衬底还可以为N型衬底或P型衬底。还可以为N型轻掺杂衬底。
在衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。还包括形成于所述衬底正面的器件结构，例如基区、发射区、栅极氧化层、栅极和发射极。
在所述器件晶圆的正面形成有器件层，所述器件层中可以形成有有源器件、MEMS器件以及互联结构等常规的器件，或者还可以形成有CMOS图像传感器等，在本申请中所述器件晶圆为制作图像传感器像素(CIS pixel)的芯片，在所述器件晶圆的正面形成有图像传感器的基本元件。
所述器件晶圆20的厚度范围为100～200μm。
在所述器件晶圆的背面形成有封装结构，所述封装结构包括硅通孔、重布线层和焊球。
具体地，在所述器件晶圆的背面形成封装结构的方法包括：
步骤1：在所述器件晶圆的背面形成硅通孔；
步骤2：在所述器件晶圆的背面形成重布线层；
步骤3：在所述器件晶圆的背面形成焊球。
在所述步骤1中，首先在器件晶圆表面形成金属层204，其中，所述金属层可以选用铜、铝以及其他类似的金属层。
形成所述金属层204的方法可以选用任何已知的沉积技术，例如各种类型的CVD(如金属有机CVD、脉冲CVD等)、物理气相沉积(PVD)、溅射或电镀等。可选地，所述金属层204的厚度为200～2000埃。
然后在所述器件晶圆的背面形成硅通孔，形成方法包括但不限于以下示例：
例如在所述器件晶圆中形成各种图像传感器的功能器件之后，图案化所述器件晶圆的背面，以形成硅通孔开口，在露出所述功能器件或者所述功能器件的互连结构，然后填充隔离层以及导电材料层，以形成硅通孔。
其中所述硅通孔由内向外依次包括导电层、阻挡层，作为优选所述阻挡层的外侧还可以进一步形成有衬里层(图中未示出)。
进一步，所述硅通孔嵌于所述器件晶圆之中，所述硅通孔包括位于中心的导电层、以及环绕在导电层外侧的阻挡层和衬垫层。
其中，所述导电层由金属材料形成，所述金属材料包括Pt、Au、Cu、Ti和W中的一种或者多种，还可以选用多晶硅，并不局限与某一种，能够实现导电功能即可，在本发明中优选为金属Cu，选用金属Cu不仅能够降低成本，而且选用金属铜形成所述硅通孔的工艺与现有工艺能够很好地兼容，简化工艺过程。
所述阻挡层是为了提高硅通孔中填充金属的粘附性，在所述阻挡层和所述硅通孔之间形成的，其厚度为300-500埃，包括氮化钛TiN和钛Ti中的一种或者多种，在本发明的一具体地实施方式中优选为上下层叠层的氮化钛TiN和钛Ti。
所述衬垫层为绝缘层，其厚度为1000-3000埃，但并不局限于该数值范围，所述衬垫层的作用是为了防止后续填充到硅通孔中的金属和衬底发生导通，所述绝缘层优选为氧化物，可以由硬脂酸四乙氧基硅烷(SATEOS)或者四乙氧基硅烷(TEOS)等材料构成，但是并不局限于所述材料。
在所述步骤2中在所述器件晶圆背面上形成重分布层，所述重分布层至少包括若干金属层，以连接所述硅通孔。
在所述步骤3中在所述重分布层上形成焊球203，例如在所述重分布层上形成介电层，然后图案化所述介电层，以形成开口露出所述重分布层，在露出的所述重分布层上形成焊球。
其中，所述焊球可以选用铜柱(Cu pillar)，以作为后续封装工艺中的引脚等。
但是需要说明的是上述硅通孔、重布线层和所述焊球均为示例性的，还可以形成其他封装元件。
在形成所述封装结构的过程中需要在所述器件晶圆的正面形成支撑晶圆，从而保护所述器件晶圆，以对所述器件晶圆的背面进行上述各个工艺步骤。
在形成所述封装结构之后再执行解键合的工艺，并且所述解键合的工艺在切割完成之后进行。
本发明在所述器件制备过程中的工艺顺序进行了改进，例如所述方法将器件晶圆和支撑晶圆接合之后，先在所述器件晶圆的背面形成封装结构，然后进行切割最后进行解键合，将解键合工艺放到最后一个步骤进行，切割过程中晶圆还是键合的状态，芯片表面被保护，且厚片切割品质容易保证；同时改变解键合的方法，在切割之后采用化学解键合(chemical De-bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口34、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的制备方法所制得的半导体器件，本发明在所述器件制备过程中的工艺顺序进行了改进，例如所述方法将器件晶圆和支撑晶圆接合之后，先在所述器件晶圆的背面形成封装结构，然后进行切割最后进行解键合，将解键合工艺放到最后一个步骤进行，切割过程中晶圆还是键合的状态，芯片表面被保护，且厚片切割品质容易保证；同时改变解键合的方法，在切割之后采用化学解键合(chemical De-bond)，采用平台(bench)式作业，产量(throughput)高，安全可靠。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供器件晶圆，所述器件晶圆包括形成于所述器件晶圆正面的器件结构；
提供支撑晶圆，并将所述支撑晶圆与所述器件晶圆的正面进行临时键合；
对所述器件晶圆的背面进行减薄；
在所述器件晶圆的背面形成封装结构；
对所述器件晶圆进行切割；
进行解键合，以使所述器件晶圆和所述支撑晶圆分离。
2.根据权利要求1所述的制作方法，其特征在于，所述支撑晶圆与所述器件晶圆的正面通过临时键合材料层进行所述临时键合。
3.根据权利要求2所述的制作方法，其特征在于，所述临时键合材料层使用在化学溶剂中溶解的材料。
4.根据权利要求1或3所述的制作方法，其特征在于，将所述器件晶圆和所述支撑晶圆浸入化学溶剂中，将所述支撑晶圆与所述器件晶圆之间的临时键合材料层溶解，以使所述器件晶圆和所述支撑晶圆分离。
5.根据权利要求1所述的制作方法，其特征在于，所述临时键合的键合温度为100～400℃，时间为3～20分钟。
6.根据权利要求1所述的制作方法，其特征在于，所述解键合采用浸入平台式或者旋转单片作业式。
7.根据权利要求1所述的制作方法，其特征在于，在所述器件晶圆的背面形成所述封装结构的方法包括：
在所述器件晶圆的背面形成硅通孔；
在所述器件晶圆的背面形成重布线层；
在所述器件晶圆的背面形成焊球。
8.根据权利要求1所述的制作方法，其特征在于，在对所述器件晶圆进行切割之前还包括将所述器件晶圆安装于切割框架上的步骤。
9.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至8之一所述方法制作得到。
10.一种电子装置，其特征在于，包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610998117.2A CN108074823A (zh) | 2016-11-14 | 2016-11-14 | 一种半导体器件及其制作方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610998117.2A CN108074823A (zh) | 2016-11-14 | 2016-11-14 | 一种半导体器件及其制作方法和电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108074823A true CN108074823A (zh) | 2018-05-25 |
Family
ID=62161704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610998117.2A Pending CN108074823A (zh) | 2016-11-14 | 2016-11-14 | 一种半导体器件及其制作方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108074823A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449090A (zh) * | 2018-09-28 | 2019-03-08 | 深圳赛意法微电子有限公司 | 一种超小型微处理器的封装方法 |
| CN111029356A (zh) * | 2019-12-16 | 2020-04-17 | 上海集成电路研发中心有限公司 | 一种芯片的封装方法 |
| WO2022121121A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590911A (zh) * | 2014-11-12 | 2016-05-18 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN106098662A (zh) * | 2015-04-27 | 2016-11-09 | 精材科技股份有限公司 | 晶片封装体及其制造方法、半导体电镀*** |
-
2016
- 2016-11-14 CN CN201610998117.2A patent/CN108074823A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590911A (zh) * | 2014-11-12 | 2016-05-18 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN106098662A (zh) * | 2015-04-27 | 2016-11-09 | 精材科技股份有限公司 | 晶片封装体及其制造方法、半导体电镀*** |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109449090A (zh) * | 2018-09-28 | 2019-03-08 | 深圳赛意法微电子有限公司 | 一种超小型微处理器的封装方法 |
| CN109449090B (zh) * | 2018-09-28 | 2020-10-16 | 深圳赛意法微电子有限公司 | 一种超小型微处理器的封装方法 |
| CN111029356A (zh) * | 2019-12-16 | 2020-04-17 | 上海集成电路研发中心有限公司 | 一种芯片的封装方法 |
| WO2022121121A1 (zh) * | 2020-12-10 | 2022-06-16 | 武汉新芯集成电路制造有限公司 | 芯片键合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10796958B2 (en) | 3D integration method using SOI substrates and structures produced thereby | |
| US10580823B2 (en) | Wafer level packaging method | |
| US20210074684A1 (en) | Structure and formation method for chip package | |
| US7453150B1 (en) | Three-dimensional face-to-face integration assembly | |
| US7872357B2 (en) | Protection for bonding pads and methods of formation | |
| US9741694B2 (en) | Semiconductor structure and method of manufacturing the same | |
| KR101431372B1 (ko) | 비아 라스트 관통 비아를 위한 방법 및 장치 | |
| US8969200B2 (en) | Apparatus and method for integration of through substrate vias | |
| US8697542B2 (en) | Method for thin die-to-wafer bonding | |
| CN103988299B (zh) | 用于操纵极薄器件晶片的方法 | |
| US10685907B2 (en) | Semiconductor structure with through silicon via and method for fabricating and testing the same | |
| US9437524B2 (en) | Through-silicon via with sidewall air gap | |
| US20150054149A1 (en) | Novel 3D Integration Method Using SOI Substrates And Structures Produced Thereby | |
| US20130161796A1 (en) | Through silicon via and method of forming the same | |
| KR20130117332A (ko) | Ｃｍｏｓ 이미지 센서에서의 유리 제거를 위한 방법 및 장치 | |
| CN103137566A (zh) | 用于形成集成电路的方法 | |
| CN108074823A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN107305840B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US8822336B2 (en) | Through-silicon via forming method | |
| CN107919342B (zh) | 形成再分布焊盘的方法、半导体器件及电子装置 | |
| CN107316855A (zh) | 一种半导体器件及其制造方法和电子装置 | |
| US10672737B2 (en) | Three-dimensional integrated circuit structure and method of manufacturing the same | |
| CN106298627B (zh) | 一种半导体器件的制造方法和电子装置 | |
| Wietstruck et al. | Through-Silicon Via process module with backside metallization and redistribution layer within a 130 nm SiGe BiCMOS technology | |
| CN107346746B (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180525 |