CN108074811A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN108074811A
CN108074811A CN201610989745.4A CN201610989745A CN108074811A CN 108074811 A CN108074811 A CN 108074811A CN 201610989745 A CN201610989745 A CN 201610989745A CN 108074811 A CN108074811 A CN 108074811A
Authority
CN
China
Prior art keywords
fin
field effect
ion implanting
effect transistor
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610989745.4A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610989745.4A priority Critical patent/CN108074811A/zh
Publication of CN108074811A publication Critical patent/CN108074811A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，所述形成方法包括：提供衬底，所述衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖鳍部部分顶部和侧壁表面；对位于所述伪栅结构下方的鳍部进行离子注入；在所述离子注入之后，去除所述伪栅结构；去除伪栅结构后，形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部部分顶部和侧壁表面。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件相比，栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应。
但是，现有技术形成的鳍式场效应晶体管电学性能仍有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管及其形成方法，提高鳍式场效应晶体管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供衬底，所述衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖鳍部部分顶部和侧壁表面；对位于所述伪栅结构下方的鳍部进行离子注入；在所述离子注入之后，去除所述伪栅结构；去除伪栅结构后，形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部部分顶部和侧壁表面。
可选的，所述对鳍部进行离子注入的步骤包括：沿垂直于衬底表面方向对所述鳍部进行离子注入。
可选的，所述对鳍部进行离子注入的步骤为调节鳍式场效应晶体管阈值电压的离子注入。
可选的，所述鳍式场效应晶体管为N型晶体管，所述进行离子注入的步骤中，对所述鳍部进行B离子注入；或者，所述鳍式场效应晶体管为P型晶体管，所述进行离子注入的步骤中，对所述鳍部进行P离子或As离子注入。
可选的，所述对鳍部进行离子注入的步骤包括：对所述鳍部进行多次离子注入，所述多次离子注入分别是对鳍部垂直于衬底表面方向的不同位置处进行离子注入。
可选的，所述形成方法还包括：在提供衬底之后，形成伪栅结构之前，在所述鳍部之间的衬底上形成隔离层，其中，高于隔离层顶部表面的鳍部为第一部分鳍部；所述对鳍部进行离子注入的步骤包括：对第一部分鳍部的顶部进行第一离子注入，对第一部分鳍部的底部进行第二离子注入。
可选的，所述进行第一离子注入的步骤包括：对低于所述第一部分鳍部顶部表面100-300埃处进行第一离子注入；所述进行第二离子注入的步骤包括：对高于所述隔离层顶部表面100-300埃处的第一部分鳍部进行第二离子注入。
可选的，所述鳍式场效应晶体管为N型晶体管，所述第一离子注入的离子源为BF2，能量范围为2-35keV，剂量范围为1.0E13-5.0E14atm/cm2；所述第二离子注入的离子源为B，能量范围为1-15keV，剂量范围为1.0E13-5.0E14atm/cm2。
可选的，所述鳍式场效应晶体管为P型晶体管，所述第一离子注入的离子源为P，能量范围为2-25keV，剂量范围为1.0E13-5.0E14atm/cm2；所述第二离子注入的离子源为As，能量范围为5-40keV，剂量范围为1.0E13-5.0E14atm/cm2。
可选的，所述形成方法还包括：在形成所述伪栅结构之后，进行离子注入之前，在所述伪栅结构两侧的鳍部中形成源漏掺杂区。
可选的，所述形成方法还包括：在形成所述伪栅结构之后，形成所述源漏掺杂区之前，对所述伪栅结构两侧的鳍部进行轻掺杂离子注入以形成轻掺杂区；对所述轻掺杂区进行第一退火工艺处理。
可选的，所述第一退火工艺为氮气退火、尖峰退火或激光退火。
可选的，所述形成方法还包括：对所述鳍部进行离子注入之后，去除伪栅结构之前，进行第二退火工艺处理，以激活所述源漏掺杂区和伪栅结构下方鳍部中的离子。
可选的，所述进行第二退火工艺处理的步骤包括：采用尖峰退火和激光退火方式中的一种或多种进行第二退火工艺处理。
可选的，所述第二退火工艺为尖峰退火，所述尖峰退火的工艺温度为950-1100℃；或者，所述第二退火工艺为激光退火，所述激光退火的工艺温度为1150-1300℃。
相应的，本发明还提供一种鳍式场效应晶体管，包括：衬底，所述衬底上具有多个分立的鳍部；横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部和侧壁表面；其中，所述伪栅结构下方的鳍部内具有掺杂离子，所述掺杂离子为通过对位于所述伪栅结构下方的鳍部进行离子注入所形成。
可选的，所述掺杂离子用于调节所述鳍式场效应晶体管的阈值电压。
可选的，所述鳍式场效应晶体管为N型晶体管，所述掺杂离子为B离子；或者，所述鳍式场效应晶体管为P型晶体管，所述掺杂离子为P离子或As离子。
可选的，所述掺杂离子为通过对所述鳍部进行多次离子注入所形成；其中，所述多次离子注入为分别对所述鳍部垂直于衬底表面方向的不同位置处进行离子注入。
可选的，所述鳍式场效应晶体管还包括：位于相邻所述鳍部之间衬底上的隔离层，其中，高于所述隔离层顶部表面的鳍部为第一部分鳍部；所述掺杂离子为通过对所述第一部分鳍部的顶部进行第一离子注入、对所述第一部分鳍部的底部进行第二离子注入所形成。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应晶体管的形成方法中，在形成横跨鳍部的伪栅结构后，再对所述伪栅结构下方的鳍部进行离子注入，由于所述伪栅结构覆盖鳍部的部分顶部和侧壁表面，因此在对所述伪栅结构下方的鳍部进行离子注入的过程中，所述伪栅结构一方面可以起到保护鳍部的作用，减少鳍部在离子注入以及其他半导体工艺中受到的损伤；另一方面，所述伪栅结构还可以减少鳍部中的掺杂离子通过间隙原子、空位等晶格缺陷向外扩散，从而减少了鳍部中掺杂离子的剂量流失(dose loss)，同时伪栅结构还能减少由于离子注入造成的鳍部损伤，进而提高了鳍式场效应晶体管的电学性能。
此外，在对鳍部进行离子注入的过程中，也会对所述伪栅结构进行离子注入，由于伪栅结构中具有和鳍部相同的掺杂离子，从而降低了鳍部内与鳍部外的掺杂离子浓度差，减少了鳍部中的掺杂离子向外扩散，进而减少了鳍部中掺杂离子的剂量流失；且所述伪栅结构中的掺杂离子也会扩散到鳍部中，从而增大鳍部中掺杂离子的浓度，进而提高鳍式场效应晶体管的电学性能。
可选方案中，沿垂直于衬底表面方向对所述鳍部进行离子注入，可以避免因凸出的鳍部造成阴影效应(shadow effect)的发生，防止无法对鳍部进行有效、准确的离子注入，进而提高了晶体管的电学性能。
可选方案中，对所述鳍部进行多次离子注入，所述多次离子注入分别是对鳍部垂直于衬底表面的不同位置处进行离子注入。通过多次离子注入可以提高鳍部中的离子注入量，从而提高掺杂离子的浓度，进而减少因掺杂离子剂量流失(dose loss)，而造成难以较好调节晶体管阈值电压的问题，提高了晶体管的电学性能。此外，由于所述多次离子注入分别是对鳍部垂直于衬底表面的不同位置处进行离子注入，可以提高鳍部中掺杂离子分布的均匀程度，从而更好地通过掺杂离子调节晶体管的阈值电压，进而提高了晶体管的电学性能。
可选方案中，在形成所述伪栅结构之后，在伪栅结构两侧的鳍部中形成源漏掺杂区，然后对所述鳍部进行离子注入，再进行第二退火工艺处理，以激活所述离子注入和源漏掺杂区的离子。而现有的技术方案是在形成源漏掺杂区后，对所述源漏掺杂区进行一次退火工艺处理，然后对所述鳍部进行离子注入，再对所述鳍部进行一次退火工艺处理。与现有的技术方案相比，本发明减少了一次退火工艺处理，从而降低了晶体管制造的热预算，并节约了能源，且简化了工艺流程，进而降低了晶体管的制造成本。此外，本发明技术方案由于降低了晶体管的热预算，且较少的热预算难以引起器件性能的衰退，从而提高了晶体管的电学性能和稳定性。
本发明提供一种鳍式场效应晶体管，所述鳍式场效应晶体管的伪栅结构下方的鳍部内具有掺杂离子，所述掺杂离子为通过对位于所述伪栅结构下方的鳍部进行离子注入所形成；因此，所述伪栅结构一方面可以在所述掺杂离子的形成过程中起到保护鳍部的作用，减少鳍部受损的可能性；另一方面，所述伪栅结构可以降低所述鳍部内的掺杂离子通过间隙原子、空位等晶格缺陷向外扩散的几率，从而减少了鳍部内掺杂离子的剂量流失(doseloss)，进而提高了所述鳍式场效应晶体管的电学性能。
附图说明
图1至图4是一种鳍式场效应晶体管形成方法各步骤对应的结构示意图；
图5至图15是本发明鳍式场效应晶体管形成方法一实施例各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应晶体管电学性能仍有待提高。结合现有技术的制造方法，对鳍式场效应晶体管电学性能不佳的原因进行分析。
参考图1至图4，示出了一种鳍式场效应晶体管形成方法各步骤所对应的结构示意图。
参考图1，提供衬底10，所述衬底10上具有多个分立的鳍部11。所述提供衬底10的步骤包括：提供基底(未图示)；在所述基底上形成硬掩膜层12；以所述硬掩膜层12为掩膜，刻蚀所述基底，形成衬底10以及位于所述衬底10上的多个分立的鳍部11。
参考图2，在所述鳍部11之间的衬底10上形成隔离层13，所述隔离层13的顶部表面低于所述鳍部11的顶部表面。
参考图3，去除所述硬掩膜层12(参考图2)。
参考图4，在所述鳍部11侧壁和顶部表面形成牺牲层14；对所述鳍部11进行离子注入15。
现有技术鳍式场效应晶体管的形成方法中，在所述鳍部11的侧壁和顶部表面形成牺牲层14，再对所述鳍部11进行离子注入15。所述牺牲层14可以在离子注入15步骤中起到保护鳍部的作用，从而减少鳍部11损伤，然而所述牺牲层14中通常具有间隙原子、空位等晶格缺陷，这将导致鳍部11中的掺杂离子通过所述间隙原子、空位等晶格缺陷扩散，从而导致鳍部11中掺杂离子的剂量流失，进而引起所形成的鳍式场效应晶体管电学性能较差。
为解决所述技术问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供衬底，所述衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖鳍部部分顶部和侧壁表面；对位于所述伪栅结构下方的鳍部进行离子注入；在所述离子注入之后，去除所述伪栅结构；去除伪栅结构后，形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部部分顶部和侧壁表面。
本发明通过在形成横跨鳍部的伪栅结构后，再对所述伪栅结构下方的鳍部进行离子注入，由于所述伪栅结构覆盖鳍部的部分顶部和侧壁表面，因此在对所述伪栅结构下方的鳍部进行离子注入的过程中，所述伪栅结构一方面可以起到保护鳍部的作用，减少鳍部在离子注入以及其他半导体工艺中受到的损伤；另一方面，所述伪栅结构还可以减少鳍部中的掺杂离子通过间隙原子、空位等晶格缺陷向外扩散，从而减少了鳍部中掺杂离子的剂量流失(dose loss)，同时伪栅结构还能减少由于离子注入造成的鳍部损伤，进而提高了鳍式场效应晶体管的电学性能。
此外，在对鳍部进行离子注入的过程中，也会对所述伪栅结构进行离子注入，由于伪栅结构中具有和鳍部相同的掺杂离子，从而降低了鳍部内与鳍部外的掺杂离子浓度差，减少了鳍部中的掺杂离子向外扩散，进而减少了鳍部中掺杂离子的剂量流失；且所述伪栅结构中的掺杂离子也会扩散到鳍部中，从而增大鳍部中掺杂离子的浓度，进而提高鳍式场效应晶体管的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图15，示出了鳍式场效应晶体管形成方法一实施例各步骤对应的结构示意图。本实施例中，以形成的鳍式场效应管为PMOS器件为例。但需要说明的是，本发明的形成方法还可以用于NMOS、CMOS等其它半导体器件。
参考图5和图6，提供衬底100，所述衬底100上具有多个分立的鳍部110。
所述衬底100用于为后续半导体工艺提供操作平台。本实施例中所述衬底100仅包括用于形成P型器件的区域。
在其它实施例中，所述衬底可以包括仅用于形成N型器件的区域；或者所述衬底可以包括用于形成N型器件的N型器件区域和用于形成P型器件的P型器件区域，所述N型器件区域和P型器件区域相邻或相隔。
具体地，形成所述衬底100和鳍部110的步骤包括：提供基底(未图示)，在所述基底上形成第一硬掩膜层120；以所述第一硬掩模层120为掩膜，刻蚀所述初始基底，形成若干分立的凸起；所述凸起为鳍部110，刻蚀后的基底作为衬底100。
所述衬底100的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部110的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述鳍部110的材料为硅。
需要说明的是，本实施例中，所述形成方法还包括：在形成位于衬底100上的鳍部110之后，在所述鳍部110的侧壁和鳍部110之间的衬底100上形成线性氧化层(未标示)。
由于鳍部110为通过刻蚀初始基底形成，所述鳍部110通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部110进行氧化处理形成线性氧化层，在氧化处理过程中，由于鳍部110凸出的棱角部分的比表面积更大，更容易被氧化，后续去除所述线性氧化层之后，不仅鳍部110表面的缺陷层被去除，且凸出棱角部分也被去除，使鳍部110表面光滑，晶格质量得到改善，减少鳍部110尖端放电问题。并且，形成的线性氧化层还有利于提高后续形成的隔离层与鳍部110之间的界面性能。
本实施例中，由于所述鳍部110的材料为硅，相应形成的线性氧化层的材料为氧化硅。
需要说明的是，参考图6，所述形成方法还包括：在提供衬底100之后，在所述鳍部110之间的衬底100上形成隔离层130，其中，高于隔离层130顶部表面的鳍部110为第一部分鳍部111。
所述隔离层130用于相邻鳍部110之间的电隔离。本实施例中，隔离层130的材料为氧化硅。在其它实施例中，所述隔离层的材料可以为氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)。
具体地，形成所述隔离层130的步骤包括：在衬底100上形成隔离材料层(未图示)，所述隔离材料层填充于相邻鳍部之间，且所述隔离材料层的顶部表面高于所述鳍部的顶部表面；去除所述隔离材料层顶部的部分厚度，露出所述鳍部的部分侧壁以形成隔离层130。
需要说明的是，在形成隔离材料层之后，去除所述隔离材料层顶部的部分厚度之前，所述形成方法还包括对所述隔离材料层的顶部表面进行平坦化处理，为后续半导体工艺提高平整的操作表面。具体的，可以采用化学机械研磨的方式对所述隔离材料层的顶部表面进行平坦化处理。
需要说明的是，所述第一掩膜层120的表面在所述平坦化工艺中作为停止位置，且在平坦化工艺中起到保护鳍部的作用，使得鳍部具有良好的顶部表面性能。
需要说明的是，在去除所述隔离材料层顶部的部分厚度，露出所述鳍部的部分侧壁以形成隔离层的过程中，还去除部分鳍部侧面的线性氧化层，使剩余线性氧化层的顶部表面与隔离层130顶部表面齐平。
参考图7至图9，示出了垂直于鳍部110延伸方向的示意图。形成横跨所述鳍部110的伪栅结构，所述伪栅结构覆盖鳍部110部分顶部和侧壁表面。
所述伪栅结构在后续对鳍部110进行离子注入的过程中，一方面可以起到保护鳍部110的作用，减少鳍部110在离子注入以及其他半导体工艺中受到的损伤；另一方面，所述伪栅结构还可以减少鳍部110中的掺杂离子通过间隙原子、空位等晶格缺陷向外扩散，从而减少了鳍部110中掺杂离子的剂量流失(dose loss)，同时伪栅结构还能减少后续由于离子注入造成的鳍部110损伤，进而提高了鳍式场效应晶体管的电学性能。
此外，后续在对鳍部110进行离子注入的过程中，也会对所述伪栅结构进行离子注入，由于伪栅结构中具有和鳍部110相同的掺杂离子，从而降低了鳍部110内与鳍部110外的掺杂离子浓度差，减少鳍部110中的掺杂离子向外扩散，进而减少鳍部110中掺杂离子的剂量流失；且所述伪栅结构中的掺杂离子也会扩散到鳍部110中，从而增大鳍部110中掺杂离子的浓度，进而提高鳍式场效应晶体管的电学性能。
需要说明的是，参考图7，所述形成方法还包括：在所述衬底100上形成伪栅结构的步骤之前，去除所述第一硬掩膜层120(如图6所示)以露出所述鳍部110的顶部表面。
本实施例中，所述伪栅结构包括伪栅介质层140和伪栅电极层150。
具体的，形成所述伪栅结构的步骤包括：形成覆盖所述鳍部110的伪栅介质层140；在所述伪栅介质层140上形成所述伪栅电极层150，所述伪栅电极层150横跨所述鳍部110且覆盖所述鳍部110侧壁和顶部的部分伪栅介质层140表面。
所述伪栅介质层140的材料为氧化硅。本实施例中，通过原位水汽生成工艺在所述鳍部110侧壁和顶部表面形成所述伪栅介质层140。
所述伪栅电极层150的材料为多晶硅。具体的，形成所述伪栅电极层150的步骤包括：在所述衬底100、所述伪栅介质层140上形成伪栅材料层；对所述伪栅材料层进行平坦化，并在平坦化的伪栅材料层表面形成第二硬掩膜层160，所述第二硬掩膜层160用于定义所述伪栅电极层150的位置和尺寸；以所述第二硬掩膜层160为掩膜，刻蚀所述伪栅材料层，直至露出所述衬底100以及伪栅介质层140表面，形成所述伪栅电极层150。
需要说明的是，参考图8，所述形成方法还包括：在形成所述伪栅结构之后，对所述伪栅结构两侧的鳍部110进行轻掺杂离子注入以形成轻掺杂区170；对所述轻掺杂区170进行第一退火工艺处理180。
所述轻掺杂离子注入的作用是形成浅结以抑制沟道漏电流，并降低后续形成的源漏掺杂区在沟道的电场分布以克服热载流子效应。
本实施例中，由于待形成的晶体管为PMOS器件，因此所述轻掺杂离子注入的离子为P型离子。具体地，所述轻掺杂离子注入的离子为B，离子注入的能量范围为1-6keV，剂量范围为1.0E14atom/cm2～2.0E15atom/cm2。
需要说明的是，所述第一退火工艺处理180对鳍部110上的伪栅介质层140具有修复作用，能够减少伪栅介质层140中间隙原子、空位等晶格缺陷，从而减少鳍部110中的掺杂离子通过伪栅介质层140中的间隙原子、空位等晶格缺陷向外扩散，减少了鳍部110中掺杂离子的剂量流失，进而提高了鳍式场效应晶体管的电学性能。
本实施例中，采用氮气退火的方式进行第一退火处理180，所述氮气退火的工艺时间为950-1100℃。在其他实施例中，还可采用尖峰退火或激光退火的方式进行第一退火处理。
需要说明的是，参考图9，所述形成方法还包括：在形成所述源漏掺杂区之后，在所述伪栅结构两侧的鳍部110中形成源漏掺杂区190。
所述形成源漏掺杂区190的步骤包括：在所述伪栅结构两侧的鳍部110内形成凹槽；在所述凹槽内形成应力层，并在形成应力层的过程中进行原位掺杂，形成初始源漏掺杂区；对所述初始源漏掺杂区进行离子掺杂以形成源漏掺杂区190。
本实施例中，待形成的晶体管为P型器件，相应地，所述应力层为“∑”形应力层，所述“∑”形应力层的材料为SiGe、SiB或SiGeB，所述“∑”形应力层为P型器件的沟道区提供压应力作用，从而提高P型器件的载流子迁移率。
在其他实施例中，待形成的晶体管还可以为N型器件，相应地，所述形成的应力层为“U”形应力层，所述“U”形应力层的材料为SiC、SiP或SiCP，所述“U”形应力层为N型器件的沟道区提供拉应力作用，从而提高N型器件的载流子迁移率。
本实施例中，采用外延生长工艺形成所述应力层，且在外延生长应力层的过程中对所述应力层进行原位掺杂，形成初始源漏掺杂区。
所述对初始源漏掺杂区进行离子掺杂可以对初始源漏掺杂区表面进行重掺杂，从而降低肖特基势垒，也就是说降低载流子的传输势垒，进而降低晶体管的接触电阻。
参考图10至图13，对位于所述伪栅结构下方的鳍部110进行离子注入。
需要说明的是，参考图10，本实施例在进行离子注入之前，还在所述鳍部110之间的衬底100上形成介质层200，所述介质层200露出所述伪栅结构。
所述介质层200用于实现不同器件层之间的电隔离。所述介质层200的材料包括氧化硅、氮化硅氮氧化硅、低K介质材料或超低K介质材料。
所述介质层200的形成步骤包括：形成覆盖所述衬底100、所述伪栅结构以及所述源漏掺杂区190的介质材料层，所述介质材料层的顶部表面高于所述伪栅结构的顶部表面；平坦化所述介质材料层，直至露出所述伪栅结构的顶部表面。
需要说明的是，所述第二硬掩膜层160(参考图9)在平坦化工艺中被去除。
具体的，可以通过流体化学气相沉积(FCVD)的方式形成所述介质材料层；可以通过化学机械掩膜的方式平坦化所述介质材料层。
参考图11和图12，图11和图12是在图10的基础上垂直于鳍部延伸方向的结构示意图。
本实施例中，所述对鳍部进行离子注入的步骤包括：采用离子注入的方式对所述鳍部进行至少一次离子注入。本实施例中，对所述鳍部进行多次离子注入，所述多次离子注入分别是对鳍部垂直于衬底100表面方向的不同位置处进行离子注入。
通过对所述鳍部进行至少一次离子注入，可以提高鳍部中的离子注入量，从而提高掺杂离子的浓度，进而减少因掺杂离子剂量流失，而造成难以较好调节晶体管阈值电压的问题，提高了晶体管的电学性能。此外，由于所述多次离子注入分别是对鳍部垂直于衬底表面方向的不同位置处进行离子注入，可以提高鳍部中掺杂离子分布的均匀程度，从而更好地通过掺杂离子调节晶体管的阈值电压，进而提高了晶体管的电学性能。
具体地，采用沿垂直于衬底100表面方向对所述鳍部进行离子注入，可以避免因凸出鳍部造成阴影效应(shadow effect)的发生，防止无法对鳍部进行有效、准确的离子注入，进而提高了晶体管的电学性能。在其他实施例中，还可以通过与衬底表面法线夹角较小(小于5°)的方向对所述鳍部进行掺杂，也能够减少离子注入阴影效应的发生几率。
本实施例中，所述离子注入的步骤为调节鳍式场效应晶体管阈值电压的离子注入，因此，所述对鳍部进行掺杂的离子与待形成的晶体管类型相反。
具体地，对所述第一部分鳍部111的顶部进行第一离子注入210(参考图11)。本实施例中，所述进行第一离子注入210的步骤包括：对低于所述第一部分鳍部111顶部表面100-300埃处进行第一离子注入210。
由于本实施例中待形成的晶体管是P型晶体管，因此对所述鳍部110进行P离子或As离子注入。具体地，所述第一离子注入210的离子源为P，能量范围为2-25keV，剂量范围为1.0E13-5.0E14atm/cm2。
对所述第一部分鳍部111的底部进行第二离子注入220(参考图12)。本实施例中，所述进行第二离子注入220的步骤包括：对高于所述隔离层130顶部表面100-300埃处进行第二离子注入220。
具体地，所述第二离子注入220的离子源为As，能量范围为5-40keV，剂量范围为1.0E13-5.0E14atm/cm2。
在其他实施例中，待形成的晶体管可以是N型晶体管，因此对所述鳍部进行B离子注入。具体地，所述第一离子注入的离子源为BF2，能量范围为2-35keV，剂量范围为1.0E13-5.0E14atm/cm2；所述第二离子注入的离子源为B，能量范围为1-15keV，剂量范围为1.0E13-5.0E14atm/cm2。
在其它实施例中，待形成的晶体管还可以包括N型器件区域和P型器件区域，相应的，对所述N型器件区域和P型器件区域的鳍部分别进行第一离子注入和第二离子注入，具体工艺参数如上所述，在此不再赘述。
需要说明的是，参考图13，所述形成方法还包括：对所述鳍部进行离子注入之后，进行第二退火工艺处理230，以激活所述离子注入和源漏掺杂区的离子。
本实施例中，在形成源漏掺杂区和对鳍部进行离子注入后，进行第二退火工艺处理230，以激活所述离子注入和源漏掺杂区的离子。而现有的技术方案是在形成源漏掺杂区后，对所述源漏掺杂区进行一次退火工艺处理，然后对所述鳍部进行离子注入，再对所述鳍部进行一次退火工艺处理。与现有的技术方案相比，本实施例技术方案减少了一次退火工艺处理，从而降低了晶体管制造的热预算，并节约了能源，且简化了工艺流程，进而降低了晶体管的制造成本。此外，本实施例技术方案由于降低了晶体管的热预算，且较少的热预算难以引起器件性能的衰退，从而提高了晶体管的电学性能和稳定性。
所述进行第二退火工艺处理230的步骤包括：采用尖峰退火和激光退火方式中的一种或多种进行第二退火工艺处理230。
所述第二退火工艺处理230的退火温度不宜过低，也不宜过高。如果所述第二退火工艺处理230的退火温度过低，难以实现激活所述离子注入和源漏掺杂区的离子；如果所述第二退火工艺处理230的退火温度过高，会导致所述鳍部内的掺杂离子扩散能力过强，容易引起鳍部内掺杂离子的剂量流失，从而导致晶体管的电学性能差。
为此，本实施例中，采用尖峰退火的方式进行所述第二退火工艺处理230，所述尖峰退火的工艺温度为950-1100℃；或者采用激光退火的方式进行所述第二退火工艺处理。具体地，所述激光退火的工艺温度为1150-1300℃。
参考图14，示出了沿鳍部延伸方向的示意图。在所述离子注入之后，去除所述伪栅结构。
具体地，所述去除伪栅结构的步骤包括：去除伪栅结构，在所述介质层200内形成开口240。
所述开口240为后续形成栅极结构提供空间位置。
本实施例中，所述衬底100用于形成核心器件；相应地，所述去除伪栅结构的步骤包括：刻蚀去除所述伪栅电极层150(如图10所示)以及伪栅介质层140(如图10所示)，在所述介质层200内形成露出所述鳍部110的开口240。
在其他实施例中，所述衬底还可以用于形成周边器件(例如：输入/输出器件)，相应地，去除所述伪栅结构的步骤中，仅去除所述伪栅电极层，在所述介质层内形成露出所述伪栅介质层的开口，所述伪栅介质层作为周边器件栅介质层的一部分。
需要说明的是，本实施例中，在对所述鳍部110进行离子注入的过程中，对所述伪栅结构也进行了离子注入，但由于所述离子注入的剂量较小，因此，所述离子注入并未增加去除所述伪栅结构的难度，且与现有技术伪栅结构的去除工艺有较好兼容性。
本实施例中，采用干法刻蚀工艺刻蚀去除所述伪栅结构。在其他实施例中，还可以采用湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀相结合的工艺，刻蚀去除所述伪栅结构。
参考图15，去除伪栅结构后，形成横跨所述鳍部110的栅极结构，所述栅极结构覆盖鳍部110部分顶部和侧壁表面。相应地，在所述开口240(参考图14)中形成栅极结构250。
本实施例中，所述栅极结构250为金属栅极结构。具体地，形成金属栅极结构的步骤包括：在所述开口240底部和侧壁上形成栅介质膜(图未示)，所述栅介质层膜还覆盖所述介质层200顶部；在所述栅介质膜上形成功函数膜(图未示)；形成所述功函数膜后，形成填充满所述开口240的金属膜(图未示)，所述金属膜的顶部高于所述介质层200的顶部；研磨去除高于所述介质层200顶部的金属膜，形成金属层260；并研磨去除高于所述介质层200顶部的功函数膜和栅介质膜，形成位于所述开口240底部和侧壁的栅介质层270、以及位于所述栅介质层270上的功函数层280。
本实施例中，待形成的鳍式场效应晶体管为PMOS器件，相应地，所述功函数层280为P型功函数材料，P型功函数材料的功函数范围为5.1ev至5.5ev，例如，5.2ev、5.3ev或5.4ev。所述功函数层280为单层结构或叠层结构，所述功函数层的材料包括Ta、TiN、TaN、TaSiN和TiSiN中的一种或几种。本实施例中，所述功函数层280的材料为TiN。
在其他实施例中，待形成的鳍式场效应晶体管还可以为NMOS器件，所述功函数层为N型功函数材料，N型功函数材料功函数范围为3.9ev至4.5ev，例如为4ev、4.1ev或4.3ev。所述功函数层为单层结构或叠层结构，所述功函数层的材料包括TiAl、TaAlN、TiAlN、MoN、TaCN和AlN中的一种或几种。
所述栅介质层270的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，高k栅介质材料可以为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。本实施例中，所述栅介质层270的材料为HfO2。
本实施例中，所述金属层260的材料为W。在其他实施例中，所述金属层的材料还可以为Al、Cu、Ag、Au、Pt、Ni或Ti。
在其他实施例中，所述衬底还可以用于形成周边器件(例如：输入/输出器件)，去除所述伪栅结构的步骤中，保留位于所述开口底部的伪栅介质层；相应地，形成所述栅介质层的步骤中，在所述伪栅介质层上以及开口侧壁形成所述栅介质层。
本实施例提供的鳍式场效应晶体管的形成方法中，在形成横跨鳍部的伪栅结构后，再对所述伪栅结构下方的鳍部进行离子注入，由于所述伪栅结构覆盖鳍部的部分顶部和侧壁表面，因此在对所述伪栅结构下方的鳍部进行离子注入的过程中，所述伪栅结构一方面可以起到保护鳍部的作用，减少鳍部在离子注入以及其他半导体工艺中受到的损伤；另一方面，所述伪栅结构还可以减少鳍部中的掺杂离子通过间隙原子、空位等晶格缺陷向外扩散，从而减少了鳍部中掺杂离子的剂量流失(dose loss)，同时伪栅结构还能减少由于离子注入造成的鳍部损伤，进而提高了鳍式场效应晶体管的电学性能。
此外，在对鳍部进行离子注入的过程中，也会对所述伪栅结构进行离子注入，由于伪栅结构中具有和鳍部相同的掺杂离子，从而降低了鳍部内与鳍部外的掺杂离子浓度差，减少了鳍部中的掺杂离子向外扩散，进而减少了鳍部中掺杂离子的剂量流失；且所述伪栅结构中的掺杂离子也会扩散到鳍部中，从而增大鳍部中掺杂离子的浓度，进而提高鳍式场效应晶体管的电学性能。
结合参考图10至图12，示出了本发明鳍式场效应晶体管一实施例的结构示意图，图10为沿鳍部延伸方向割线的结构示意图，图11和图12为沿垂直于鳍部延伸方向割线的结构示意图。相应的，本发明还提供一种鳍式场效应晶体管，包括：
衬底100，所述衬底100上具有多个分立的鳍部(未标示)；横跨所述鳍部的伪栅结构(未标示)，所述伪栅结构覆盖所述鳍部的部分顶部和侧壁表面；其中，所述伪栅结构下方的鳍部内具有掺杂离子，所述掺杂离子为通过对位于所述伪栅结构下方的鳍部进行离子注入所形成。
本实施例中，所述衬底100仅包括具有P型器件的区域。在其它实施例中，所述衬底可以包括仅具有N型器件的区域；或者所述衬底可以包括具有N型器件的N型器件区域和具有P型器件的P型器件区域，所述N型器件区域和P型器件区域相邻或相隔。
所述衬底100的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底100还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底100为硅衬底，所述鳍部110的材料为硅。
需要说明的是，本实施例中，所述鳍式场效应晶体管还包括：位于相邻所述鳍部之间衬底100上的隔离层130，其中，高于隔离层130顶部表面的鳍部110为第一部分鳍部111。
所述隔离层130用于相邻鳍部之间的电隔离。本实施例中，隔离层130的材料为氧化硅。在其它实施例中，所述隔离层的材料可以为氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)。
本实施例中，所述伪栅结构用于在所述掺杂离子的形成过程中，起到保护所述鳍部的作用，减少所述鳍部受损的可能性；此外，所述伪栅结构还可以降低所述鳍部内掺杂离子通过间隙原子、空位等晶格缺陷向外扩散的几率，从而减少了所述鳍部内掺杂离子的剂量流失(dose loss)，有利于提高所述鳍式场效应晶体管的电学性能。
本实施例中，所述伪栅结构包括伪栅介质层140(如图10所示)以及位于所述伪栅介质层140上的伪栅电极层150(如图10所示)；所述伪栅电极层150横跨所述鳍部且覆盖所述鳍部侧壁和顶部的部分伪栅介质层140表面。
本实施例中，所述伪栅介质层140的材料为氧化硅，所述伪栅电极层150的材料为多晶硅。
需要说明的是，所述鳍式场效应晶体管还包括：位于所述述伪栅结构两侧鳍部内的轻掺杂区170；位于所述伪栅结构两侧鳍部内的源漏掺杂区190；位于所述鳍部110之间衬底100上的介质层200，所述介质层200露出所述伪栅结构。
所述轻掺杂区170用于作为浅结以抑制沟道漏电流，并降低所述源漏掺杂区190在沟道的电场分布以克服热载流子效应。
本实施例中，由于所述鳍式场效应晶体管为PMOS器件，因此所述轻掺杂区170的掺杂离子为P型离子。具体地，所述轻掺杂区170的掺杂离子为B。
本实施例中，所述鳍式场效应晶体管还包括应力层，所述源漏掺杂区190位于所述应力层内。所述鳍式场效应晶体管为PMOS器件，因此所述应力层为“∑”形应力层，所述“∑”形应力层的材料为SiGe、SiB或SiGeB，所述“∑”形应力层为P型器件的沟道区提供压应力作用，从而提高P型器件的载流子迁移率。
在其他实施例中，例如所述鳍式场效应晶体管为为N型器件时，相应地，所述应力层为“U”形应力层，所述“U”形应力层的材料为SiC、SiP或SiCP，所述“U”形应力层为N型器件的沟道区提供拉应力作用，从而提高N型器件的载流子迁移率。
所述介质层200用于实现不同器件层之间的电隔离。所述介质层200的材料包括氧化硅、氮化硅氮氧化硅、低K介质材料或超低K介质材料。
本实施例中，所述掺杂离子用于调节所述鳍式场效应晶体管的阈值电压。
具体地，所述掺杂离子为通过对所述鳍部进行多次离子注入所形成；其中，所述多次离子注入为分别对所述鳍部垂直于衬底100表面方向的不同位置处进行离子注入。
由于所述掺杂离子为通过对所述鳍部进行多次离子注入所形成，因此可以提高所述鳍部中掺杂离子的浓度，从而可以减少因掺杂离子剂量流失而造成难以较好调节晶体管阈值电压的问题，进而提高了所述鳍式场效应晶体管的电学性能。
此外，所述多次离子注入为分别对所述鳍部垂直于衬底100表面方向的不同位置处进行离子注入，一方面，可以使所述鳍部中掺杂离子分布的均匀程度较高，从而有利于提高所述掺杂离子用于调节所述鳍式场效应晶体管的阈值电压的效果，进而提高了所述鳍式场效应晶体管的电学性能；另一方面，可以避免因凸出鳍部造成阴影效应(shadow effect)的发生，从而提高所述掺杂离子的形成质量。
由于所述掺杂离子用于调节所述鳍式场效应晶体管的阈值电压，因此所述掺杂离子的类型与所述鳍式场效应晶体管的类型相反。
本实施例中，所述鳍式场效应晶体管为P型晶体管，因此所述掺杂离子为P离子或As离子。在其他实施例中，例如所述鳍式场效应晶体管为N型晶体管时，所述掺杂离子为B离子。
需要说明的是，所述鳍式场效应晶体管还包括隔离层130，高于所述隔离层130顶部表面的鳍部110为第一部分鳍部111，因此本实施例中，所述掺杂离子为通过对所述第一部分鳍部111的顶部进行第一离子注入、对所述第一部分鳍部111的底部进行第二离子注入所形成。
具体地，所述第一离子注入的掺杂离子为P离子，所述第二离子注入的掺杂离子为As离子。
在其它实施例中，当所述衬底包括N型器件区域和P型器件区域时，相应的，N型器件区域的掺杂离子为通过对所述N型器件区域的第一部分鳍部的顶部进行第一离子注入、对所述N型器件区域的第一部分鳍部的底部进行第二离子注入所形成；同理，P型器件区域的掺杂离子为通过对所述P型器件区域的第一部分鳍部的顶部进行第一离子注入、对所述P型器件区域的第一部分鳍部的底部进行第二离子注入所形成。
本实施例所述鳍式场效应晶体管中，所述鳍式场效应晶体管的伪栅结构下方的鳍部内具有掺杂离子，所述掺杂离子为通过对位于所述伪栅结构下方的鳍部进行离子注入所形成；因此，所述伪栅结构一方面可以在所述掺杂离子的形成过程中起到保护鳍部的作用，减少鳍部受损的可能性；另一方面，所述伪栅结构可以降低所述鳍部内的掺杂离子通过间隙原子、空位等晶格缺陷向外扩散的几率，从而减少了鳍部内掺杂离子的剂量流失(doseloss)，进而提高了所述鳍式场效应晶体管的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底上具有多个分立的鳍部；
形成横跨所述鳍部的伪栅结构，所述伪栅结构覆盖鳍部部分顶部和侧壁表面；
对位于所述伪栅结构下方的鳍部进行离子注入；
在所述离子注入之后，去除所述伪栅结构；
去除伪栅结构后，形成横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部部分顶部和侧壁表面。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述对鳍部进行离子注入的步骤包括：沿垂直于衬底表面方向对所述鳍部进行离子注入。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述对鳍部进行离子注入的步骤为调节鳍式场效应晶体管阈值电压的离子注入。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管为N型晶体管，所述进行离子注入的步骤中，对所述鳍部进行B离子注入；
或者，所述鳍式场效应晶体管为P型晶体管，所述进行离子注入的步骤中，对所述鳍部进行P离子或As离子注入。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述对鳍部进行离子注入的步骤包括：对所述鳍部进行多次离子注入，所述多次离子注入分别是对鳍部垂直于衬底表面方向的不同位置处进行离子注入。
6.如权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成方法还包括：在提供衬底之后，形成伪栅结构之前，在所述鳍部之间的衬底上形成隔离层，其中，高于隔离层顶部表面的鳍部为第一部分鳍部；所述对鳍部进行离子注入的步骤包括：对第一部分鳍部的顶部进行第一离子注入，对第一部分鳍部的底部进行第二离子注入。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述进行第一离子注入的步骤包括：对低于所述第一部分鳍部顶部表面100-300埃处进行第一离子注入；
所述进行第二离子注入的步骤包括：对高于所述隔离层顶部表面100-300埃处的第一部分鳍部进行第二离子注入。
8.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管为N型晶体管，所述第一离子注入的离子源为BF2，能量范围为2-35keV，剂量范围为1.0E13-5.0E14atm/cm2；
所述第二离子注入的离子源为B，能量范围为1-15keV，剂量范围为1.0E13-5.0E14atm/cm2。
9.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管为P型晶体管，所述第一离子注入的离子源为P，能量范围为2-25keV，剂量范围为1.0E13-5.0E14atm/cm2；
所述第二离子注入的离子源为As，能量范围为5-40keV，剂量范围为1.0E13-5.0E14atm/cm2。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成方法还包括：在形成所述伪栅结构之后，进行离子注入之前，在所述伪栅结构两侧的鳍部中形成源漏掺杂区。
11.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成方法还包括：在形成所述伪栅结构之后，形成所述源漏掺杂区之前，对所述伪栅结构两侧的鳍部进行轻掺杂离子注入以形成轻掺杂区；
对所述轻掺杂区进行第一退火工艺处理。
12.如权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一退火工艺为氮气退火、尖峰退火或激光退火。
13.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成方法还包括：对所述鳍部进行离子注入之后，去除伪栅结构之前，进行第二退火工艺处理，以激活所述源漏掺杂区和伪栅结构下方鳍部中的离子。
14.如权利要求13所述的鳍式场效应晶体管的形成方法，其特征在于，所述进行第二退火工艺处理的步骤包括：采用尖峰退火和激光退火方式中的一种或多种进行第二退火工艺处理。
15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二退火工艺为尖峰退火，所述尖峰退火的工艺温度为950-1100℃；
或者，所述第二退火工艺为激光退火，所述激光退火的工艺温度为1150-1300℃。
16.一种鳍式场效应晶体管，其特征在于，包括：
衬底，所述衬底上具有多个分立的鳍部；
横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部和侧壁表面；
其中，所述伪栅结构下方的鳍部内具有掺杂离子，所述掺杂离子为通过对位于所述伪栅结构下方的鳍部进行离子注入所形成。
17.如权利要求16所述的鳍式场效应晶体管，其特征在于，所述掺杂离子用于调节所述鳍式场效应晶体管的阈值电压。
18.如权利要求16所述的鳍式场效应晶体管，其特征在于，所述鳍式场效应晶体管为N型晶体管，所述掺杂离子为B离子；
或者，所述鳍式场效应晶体管为P型晶体管，所述掺杂离子为P离子或As离子。
19.如权利要求16所述的鳍式场效应晶体管，其特征在于，所述掺杂离子为通过对所述鳍部进行多次离子注入所形成；其中，所述多次离子注入为分别对所述鳍部垂直于衬底表面方向的不同位置处进行离子注入。
20.如权利要求19所述的鳍式场效应晶体管，其特征在于，所述鳍式场效应晶体管还包括：位于相邻所述鳍部之间衬底上的隔离层，其中，高于所述隔离层顶部表面的鳍部为第一部分鳍部；
所述掺杂离子为通过对所述第一部分鳍部的顶部进行第一离子注入、对所述第一部分鳍部的底部进行第二离子注入所形成。
CN201610989745.4A 2016-11-10 2016-11-10 鳍式场效应晶体管及其形成方法 Pending CN108074811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610989745.4A CN108074811A (zh) 2016-11-10 2016-11-10 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610989745.4A CN108074811A (zh) 2016-11-10 2016-11-10 鳍式场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN108074811A true CN108074811A (zh) 2018-05-25

Family

ID=62154320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610989745.4A Pending CN108074811A (zh) 2016-11-10 2016-11-10 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN108074811A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153146A (en) * 1990-05-28 1992-10-06 Kabushiki Kaisha Toshiba Maufacturing method of semiconductor devices
US5643815A (en) * 1995-06-07 1997-07-01 Hughes Aircraft Company Super self-align process for fabricating submicron CMOS using micron design rule fabrication equipment
CN101783299A (zh) * 2009-01-20 2010-07-21 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法及其阈值电压调节方法
CN103985636A (zh) * 2013-02-08 2014-08-13 台湾积体电路制造股份有限公司 调整多阈值电压的FinFET/三栅极沟道掺杂

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153146A (en) * 1990-05-28 1992-10-06 Kabushiki Kaisha Toshiba Maufacturing method of semiconductor devices
US5643815A (en) * 1995-06-07 1997-07-01 Hughes Aircraft Company Super self-align process for fabricating submicron CMOS using micron design rule fabrication equipment
CN101783299A (zh) * 2009-01-20 2010-07-21 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法及其阈值电压调节方法
CN103985636A (zh) * 2013-02-08 2014-08-13 台湾积体电路制造股份有限公司 调整多阈值电压的FinFET/三栅极沟道掺杂

Similar Documents

Publication Publication Date Title
US10134626B2 (en) Mechanisms for forming FinFETs with different fin heights
CN106684042B (zh) 半导体结构的制造方法
US10573563B2 (en) Semiconductor structure and fabrication method thereof
CN112309861B (zh) 半导体结构及其形成方法、晶体管
US20120112249A1 (en) High performance semiconductor device and method of fabricating the same
CN106952908B (zh) 半导体结构及其制造方法
US20150295067A1 (en) Method for manufacturing p-type mosfet
CN108538724B (zh) 半导体结构及其形成方法
CN110364570B (zh) 半导体器件及其形成方法和半导体结构
CN103579314A (zh) 半导体器件及其制造方法
CN110718465B (zh) 半导体结构及其形成方法
CN106876335A (zh) 半导体结构的制造方法
CN108389905B (zh) 半导体结构及其形成方法
CN106876273B (zh) 半导体结构的制造方法
CN107346730A (zh) 改善半导体器件性能的方法
US11605726B2 (en) Semiconductor structure and method for forming the same
US20220199460A1 (en) Method for forming semiconductor structure
CN113327978B (zh) 半导体结构及其形成方法
CN109003976B (zh) 半导体结构及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
CN108074811A (zh) 鳍式场效应晶体管及其形成方法
CN106935550B (zh) 半导体结构及其制造方法
TW201828354A (zh) 半導體元件的製造方法
CN108022969A (zh) 晶体管及其制造方法
CN109309003A (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525