CN108009065B - 监控axi总线的方法和装置 - Google Patents
监控axi总线的方法和装置 Download PDFInfo
- Publication number
- CN108009065B CN108009065B CN201610932607.2A CN201610932607A CN108009065B CN 108009065 B CN108009065 B CN 108009065B CN 201610932607 A CN201610932607 A CN 201610932607A CN 108009065 B CN108009065 B CN 108009065B
- Authority
- CN
- China
- Prior art keywords
- monitoring
- module
- axi bus
- command
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 426
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000012545 processing Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000012795 verification Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 25
- 238000005070 sampling Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000004590 computer program Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 125000004122 cyclic group Chemical group 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013481 data capture Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种监控AXI总线的方法，应用于监控AXI总线的装置，在监控AXI总线的装置中，监控主模块通过串行协议接口线与监控从模块串行连接，形成由监控主模块与监控从模块组成的闭合环路，该方法包括：监控主模块接收待检测芯片发送的串行协议命令；将串行协议命令转换成自定义串行比特帧命令；将自定义串行比特帧命令发送至监控从模块；监控从模块将自定义串行比特帧命令转换成通用的并行数据读写接口命令；根据通用的并行数据读写接口命令对待检测芯片的AXI总线进行监控，得到AXI总线的状态信息；将AXI总线的状态信息发送至监控主模块；监控主模块根据AXI总线的状态信息确定出待检测芯片的AXI总线的状态。本发明同时还公开了一种监控AXI总线的装置。
Description
技术领域
本发明涉及片上***(System on a Chip，SoC)的高级可扩展接口(AdvancedeXtensible Interface，AXI)总线技术，尤其涉及一种监控AXI总线的方法和装置。
背景技术
芯片一旦生产出来，从外部来看，就是一个黑盒，观测和调试手段非常有限，不像软件，可以通过随时修改程序进行调试，或者可以通过设置一些断点来分步调试；而对于FPGA，也可以通过抓波形软件来实时抓取一些有用的波形来观察FPGA内部的工作状态，并且需要抓取的波形也是通过编程来实现的；目前芯片往往采用的是SoC***，利用AXI总线进行数据传输，AXI总线是一种高性能、高带宽及低延迟的芯片内总线。
图1为典型的SoC***中AXI总线互联的结构示意图，在如图1所示的典型SoC***中，AXI总线上挂有3个master(主模块)以及4个slave(从模块)；例如，应用中会出现如下场景：master0要对slave2发起一次写访问，然后master2再将前面更新到slave2中的数据读走，但master2读回数据以后，发现并不是预期的数据；因为在采用AXI总线的SoC***中，故障有可能是AXI总线本身挂死、响应错误或者其他原因，所以在定位问题的过程中，尽量要保护现场；但是，目前没有一种针对AXI总线进行监控的有效方法，对于功能庞大的SoC芯片，一旦出现问题，定位问题的难度很大。
发明内容
有鉴于此，本发明实施例期望提供一种监控AXI总线的方法和装置，以实现对每个监控点的状态进行确定，定位到出现问题的监控点，可以将出问题范围缩小，问题定位的难度会极大降低，调试效率呈级数级增长。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种监控高级可扩展接口AXI总线的方法，所述方法应用于监控AXI总线的装置，在所述监控AXI总线的装置中，监控主模块通过串行协议接口线与监控从模块串行连接，形成由所述监控主模块与所述监控从模块组成的闭合环路，所述方法包括：
所述监控主模块接收待检测芯片发送的串行协议命令；将所述串行协议命令转换成自定义串行比特帧命令；将所述自定义串行比特帧命令发送至所述监控从模块；
所述监控主模块接收所述监控从模块发送的所述AXI总线的状态信息；其中，所述AXI总线的状态信息是通过所述监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控得到的；
所述监控主模块根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态。
上述方案中，所述自定义串行比特帧命令包括：起始位置、所述监控主模块标识号ID、读写指示、所述监控从模块标识号ID、偏移地址、结束位置。
上述方案中，所述AXI总线的状态信息是通过所述监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控得到的，包括：
所述监控从模块根据所述通用的并行数据读写接口命令完成读写控制信息的配置，实现所述AXI总线的读写通道信号的复用，完成所述AXI总线的信号的收集和校验，完成所述AXI总线的状态监控和抓取的设置、启动、记录和清除。
上述方案中，所述读写控制信息包括：aw、w、b、ar、r五个数据通道的读写控制信息及addr、data、resp三个类别的读写控制信息。
上述方案中，
若所述监控主模块为一个、所述监控从模块为两个或两个以上时，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述监控主模块与所述具有开口的监控从模块队列通过所述串行协议接口线形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为一个时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述具有开口的监控主模块队列与所述监控从模块通过所述串行协议接口线串行连接，形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为两个或两个以上时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述具有开口的监控主模块队列与所述具有开口的监控从模块队列通过所述串行协议接口线串行连接，形成闭合环路。
本发明还提供一种监控高级可扩展接口AXI总线的装置，所述装置包括：监控主模块及监控从模块；其中，所述监控主模块通过串行协议接口线与所述监控从模块串行连接，形成由所述监控主模块与所述监控从模块组成的闭合环路；
所述监控主模块，用于接收待检测芯片发送的串行协议命令，将所述串行协议命令转换成自定义串行比特帧命令，将所述自定义串行比特帧命令发送至所述监控从模块；
所述监控从模块，用于将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控，得到所述AXI总线的状态信息，将所述AXI总线的状态信息发送至所述监控主模块；
所述监控主模块，还用于根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态。
上述方案中，所述自定义串行比特帧命令包括：起始位置、所述监控主模块标识号ID、读写指示、所述监控从模块标识号ID、偏移地址、结束位置。
上述方案中，所述监控从模块，包括：
转换单元，用于将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令；
监控单元，其中，所述监控单元包括：
配置子单元，用于根据所述通用的并行数据读写接口命令完成读写控制信息的配置；
复用子单元，用于实现所述AXI总线的读写通道信号的复用；
收集和校验子单元，用于完成所述AXI总线的信号的收集和校验；
处理子单元，用于完成所述AXI总线的状态监控和抓取的设置、启动、记录和清除。
上述方案中，所述读写控制信息包括：aw、w、b、ar、r五个数据通道的读写控制信息及addr、data、resp三个类别的读写控制信息。
上述方案中，
若所述监控主模块为一个、所述监控从模块为两个或两个以上时，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述监控主模块与所述具有开口的监控从模块队列通过所述串行协议接口线形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为一个时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述具有开口的监控主模块队列与所述监控从模块通过所述串行协议接口线串行连接，形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为两个或两个以上时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述具有开口的监控主模块队列与所述具有开口的监控从模块队列通过所述串行协议接口线串行连接，形成闭合环路。
本发明实施例提供的监控AXI总线的方法和装置，通过监控主模块接收待检测芯片发送的串行协议命令，将串行协议命令转换成自定义串行比特帧命令，将自定义串行比特帧命令发送至监控从模块；监控主模块接收监控从模块发送的AXI总线的状态信息；其中，AXI总线的状态信息是通过监控从模块将自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据通用的并行数据读写接口命令对待检测芯片的AXI总线进行监控得到的；监控主模块根据AXI总线的状态信息确定出待检测芯片的AXI总线的状态；实现了对每个监控点的状态进行确定，定位到出现问题的监控点，这样可以将出问题范围缩小，一旦定位到一个小的范围以内，问题定位的难度将会极大降低，调试效率可以呈级数级增长。
附图说明
图1为典型的SoC***中AXI总线互联的结构示意图；
图2a为本发明监控AXI总线的方法实施例一的流程图；
图2b为本发明监控AXI总线的方法实施例一的结构图；
图3a为本发明监控AXI总线的方法实施例二的流程图；
图3b为本发明监控AXI总线的方法实施例二的结构图一；
图3c为本发明监控AXI总线的方法实施例二的结构图二；
图4为本发明监控AXI总线的方法实施例二的自定义串行比特帧命令的结构图；
图5为本发明监控AXI总线的方法实施例二的监控从模块的结构图；
图6为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元的工作状态图；
图7为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元采样ar通道数据、设置addr为匹配项的单次触发的配置流程图；
图8为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元采样w通道数据、设置data为匹配项的多次触发的配置流程图；
图9为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元采样w通道响应、设置resp为匹配项的多次触发的配置流程图；
图10为本发明监控AXI总线的装置实施例的结构示意图。
具体实施方式
本发明的主旨思想是：针对SoC***的特点，即连接到SoC***上的各个设备，无论是master还是slave，均通过相同的接口协议互联通信；因此将数据的读写过程划分成多个阶段，为每个阶段设置一个监控点，将出现问题的范围缩小，这样一旦定位到一个小的范围以内，问题定位的难度将会极大降低。
例如，针对图1的AXI总线互联的场景，可以将读写操作的过程划分成2个阶段：master0的写操作、master2的读操作；进一步的，master0的写操作又可以分为master0到AXI总线、AXI总线到slave2；进一步的，master2的读操作又可以分为master2到AXI总线、AXI总线到slave2；如果对应到这4个的阶段，每个阶段设置一个监控点，将出问题范围进一步缩小，一旦定位到一个小的范围以内，问题定位的难度将会极大降低。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图2a为本发明监控AXI总线的方法实施例一的流程图，图2b为本发明监控AXI总线的方法实施例一的结构图，如图2b所示，本发明实施例提供的监控AXI总线的方法应用于监控AXI总线的装置，在监控AXI总线的装置中，监控主模块(mon_master)通过串行协议接口线与监控从模块(mon_slaver)串行连接，形成由监控主模块(mon_master)与监控从模块(mon_slaver)组成的闭合环路；这里需要说明的是，监控AXI总线的装置中的监控主模块(mon_master)及监控从模块(mon_slaver)的数量可以根据实际需求进行设置，在此不加以限定，但是需要满足以下条件。
若监控主模块(mon_master)为一个、监控从模块(mon_slaver)为两个或两个以上时，监控从模块(mon_slaver)之间通过串行协议接口线串行连接，形成具有开口的监控从模块队列，监控主模块与具有开口的监控从模块队列通过串行协议接口线形成闭合环路；
若监控主模块(mon_master)为两个或两个以上、监控从模块(mon_slaver)为一个时，监控主模块(mon_master)之间通过串行协议接口线串行连接，形成具有开口的监控主模块(mon_master)队列，具有开口的监控主模块队列(mon_master)与监控从模块(mon_slaver)通过串行协议接口线串行连接，形成闭合环路；
若监控主模块(mon_master)为两个或两个以上、监控从模块(mon_slaver)为两个或两个以上时，监控主模块(mon_master)之间通过串行协议接口线串行连接，形成具有开口的监控主模块(mon_master)队列，监控从模块(mon_slaver)之间通过串行协议接口线串行连接，形成具有开口的监控从模块(mon_slaver)队列，具有开口的监控主模块队列与具有开口的监控从模块(mon_slaver)队列通过串行协议接口线串行连接，形成闭合环路。
这个串行协议接口线可以是自定义的，也可以是采用目前已经标准化的协议，比如通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)协议等，采用串行协议接口线的原因有3点：一是作为监控来用，协议要简单，太复杂的接口容易出错；二是监控流量需求低，低速协议就足够使用；三是接口信号线数量少，因为监控节点会分布于整个芯片，如果接口信号线的数目太多，整个监控接口在整个芯片穿来穿去，会增加后端布线的难度。
由于每个监控主模块(mon_master)的功能及每个监控从模块(mon_slaver)的功能相同，因此在本实施例中，以一个监控主模块(mon_master)及一个监控从模块(mon_slaver)来举例说明。
如图2a所示，本发明实施例提供的监控AXI总线的方法包括如下步骤：
步骤101、所述监控主模块接收待检测芯片发送的串行协议命令，将所述串行协议命令转换成自定义串行比特帧命令，将所述自定义串行比特帧命令发送至所述监控从模块。
监控主模块(mon_master)首先，通过简单的串行协议接口线与待检测芯片连接，接收待检测芯片发送的串行协议命令；其次，将该串行协议命令转换成自定义串行比特帧命令，即实现“待检测芯片外部调试接口到内部自定义串行线接口的转换”；之后，将自定义串行比特帧命令发送至监控从模块(mon_slaver)。
步骤102、所述监控主模块接收所述监控从模块发送的所述AXI总线的状态信息；其中，所述AXI总线的状态信息是通过所述监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控得到的。
监控主模块(mon_master)接收监控从模块(mon_slaver)发送的AXI总线的状态信息，其中AXI总线的状态信息是通过监控从模块将自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据通用的并行数据读写接口命令对待检测芯片的AXI总线进行监控得到的。
具体的可以解释为：监控从模块(mon_slaver)首先将通过串行协议接口线接收到的自定义串行比特帧命令转换成通用的并行数据读写接口命令；接着，根据该通用的并行数据读写接口命令对待检测芯片的AXI总线进行监控，得到AXI总线的状态信息；之后，将AXI总线的状态信息发送至监控主模块(mon_master)。
步骤103、所述监控主模块根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态。
监控主模块根据AXI总线的状态信息确定出待检测芯片的AXI总线的状态；即对每个监控点的状态进行确定，定位到出现问题的监控点，这样可以将出问题范围缩小，一旦定位到一个小的范围以内，问题定位的难度将会极大降低，调试效率可以呈级数级增长。
本发明实施例提供的监控AXI总线的方法，通过监控主模块接收待检测芯片发送的串行协议命令，将串行协议命令转换成自定义串行比特帧命令，将自定义串行比特帧命令发送至监控从模块；监控主模块接收监控从模块发送的AXI总线的状态信息；其中，AXI总线的状态信息是通过监控从模块将自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据通用的并行数据读写接口命令对待检测芯片的AXI总线进行监控得到的；监控主模块根据AXI总线的状态信息确定出待检测芯片的AXI总线的状态；实现了对每个监控点的状态进行确定，定位到出现问题的监控点，这样可以将出问题范围缩小，一旦定位到一个小的范围以内，问题定位的难度将会极大降低，调试效率可以呈级数级增长。
为了更加体现出本发明的目的，在上述实施例的基础上，进一步的举例说明。
图3a为本发明监控AXI总线的方法实施例二的流程图，图3b为本发明监控AXI总线的方法实施例二的结构图一，如图3b所示，本发明实施例提供的监控AXI总线的方法应用于监控AXI总线的装置，在所述监控AXI总线的装置中，一个监控主模块(mon_master)通过自定义串行接口线与由多个监控从模块(mon_slaver)形成的监控从模块(mon_slaver)队列串行连接，形成由一个监控主模块(mon_master)与多个监控从模块(mon_slaver)组成的闭合环路。
如图3a所示，该方法包括如下步骤：
步骤201、所述监控主模块接收待检测芯片发送的串行协议命令。
监控主模块(mon_master)可以采用简单的串行协议接口线接到待检测芯片的管脚上接收待检测芯片输入/输出口(I/O口)发送的串行协议命令(WRITE/READ)。
优选的是，在本发明实施例中，监控主模块(mon_master)可以采用两个来实现；图3c为本发明监控AXI总线的方法实施例二的结构图二，如图3c所示，第一监控主模块(mon_master0)与第二监控主模块(mon_master1)之间通过串行协议接口线串行连接，形成具有开口的监控主模块(mon_master)队列，监控从模块(mon_slaver)之间通过串行协议接口线串行连接，形成具有开口的监控从模块(mon_slaver)队列，具有开口的监控主模块队列与具有开口的监控从模块(mon_slaver)队列通过串行协议接口线串行连接，形成闭合环路。
另外，第一监控主模块(mon_master0)采用简单的串行协议接口线与待检测芯片连接、第二监控主模块(mon_master1)采用简单的串行协议接口线与CPU***连接；两个的功能是一样的，都是将接收到的命令转换成内部串行格式命令，差异在于一个接收待检测芯片的串行协议命令，一个接收中央处理器(Central Processing Unit，CPU)***的命令。
第二监控主模块(mon_master1)通过串行协议接口线连接到CPU***上，在CPU***是正常情况下，可以借助CPU来发起总线监控的操作；这种结构的优势在于它的便利性，一个CPU调试器就足够完成整个调试，调试员不需要在AXI总线监控接口和CPU调试接口之间来回切换，借用CPU调试***还能进行一些辅助性的打印或编写小程序来对监控的数据进行提取和分析。
这样种方式的调试不依赖于任何内部的CPU***，即使CPU没有正常工作起来或者CPU因为某种原因挂死，都不影响外部调试和问题定位，保证了稳定性。
步骤202、所述监控主模块将所述串行协议命令转换成自定义串行比特帧命令。
监控主模块(mon_master)将串行协议命令存入内部缓存buffer，按照串行比特协议将串行协议命令转换成自定义串行比特帧命令，下面对自定义串行比特帧命令进行具体说明。
图4为本发明监控AXI总线的方法实施例二的自定义串行比特帧命令的结构图，如图4所示，整个自定义串行比特帧命令的结构长度为32；它包括了起始位置、监控主模块标识号(identification，ID)、读写指示、监控从模块ID、偏移地址、结束位置；其中，
start_bit(1)：1bit起始比特表示帧结构的起始位置，空闲情况下串行比特线处于高电平，第一个低电平表示起始位置；
MID(1)：1bit master ID，指示从哪个master发出，1个bit最多支持2个mon_master(改变帧结构中MID域的位宽，mon_master个数可支持的最大值也随之变化，如果只用到一个mon_master，该域可以删除)；
wr/rd(1)：1bit读写指示，1写，0读；
SID(5)：5bit slave ID，从多个mon_slave节点中译码出一个，mon_slave的个数根据实际应用选定，最多可以支持32个mon_slave(改变帧结构中节点地址域的位宽，mon_slave个数可支持的最大值也随之变化)；
offset_addr(8)：8bit偏移地址，从被选中mon_slave节点的多个偏移地址中译码出一个，偏移地址的个数根据实际应用选定，最多可以支持256个mon_slave(改变帧结构中偏移地址域的位宽，偏移地址寄存器个数可支持的最大值也随之变化)；
data(16)：串行比特线帧结构的数据域，可以根据实际应用进行自定义；
stop_bit(1)：1bit结束比特表示帧结构的结束位置，stop bit为高电平，结束位下一位开始，串行比特线进入空闲状态。
步骤203、所述监控主模块将所述自定义串行比特帧命令发送至所述监控从模块。
监控主模块(mon_master)将自定义串行比特帧命令通过串行比特线发送至监控从模块(mon_slaver)。
步骤204、所述监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令。
图5为本发明监控AXI总线的方法实施例二的监控从模块的结构图，如图5所示，监控从模块(mon_slaver)包括了转换单元(s2p_bridge)及监控单元(amti)；监控从模块(mon_slaver)中的转换单元(s2p_bridge)将自定义串行比特帧命令转换成通用的并行数据读写接口命令并下发给监控从模块(mon_slaver)中的监控单元(amti)，该通用的并行数据读写接口命令可以为读写控制信号接口命令，可以是地址线、数据线接口命令，可以是静态随机存取存储器(Static Random Access Memory，SRAM)接口命令，也可以是类似于SRAM接口命令的其他接口命令。
这里需要说明的是，如果监控从模块(mon_slaver)有两个或两个以上的情况时，每个监控从模块(mon_slaver)在接收自定义串行比特帧命令的同时，会将自定义串行比特帧命令原封不动的传递给下一个节点，每个监控从模块(mon_slaver)都设置有唯一的SID，转换单元(s2p_bridge)在进行串并转换时，会将接收到的SID与分配给自己的SID进行匹配，匹配上的会将自定义串行比特帧命令在本节点保存下来，下发给监控从模块(mon_slaver)中的监控单元(amti)供其使用。
这里需要说明的是，因为监控从模块(mon_slaver)的功能都是相同的，可以将监控从模块(mon_slaver)进行分时复用；因此，在本发明实施例中仅以一个监控从模块(mon_slaver)中的监控单元(amti)的具体组成和具体具有的功能进行说明。
步骤205、所述监控从模块根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控，得到所述AXI总线的状态信息。
监控从模块(mon_slaver)中监控单元(amti)的根据通用的并行数据读写接口命令完成读写控制信息的配置，实现AXI总线的读写通道信号的复用，完成AXI总线的信号的收集和校验，完成AXI总线的状态监控和抓取的设置、启动、记录和清除。
具体的，图6为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元的工作状态图，如图6所示，监控单元(amti)中的配置子单元(amti_cfg)用于根据通用的并行数据读写接口命令完成读写控制信息的配置；监控单元(amti)中的复用子单元(amti_imux)用于实现AXI总线的读写通道信号的复用；监控单元(amti)中的收集和校验子单元(amti_check)，用于完成AXI总线的信号的收集和校验；监控单元(amti)中的处理单元子(amti_sample)，用于完成AXI总线的状态监控和抓取的设置、启动、记录和清除。
例如，监控单元(amti)通过SRAM接口来配置和读取内部寄存器，完成AXI总线的状态监控和数据抓取。
其中，读写控制信息包括：aw、w、b、ar、r五个数据通道的读写控制信息及addr、data、resp三个类别的读写控制信息。
每个类别可以设置不同的的匹配开关，地址通道有addr、id、len、size、burst信息，设计中为addr、id、len、size、burst每一项信息设置了一个独立的匹配开关match_en，这几个匹配开关可以独立打开和关闭，也可以任意组合打开和关闭。
比如，addr项匹配开关打开时，addr信息会作为匹配项，在进行采样之前必须先为addr项设置一个期望值，一旦在地址通道上出现该期望值，表示捕获成功，捕获成功的状态会被记录下来，同时监控单元(amti)会将地址通道对应的id、len、size、burst信息保存下来；其他匹配开关开启的组合情况可以依次类推。
数据通道有data、id、wstrb信息，设计中为data、id、wstrb每一项信息设置了一个独立的匹配开关match_en，这几个匹配开关可以独立打开和关闭，也可以任意组合打开和关闭，工作方式与上面的地址通道类似。
响应通道有resp、id信息，设计中为resp、id每一项信息设置了一个独立的匹配开关match_en，这几个匹配开关可以独立打开和关闭，也可以任意组合打开和关闭，工作方式与上面的地址通道类似。
地址、数据、响应三个通道之间的组合顺序也可以设置，地址通道匹配支持先触发数据通道，数据通道匹配支持先触发地址通道，响应通道匹配支持先触发地址或数据通道。
还可以支持单次触发和多次触发，单次触发记录第一次匹配上的结果，多次触发记录最新匹配结果。
下面以采样aw通道数据，设置addr为匹配项，单次触发为例，以采样w通道数据，设置data为匹配项，多次触发为例，以采样w通道响应，设置resp为匹配项，多次触发为例，分别给出相关寄存器的配置流程。
图7为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元采样ar通道数据、设置addr为匹配项的单次触发的配置流程图，如图7所示(以下流程中每个寄存器的配置和读取都需要监控主模块发起一个相应的命令来实现)，该流程包括：
步骤301、配置axi_dbg_en开关(8'h00)为1。
打开axi_dbg_en开关，默认情况是关闭的，为了节省功耗。
步骤302、配置axi_rchn_sta_en开关(8'h01)为1。
打开axi_rchn_sta_en开关，读写通道复用硬件资源(采样写通道数据，需要打开axi_wchn_sta_en开关)。
步骤303、配置a_single_trig_en(8'h34)为1。
打开单次触发开关(支持单次、多次触发两种模式)。
步骤304、配置data_trig_off(8'h20)为0。
关闭data_trig_off(支持data寄存器复用于addr存储)。
步骤305、配置id_match_adr_sel(8'h20)为2'b00。
配置id_match_adr_sel选择addr通道(id寄存器供addr、data、resp通道复用)。
步骤306、配置a_time_catch_en(8'h34)为1。
打开抓取时间使能开关。
步骤307、将addr_match_en开关(8'h20)打开。
打开addr匹配使能开关。
步骤308、配置采样匹配值addr_value(8'h21，8'h22)。
在addr寄存器中写入待匹配值。
步骤309、配置采样匹配mask值addr_mask(8'h23，8'h24)。
根据待匹配的addr来写入相应的addr_mask值(支持addr精确匹配和区间匹配，通过配置addr_mask来实现)。
步骤310、对a_catch_ok清零(8'h33)。
所有配置完成后，清零抓取完成标志，一旦抓取成功，该标志会再次置起。
步骤311、读取a_catch_ok状态(8'h33)。
读取a_catch_ok状态信息。
步骤312、判断a_catch_ok是否等于1'b1。
判断a_catch_ok是否等于1'b1，如果不等于1'b1，返回执行步骤311；如果等于1'b1，执行步骤313；即判断循环查询抓取成功标志是否置起，如果一直未置起，表示没有相匹配的addr访问，返回执行步骤311；如果标志置起，执行步骤313。
步骤313、读取相关数据信息。
读取相关的抓取信息(id、len、size、burst)。
图8为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元采样w通道数据、设置data为匹配项的多次触发的配置流程图，如图8所示(以下流程中每个寄存器的配置和读取都需要监控主模块发起一个相应的命令来实现)，该流程包括：
步骤401、配置axi_dbg_en开关(8'h00)为1。
打开axi_dbg_en开关。
步骤402、配置axi_wchn_sta_en开关(8'h02)为1。
打开axi_wchn_sta_en开关，即设置默认模式为多次触发。
步骤403、配置id_match_adr_sel(8'h20)为2'b01。
配置id_match_adr_sel选择data通道。
步骤404、将data_match_en开关(8'h20)打开。
打开data匹配使能开关。
步骤405、配置采样匹配值data_value(8'h2b～8'h32)。
data寄存器写入待匹配值。
步骤406、对a_catch_ok清零(8'h33)。
所有配置完成后，清零抓取完成标志，一旦抓取成功，该标志会再次置起。
步骤407、读取a_catch_ok状态(8'h33)。
读取a_catch_ok状态信息。
步骤408、判断a_catch_ok是否等于1'b1。
判断a_catch_ok是否等于1'b1，如果不等于1'b1，返回执行步骤407；如果等于1'b1，执行步骤409；即判断循环查询抓取成功标志是否置起，如果一直未置起，表示没有相匹配的addr访问，返回执行步骤407；如果标志置起，执行步骤409。
步骤409、读取相关数据信息(id，strb及burst的第几个)。
读取相关数据信息(id，strb及burst的第几个)。
图9为本发明监控AXI总线的方法实施例二的监控从模块中的监控单元采样w通道响应、设置resp为匹配项的多次触发的配置流程图，如图9所示(以下流程中每个寄存器的配置和读取都需要监控主模块发起一个相应的命令来实现)，该流程包括：
步骤501、配置axi_dbg_en开关(8'h00)为1。
打开axi_dbg_en开关。
步骤502、配置axi_wchn_sta_en开关(8'h02)为1。
打开axi_wchn_sta_en开关，，即默认模式为多次触发。
步骤503、配置id_match_adr_sel(8'h20)为2'b10。
配置id_match_adr_sel选择resp通道。
步骤504、将data_match_en开关(8'h20)打开。
打开resp匹配使能开关。
步骤505、配置采样匹配值resp_value(8'h29)。
在resp寄存器中写入待匹配值。
步骤506、对a_catch_ok清零(8'h33)。
所有配置完成后，清零抓取完成标志，一旦抓取成功，该标志会再次置起。
步骤507、读取a_catch_ok状态(8'h33)。
读取a_catch_ok状态信息。
步骤508、判断a_catch_ok是否等于1'b1。
判断a_catch_ok是否等于1'b1，如果不等于1'b1，返回执行步骤507；如果等于1'b1，执行步骤509；即判断循环查询抓取成功标志是否置起，如果一直未置起，表示没有相匹配的addr访问，返回执行步骤507；如果标志置起，执行步骤509。
步骤509、读取相关数据信息(id)。
读取相关数据信息(id)。
步骤206、所述监控从模块将所述AXI总线的状态信息发送至监控主模块。
监控从模块(mon_slaver)中的监控单元(amti)将监控、抓取到的AXI总线的状态信息(相关数据信息)通过自定义串行接口发送至监控主模块(mon_master)。
步骤207、所述监控主模块根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态。
监控主模块(mon_master)根据AXI总线的状态信息分析确定出待检测芯片的AXI总线的状态，将状态问题定位出来，或者工作人员通过监控主模块(mon_master)接收到的AXI总线的状态信息分析确定出待检测芯片的AXI总线的状态，将状态问题定位出来；比如待检测芯片模块存储地址的数据被意外改写，通过抓取改写该地址的ID，能准确分析出改写源，再将分析的重心放到改写源，这样就可以很快发现改写的原因，极大降低了问题定位的难度，调试效率可以呈技术级增长。
本发明实施例提供的监控AXI总线的方法，通过监控主模块接收待检测芯片发送的串行协议命令；监控主模块将所述串行协议命令转换成自定义串行比特帧命令；监控主模块将所述自定义串行比特帧命令发送至所述监控从模块；监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令；监控从模块根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控，得到所述AXI总线的状态信息；监控从模块将所述AXI总线的状态信息发送至监控主模块；监控主模块根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态；实现了对每个监控点的状态进行确定，定位到出现问题的监控点，这样可以将出问题范围缩小，一旦定位到一个小的范围以内，问题定位的难度将会极大降低，调试效率可以呈级数级增长。
图10为本发明监控AXI总线的装置实施例的结构示意图，如图10所示，本发明实施例提供的监控AXI总线的装置010包括：监控主模块101及监控从模块102；其中，所述监控主模块101通过串行协议接口线与所述监控从模块102串行连接，形成由所述监控主模块101与所述监控从模块102组成的闭合环路；
所述监控主模块101，用于接收待检测芯片发送的串行协议命令，将所述串行协议命令转换成自定义串行比特帧命令，将所述自定义串行比特帧命令发送至所述监控从模块102；
所述监控从模块102，用于将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控，得到所述AXI总线的状态信息，将所述AXI总线的状态信息发送至所述监控主模块101；
所述监控主模块101，还用于根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态。
进一步的，所述自定义串行比特帧命令包括：起始位置、所述监控主模块标识号ID、读写指示、所述监控从模块标识号ID、偏移地址、结束位置。
进一步的，所述监控从模块102，包括：转换单元1021及监控单元1022；其中，
所述转换单元1021，用于将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令；
所述监控单元1022，包括：配置子单元10221、复用子单元10222、收集和校验子单元10223、处理子单元10224；其中，
所述配置子单元10221，用于根据所述通用的并行数据读写接口命令完成读写控制信息的配置；
所述复用子单元10222，用于实现所述AXI总线的读写通道信号的复用；
所述收集和校验子单元10223，用于完成所述AXI总线的信号的收集和校验；
所述处理子单元10224，用于完成所述AXI总线的状态监控和抓取的设置、启动、记录和清除。
进一步的，所述读写控制信息包括：aw、w、b、ar、r五个数据通道的读写控制信息及addr、data、resp三个类别的读写控制信息。
进一步的，
若所述监控主模块101为一个、所述监控从模块102为两个或两个以上时，所述监控从模块102之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块102队列，所述监控主模块101与所述具有开口的监控从模块102队列通过所述串行协议接口线形成闭合环路；
若所述监控主模块101为两个或两个以上、所述监控从模块102为一个时，所述监控主模块101之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块101队列，所述具有开口的监控主模块101队列与所述监控从模块102通过所述串行协议接口线串行连接，形成闭合环路；
若所述监控主模块101为两个或两个以上、所述监控从模块102为两个或两个以上时，所述监控主模块101之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块101队列，所述监控从模块102之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块102队列，所述具有开口的监控主模块101队列与所述具有开口的监控从模块102队列通过所述串行协议接口线串行连接，形成闭合环路。
本实施例的装置，可以用于执行上述所示方法实施例的技术方案，其实现原理和技术效果类似，此处不再赘述。
在实际应用中，所述监控主模块101、监控从模块102、转换单元1021、监控单元1022、配置子单元10221、复用子单元10222、收集和校验子单元10223、处理子单元10224均可由位于监控AXI总线的装置010中的中央处理器(Central Processing Unit，CPU)、微处理器(Micro Processor Unit，MPU)、数字信号处理器(Digital Signal Processor，DSP)或现场可编程门阵列(Field Programmable Gate Array，FPGA)等实现。
本领域内的技术人员应明白，本发明的实施例可提供为方法、***、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (8)
1.一种监控高级可扩展接口AXI总线的方法，其特征在于，所述方法应用于监控AXI总线的装置，在所述监控AXI总线的装置中，监控主模块通过串行协议接口线与监控从模块串行连接，形成由所述监控主模块与所述监控从模块组成的闭合环路，所述方法包括：
所述监控主模块接收待检测芯片发送的串行协议命令；将所述串行协议命令转换成自定义串行比特帧命令；将所述自定义串行比特帧命令发送至所述监控从模块；
所述监控主模块接收所述监控从模块发送的所述AXI总线的状态信息；其中，所述AXI总线的状态信息是通过所述监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控得到的；
所述监控主模块根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态；
若所述监控主模块为一个、所述监控从模块为两个或两个以上时，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述监控主模块与所述具有开口的监控从模块队列通过所述串行协议接口线形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为一个时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述具有开口的监控主模块队列与所述监控从模块通过所述串行协议接口线串行连接，形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为两个或两个以上时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述具有开口的监控主模块队列与所述具有开口的监控从模块队列通过所述串行协议接口线串行连接，形成闭合环路。
2.根据权利要求1所述的方法，其特征在于，所述自定义串行比特帧命令包括：起始位置、所述监控主模块标识号ID、读写指示、所述监控从模块标识号ID、偏移地址、结束位置。
3.根据权利要求1所述的方法，其特征在于，所述AXI总线的状态信息是通过所述监控从模块将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控得到的，包括：
所述监控从模块根据所述通用的并行数据读写接口命令完成读写控制信息的配置，实现所述AXI总线的读写通道信号的复用，完成所述AXI总线的信号的收集和校验，完成所述AXI总线的状态监控和抓取的设置、启动、记录和清除。
4.根据权利要求3所述的方法，其特征在于，所述读写控制信息包括：aw、w、b、ar、r五个数据通道的读写控制信息及addr、data、resp三个类别的读写控制信息。
5.一种监控高级可扩展接口AXI总线的装置，其特征在于，所述装置包括：监控主模块及监控从模块；其中，所述监控主模块通过串行协议接口线与所述监控从模块串行连接，形成由所述监控主模块与所述监控从模块组成的闭合环路；
所述监控主模块，用于接收待检测芯片发送的串行协议命令，将所述串行协议命令转换成自定义串行比特帧命令，将所述自定义串行比特帧命令发送至所述监控从模块；
所述监控从模块，用于将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令，根据所述通用的并行数据读写接口命令对所述待检测芯片的AXI总线进行监控，得到所述AXI总线的状态信息，将所述AXI总线的状态信息发送至所述监控主模块；
所述监控主模块，还用于根据所述AXI总线的状态信息确定出所述待检测芯片的AXI总线的状态；
若所述监控主模块为一个、所述监控从模块为两个或两个以上时，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述监控主模块与所述具有开口的监控从模块队列通过所述串行协议接口线形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为一个时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述具有开口的监控主模块队列与所述监控从模块通过所述串行协议接口线串行连接，形成闭合环路；
若所述监控主模块为两个或两个以上、所述监控从模块为两个或两个以上时，所述监控主模块之间通过所述串行协议接口线串行连接，形成具有开口的监控主模块队列，所述监控从模块之间通过所述串行协议接口线串行连接，形成具有开口的监控从模块队列，所述具有开口的监控主模块队列与所述具有开口的监控从模块队列通过所述串行协议接口线串行连接，形成闭合环路。
6.根据权利要求5所述的装置，其特征在于，所述自定义串行比特帧命令包括：起始位置、所述监控主模块标识号ID、读写指示、所述监控从模块标识号ID、偏移地址、结束位置。
7.根据权利要求5所述的装置，其特征在于，所述监控从模块，包括：
转换单元，用于将所述自定义串行比特帧命令转换成通用的并行数据读写接口命令；
监控单元，其中，所述监控单元包括：
配置子单元，用于根据所述通用的并行数据读写接口命令完成读写控制信息的配置；
复用子单元，用于实现所述AXI总线的读写通道信号的复用；
收集和校验子单元，用于完成所述AXI总线的信号的收集和校验；
处理子单元，用于完成所述AXI总线的状态监控和抓取的设置、启动、记录和清除。
8.根据权利要求7所述的装置，其特征在于，所述读写控制信息包括：aw、w、b、ar、r五个数据通道的读写控制信息及addr、data、resp三个类别的读写控制信息。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610932607.2A CN108009065B (zh) | 2016-10-31 | 2016-10-31 | 监控axi总线的方法和装置 |
| PCT/CN2017/082573 WO2018076650A1 (zh) | 2016-10-31 | 2017-04-28 | 监控axi总线的方法、装置和计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610932607.2A CN108009065B (zh) | 2016-10-31 | 2016-10-31 | 监控axi总线的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108009065A CN108009065A (zh) | 2018-05-08 |
| CN108009065B true CN108009065B (zh) | 2020-02-07 |
Family
ID=62023203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610932607.2A Active CN108009065B (zh) | 2016-10-31 | 2016-10-31 | 监控axi总线的方法和装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108009065B (zh) |
| WO (1) | WO2018076650A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109471824B (zh) * | 2018-11-22 | 2021-02-05 | 青岛方寸微电子科技有限公司 | 基于axi总线的数据传输***及方法 |
| CN110531686B (zh) * | 2019-09-28 | 2024-07-12 | 徐州可云智能科技有限公司 | 一种基于单主多从协议实现多主机的装置及其方法 |
| CN112286746B (zh) * | 2020-10-31 | 2023-01-24 | 拓维电子科技(上海)有限公司 | 针对axi从设备接口的通用验证平台及方法 |
| CN112579415B (zh) * | 2020-12-10 | 2024-05-31 | 北京爱芯科技有限公司 | Axi总线的性能计算方法、装置、电子设备及存储介质 |
| CN112540949B (zh) * | 2020-12-17 | 2024-07-12 | 北京航天测控技术有限公司 | 一种数据传输*** |
| CN112565778B (zh) * | 2020-12-28 | 2022-04-26 | 山东神戎电子股份有限公司 | 一种基于时间片管理的数据存取方法 |
| CN113055259B (zh) * | 2021-02-08 | 2022-05-13 | 西安电子科技大学 | 一种基于axi总线协议的功能安全保护方法 |
| CN114531371A (zh) * | 2022-02-23 | 2022-05-24 | 杭州中天微***有限公司 | 总线监测网络、片上***以及总线管理方法 |
| CN117346220A (zh) * | 2022-06-27 | 2024-01-05 | 佛山市顺德区美的电子科技有限公司 | 家电***及其通讯方法、设备、存储介质 |
| CN116932333B (zh) * | 2023-09-14 | 2023-12-26 | 武汉凌久微电子有限公司 | 一种硅后验证的axi总线实时性能监控方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101676887A (zh) * | 2008-08-15 | 2010-03-24 | 北京北大众志微***科技有限责任公司 | 一种基于ahb总线结构的总线监听方法及装置 |
| CN101989242A (zh) * | 2010-11-12 | 2011-03-23 | 深圳国微技术有限公司 | 一种提高soc***安全的总线监视器及其实现方法 |
| CN102231129A (zh) * | 2011-07-04 | 2011-11-02 | 浙江大学 | 一种基于串口的多层AHB总线架构SoC监测调试***与方法 |
| CN103186447A (zh) * | 2011-12-27 | 2013-07-03 | 安凯(广州)微电子技术有限公司 | 一种总线读写检测装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489791B2 (en) * | 2010-03-12 | 2013-07-16 | Lsi Corporation | Processor bus bridge security feature for network processors or the like |
| CN103810074B (zh) * | 2012-11-14 | 2017-12-29 | 华为技术有限公司 | 一种片上***芯片及相应的监控方法 |
-
2016
- 2016-10-31 CN CN201610932607.2A patent/CN108009065B/zh active Active
-
2017
- 2017-04-28 WO PCT/CN2017/082573 patent/WO2018076650A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101676887A (zh) * | 2008-08-15 | 2010-03-24 | 北京北大众志微***科技有限责任公司 | 一种基于ahb总线结构的总线监听方法及装置 |
| CN101989242A (zh) * | 2010-11-12 | 2011-03-23 | 深圳国微技术有限公司 | 一种提高soc***安全的总线监视器及其实现方法 |
| CN102231129A (zh) * | 2011-07-04 | 2011-11-02 | 浙江大学 | 一种基于串口的多层AHB总线架构SoC监测调试***与方法 |
| CN103186447A (zh) * | 2011-12-27 | 2013-07-03 | 安凯(广州)微电子技术有限公司 | 一种总线读写检测装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108009065A (zh) | 2018-05-08 |
| WO2018076650A1 (zh) | 2018-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108009065B (zh) | 监控axi总线的方法和装置 | |
| US20220252665A1 (en) | On-chip Debugging Device and Method | |
| CN110213143B (zh) | 一种1553b总线ip核及监视*** | |
| CN112148515B (zh) | 一种故障定位方法、***、装置、介质和设备 | |
| CN105868149B (zh) | 一种串口信息的传输方法和装置 | |
| US8639986B2 (en) | Firmware tracing in a storage data communication system | |
| CN107809349B (zh) | 一种监测服务器信号波形的装置及方法 | |
| US7043718B1 (en) | System real-time analysis tool | |
| US8935577B2 (en) | Method and apparatus for filtering trace information | |
| JP4212224B2 (ja) | 半導体集積回路 | |
| CN103593271A (zh) | 一种片上***芯片追踪调试的方法及装置 | |
| TW201514708A (zh) | I 2 c匯流排監控裝置 | |
| CN116627877B (zh) | 一种片上总线状态记录***和记录方法 | |
| TWI278636B (en) | Integrated circuit, diagnostic device for receiving diagnostic data in integrated circuit and method for generating diagnostic data | |
| US9223678B2 (en) | Data processor device having a debug control module which selectively modifies trace messages | |
| US9396145B1 (en) | In-chip bus tracer | |
| WO2019173018A1 (en) | Non-intrusive on-chip debugger with remote protocol support | |
| TWI604303B (zh) | 輸入輸出擴展晶片以及其驗證方法 | |
| US20040199823A1 (en) | Method and apparatus for performing imprecise bus tracing in a data processing system having a distributed memory | |
| TW201424295A (zh) | 匯流排訊號監測裝置及方法 | |
| CN112148537B (zh) | 总线监控装置及方法、存储介质、电子装置 | |
| CN104461796B (zh) | 用于嵌入式8051cpu的jtag调试模块及调试方法 | |
| EP1125200B1 (en) | Maintaining object size information concurrent with data optimization for debugging | |
| US20040199722A1 (en) | Method and apparatus for performing bus tracing in a data processing system having a distributed memory | |
| CN115687012A (zh) | 一种总线监测模块、监测方法和相关设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |