CN107993952B - 栅极线的对准测量方法 - Google Patents

栅极线的对准测量方法 Download PDF

Info

Publication number
CN107993952B
CN107993952B CN201711182124.6A CN201711182124A CN107993952B CN 107993952 B CN107993952 B CN 107993952B CN 201711182124 A CN201711182124 A CN 201711182124A CN 107993952 B CN107993952 B CN 107993952B
Authority
CN
China
Prior art keywords
gate line
channel hole
layer
hard mask
opening pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711182124.6A
Other languages
English (en)
Other versions
CN107993952A (zh
Inventor
许波
严萍
杨川
高晶
喻兰芳
丁蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711182124.6A priority Critical patent/CN107993952B/zh
Publication of CN107993952A publication Critical patent/CN107993952A/zh
Application granted granted Critical
Publication of CN107993952B publication Critical patent/CN107993952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种栅极线的对准测量方法，属于半导体技术领域。所述方法包括：提供待形成栅极线的三维存储器样品；研磨三维存储器样品至呈现沟道孔的多晶硅插塞；回刻并去除部分介质层，漏出对应的部分沟道孔；在剩余的介质层和漏出的沟道孔上形成硬掩膜层，硬掩膜层与沟道孔对应的区域呈凸起结构；在硬掩膜层上旋涂光阻层，并在光阻层上形成栅极线开口图形；在栅极线开口图形与凸起结构之间进行对准测量。本发明中，完成了栅极线开口图形与凸起结构之间的对准测量，即完成了栅极线与沟道孔之间的对准测量；而无需刻蚀出栅极线沟槽后在进行栅极线与沟道孔之间的对准测量，不仅提升了对准测量的效率，而且降低了晶圆损坏的几率。

Description

栅极线的对准测量方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种栅极线的对准测量方法。
背景技术
闪存是一种非易变性的存储器，是电可擦除且可编程的只读存储器的一种特殊结构，如今，经历了平面型闪存存储器的发展时期，已进入了三维闪存存储器的发展热潮，其主要特色是将平面结构转换为立体结构。
由于三维存储器结构的复杂性，因而在三维存储器的制程中，结构之间的对准测量(Over Lay，简称OVL)操作必不可少，栅极线(Gate Line)与沟道孔(Channel Hole)之间的对准测量即为之一。现有的栅极线与沟道孔之间的对准测量方法，如图1至图4所示，通常主要包括：1)研磨三维存储器样品至呈现沟道孔的多晶硅插塞；2)在研磨后的三维存储器样品上形成硬掩膜层；3)在硬掩膜层上旋涂光阻层，并进行图形化处理形成栅极线开口图形；4)沿栅极线开口图形进行刻蚀工艺形成栅极线沟槽，并在栅极线沟槽与沟道孔之间进行对准测量。该方法中，由于步骤2)中形成的硬掩膜层很厚，因此为步骤4)中在栅极线沟槽与沟道孔之间进行对准测量时增加了难度；而现有的处理方式，通常是在步骤4)进行栅极线沟槽刻蚀的过程中，仅刻蚀最上面的一片晶圆形成部分栅极线沟槽，然后进行该部分栅极线沟槽与沟道孔之间的对准测量，当对准测量结果出现偏差时，则进行调整，直至得到满意的对准测量结果之后，在对其他晶圆进行刻蚀得到完整的栅极线沟槽；而在调整的过程中，其他的晶圆只能等候结果而不对其做任何处理；可见其过程复杂，且效率低，同时当对准测试失控时，还会导致被刻蚀的晶圆损坏而无法使用。
发明内容
为解决现有技术的不足，本发明提供一种栅极线的对准测量方法，包括：
提供待形成栅极线的三维存储器样品；
研磨所述三维存储器样品至呈现沟道孔的多晶硅插塞；
回刻并去除部分介质层，漏出对应的部分沟道孔；
在剩余的介质层和漏出的沟道孔上形成硬掩膜层，所述硬掩膜层与所述沟道孔对应的区域呈凸起结构；
在所述硬掩膜层上旋涂光阻层，并在所述光阻层上形成栅极线开口图形；
在所述栅极线开口图形与所述凸起结构之间进行对准测量。
可选地，所述研磨所述三维存储器样品至呈现沟道孔的多晶硅插塞，具体为：采用化学机械研磨工艺研磨所述三维存储器样品中位于所述介质层上的氮化硅层及沟道孔的缓冲区，至呈现沟道孔的多晶硅插塞。
可选地，所述回刻并去除部分介质层，漏出对应的部分沟道孔，具体为：采用干法刻蚀工艺回刻并去除部分介质层，漏出对应的部分沟道孔。
可选地，所述在剩余的介质层和漏出的沟道孔上形成硬掩膜层，具体包括：采用化学气相沉积法在剩余的介质层和漏出的沟道孔上沉积氧化物形成氧化物层，在所述氧化物层上沉积碳形成碳层，并在所述碳层上沉积氮氧化硅后形成硬掩膜层。
可选地，所述凸起结构的底端与沟道孔的上表面齐平。
可选地，所述在所述硬掩膜层上旋涂光阻层，并在所述光阻层上形成栅极线开口图形，具体包括：在所述硬掩膜层上旋涂光刻胶形成光阻层，将掩膜板中含有的栅极线开口图形与所述光阻层定位对准后，通过曝光和显影工艺在所述光阻层上形成所述栅极线开口图形。
可选地，所述在所述栅极线开口图形与所述凸起结构之间进行对准测量，具体为：在所述栅极开口图形的一侧壁与该侧相邻的凸起结构的底端进行对准测量，并在所述栅极开口图形的另一侧壁与该侧相邻的凸起结构的底端进行对准测量。
本发明的优点在于：
本发明中，在研磨三维存储器样品呈现沟道孔的多晶硅插塞之后，通过回刻介质层，并形成与沟道孔对应的区域为凸起结构的硬掩膜层，使得完成了栅极线开口图形与凸起结构之间的对准测量，即完成了栅极线与沟道孔之间的对准测量；而无需刻蚀出栅极线沟槽后在进行栅极线与沟道孔之间的对准测量，不仅提升了对准测量的效率，而且降低了晶圆损坏的几率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1至附图4为现有的栅极线与沟道孔之间进行对准测量方法中的结构变化示意图；
附图5为本发明提供的栅极线对准测量方法流程图；
附图6至附图9为本发明提供的栅极线对准测量方法中的结构变化示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提供一种栅极线的对准测量方法，如图5至图9所示，包括：
提供待形成栅极线的三维存储器样品；
研磨三维存储器样品至呈现沟道孔的多晶硅插塞(Plug Poly)；
回刻并去除部分介质层，漏出对应的部分沟道孔(Channel Hole)；
在剩余的介质层和漏出的沟道孔上形成硬掩膜层(Hard Mask，简称HM)，硬掩膜层与沟道孔对应的区域呈凸起结构；
在硬掩膜层上旋涂光阻层，并在光阻层上形成栅极线开口图形；
在栅极线开口图形与凸起结构之间进行对准测量(OVL)。
根据本发明的实施方式，提供的待形成栅极线的三维存储器样品，具体包括：衬底，形成于衬底上的叠层结构，形成于叠层结构上的介质层，形成于介质层上的氮化硅层(图中未示出)，以及形成于介质层和叠层结构中的沟道孔等。
根据本发明的实施方式，研磨三维存储器样品至呈现沟道孔的多晶硅插塞，具体为：采用化学机械研磨(Chemical Mechanical Polish，简称CMP)工艺研磨三维存储器样品中位于介质层上的氮化硅层及沟道孔的缓冲区(Channel Buffer，简称CH Buffer)，至呈现沟道孔的多晶硅插塞。
根据本发明的实施方式，回刻并去除部分介质层，漏出对应的部分沟道孔，具体为：采用干法刻蚀(Dry Etch)工艺回刻并去除部分介质层，漏出对应的部分沟道孔。
根据本发明的实施方式，在剩余的介质层和漏出的沟道孔上形成硬掩膜层，具体包括：采用化学气相沉积法在剩余的介质层和漏出的沟道孔上沉积氧化物形成氧化物层，在氧化物层上沉积碳(C)形成碳层，并在碳层上沉积氮氧化硅(SiON)后形成硬掩膜层。
其中，氮氧化硅层又称为介电质抗反射层(DARC)。
根据本发明的实施方式，凸起结构的底端与沟道孔的上表面齐平。
根据本发明的实施方式，在硬掩膜层上旋涂光阻层，并在光阻层上形成栅极线开口图形，具体包括：在硬掩膜层上旋涂光刻胶形成光阻层，将掩膜板中含有的栅极线开口图形与光阻层定位对准后，通过曝光和显影工艺在光阻层上形成栅极线开口图形。
根据本发明的实施方式，在栅极线开口图形与凸起结构之间进行对准测量，具体为：在栅极开口图形的一侧壁与该侧相邻的凸起结构的底端进行对准测量，并在栅极开口图形的另一侧壁与该侧相邻的凸起结构的底端进行对准测量。
本发明中，通过回刻介质层，并形成与沟道孔对应的区域为凸起结构的硬掩膜层，使得对栅极线与沟道孔之间的对准测量无需在刻蚀出栅极线沟槽之后进行，并且无需对晶圆分开处理；而是完成了栅极线开口图形与凸起结构之间的对准测量，即完成了栅极线与沟道孔之间的对准测量；不仅提升了对准测量的效率，而且降低了晶圆损坏的概率。
根据本发明的实施方式，在栅极线开口图形与凸起结构之间进行对准测量完成之后，还包括：沿栅极线开口图形进行刻蚀工艺形成栅极线沟槽，并在栅极线沟槽中沉积金属形成栅极线(Gate Line)。
本发明中，在研磨三维存储器样品呈现沟道孔的多晶硅插塞之后，通过回刻介质层，并形成与沟道孔对应的区域为凸起结构的硬掩膜层，使得完成了栅极线开口图形与凸起结构之间的对准测量，即完成了栅极线与沟道孔之间的对准测量；而无需刻蚀出栅极线沟槽后在进行栅极线与沟道孔之间的对准测量，不仅提升了对准测量的效率，而且降低了晶圆损坏的几率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种栅极线的对准测量方法，其特征在于，包括：
提供待形成栅极线的三维存储器样品；
研磨所述三维存储器样品至呈现沟道孔的多晶硅插塞；
回刻并去除部分介质层，漏出对应的部分沟道孔；
在剩余的介质层和漏出的沟道孔上形成硬掩膜层，所述硬掩膜层与所述沟道孔对应的区域呈凸起结构；
在所述硬掩膜层上旋涂光阻层，并在所述光阻层上形成栅极线开口图形；
在所述栅极线开口图形与所述凸起结构之间进行对准测量。
2.根据权利要求1所述的方法，其特征在于，所述研磨所述三维存储器样品至呈现沟道孔的多晶硅插塞，具体为：采用化学机械研磨工艺研磨所述三维存储器样品中位于所述介质层上的氮化硅层及沟道孔的缓冲区，至呈现沟道孔的多晶硅插塞。
3.根据权利要求1所述的方法，其特征在于，所述回刻并去除部分介质层，漏出对应的部分沟道孔，具体为：采用干法刻蚀工艺回刻并去除部分介质层，漏出对应的部分沟道孔。
4.根据权利要求1所述的方法，其特征在于，所述在剩余的介质层和漏出的沟道孔上形成硬掩膜层，具体包括：采用化学气相沉积法在剩余的介质层和漏出的沟道孔上沉积氧化物形成氧化物层，在所述氧化物层上沉积碳形成碳层，并在所述碳层上沉积氮氧化硅后形成硬掩膜层。
5.根据权利要求1所述的方法，其特征在于，所述凸起结构的底端与沟道孔的上表面齐平。
6.根据权利要求1所述的方法，其特征在于，所述在所述硬掩膜层上旋涂光阻层，并在所述光阻层上形成栅极线开口图形，具体包括：在所述硬掩膜层上旋涂光刻胶形成光阻层，将掩膜板中含有的栅极线开口图形与所述光阻层定位对准后，通过曝光和显影工艺在所述光阻层上形成所述栅极线开口图形。
7.根据权利要求1所述的方法，其特征在于，所述在所述栅极线开口图形与所述凸起结构之间进行对准测量，具体为：在所述栅极开口图形的一侧壁与该一侧壁相邻的凸起结构的底端进行对准测量，并在所述栅极开口图形的另一侧壁与该另一侧壁相邻的凸起结构的底端进行对准测量。
CN201711182124.6A 2017-11-23 2017-11-23 栅极线的对准测量方法 Active CN107993952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711182124.6A CN107993952B (zh) 2017-11-23 2017-11-23 栅极线的对准测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711182124.6A CN107993952B (zh) 2017-11-23 2017-11-23 栅极线的对准测量方法

Publications (2)

Publication Number Publication Date
CN107993952A CN107993952A (zh) 2018-05-04
CN107993952B true CN107993952B (zh) 2020-04-14

Family

ID=62032601

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711182124.6A Active CN107993952B (zh) 2017-11-23 2017-11-23 栅极线的对准测量方法

Country Status (1)

Country Link
CN (1) CN107993952B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283446A (zh) * 2005-10-12 2008-10-08 英特尔公司 自对准栅极隔离
CN107369686A (zh) * 2016-05-11 2017-11-21 美光科技公司 半导体存储器元件及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514277B2 (en) * 2004-09-14 2009-04-07 Tokyo Electron Limited Etching method and apparatus
JP2015015287A (ja) * 2013-07-03 2015-01-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101283446A (zh) * 2005-10-12 2008-10-08 英特尔公司 自对准栅极隔离
CN107369686A (zh) * 2016-05-11 2017-11-21 美光科技公司 半导体存储器元件及其制作方法

Also Published As

Publication number Publication date
CN107993952A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
US7262093B2 (en) Structure of a non-volatile memory cell and method of forming the same
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
JP4757909B2 (ja) フラッシュメモリ装置のポリシリコン−１を規定する方法
US7413960B2 (en) Method of forming floating gate electrode in flash memory device
CN107993952B (zh) 栅极线的对准测量方法
US7541255B2 (en) Method for manufacturing semiconductor device
KR101071856B1 (ko) 플래쉬 메모리 소자의 제조방법
CN103824802A (zh) 半导体结构的形成方法
CN103441075A (zh) 浮栅mos晶体管的制造方法
KR100934050B1 (ko) 반도체 소자의 제조방법 및 구조
CN110459478B (zh) 分栅快闪存储器及其形成方法
CN109904115B (zh) 一种侧墙结构的形成方法
US20080073700A1 (en) Manufacturing method of flash memory device
KR100641493B1 (ko) 플래시 메모리의 자기 정렬 소스 산화막 형성 방법
KR20090122673A (ko) 반도체 소자의 제조 방법
KR101178566B1 (ko) 반도체 소자의 제조 방법
KR100551327B1 (ko) 플래쉬 셀의 제조방법
KR100564121B1 (ko) 얼라이너를 이용한 패턴 삽입 방법
CN113140500A (zh) 半导体结构的制作方法
CN110931492A (zh) Nor闪存的集成工艺方法
KR100529435B1 (ko) 플래시 메모리의 플로팅 게이트 형성 방법
KR100907885B1 (ko) 반도체 소자 형성 방법
KR100955829B1 (ko) 플래시 메모리 소자의 제조 방법
KR100831676B1 (ko) 반도체 디바이스의 소자 분리막 제조방법
KR100788588B1 (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant