CN107967041A - 一种多fpga的上电配置控制方法 - Google Patents

一种多fpga的上电配置控制方法 Download PDF

Info

Publication number
CN107967041A
CN107967041A CN201711265491.2A CN201711265491A CN107967041A CN 107967041 A CN107967041 A CN 107967041A CN 201711265491 A CN201711265491 A CN 201711265491A CN 107967041 A CN107967041 A CN 107967041A
Authority
CN
China
Prior art keywords
fpga
power
power supply
configuration
ldo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711265491.2A
Other languages
English (en)
Other versions
CN107967041B (zh
Inventor
余达
刘金国
周怀得
马庆军
陈佳豫
张博研
浦前帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN201711265491.2A priority Critical patent/CN107967041B/zh
Publication of CN107967041A publication Critical patent/CN107967041A/zh
Application granted granted Critical
Publication of CN107967041B publication Critical patent/CN107967041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

一种多FPGA的上电配置控制方法，涉及一种多FPGA的上电配置控制方法，解决现有多FPGA在上电配置过程中存在供电电源不足时，导致部分或者全部FPGA配置失败，当使用大功率的供电电源，导致资源浪费等问题，包括FPGA上电配置控制***，所述FPGA上电配置控制***包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能；通过各片FPGA加载时间的错开，可降低DC/DC输出总电流的大小，提高电源的利用效率。

Description

一种多FPGA的上电配置控制方法
技术领域
本发明涉及一种多FPGA的上电配置控制方法，具体涉及一种基于航天应用的多FPGA的上电配置控制方法。
背景技术
FPGA在上电配置过程中，需要较大的配置峰值电流；若几片FPGA采用同一电源供电，而几片FPGA在相同的时间内进行上电配置，则需要单片配置的数倍电流，若供电电源输出的电流或者电压不足，则存在部分或者全部FPGA配置失败。一种解决办法是使用大功率的供电电源，而配置成功后所需要的功耗较小，资源浪费严重。
发明内容
本发明为解决现有多FPGA在上电配置过程中存在供电电源不足时，导致部分或者全部FPGA配置失败，当使用大功率的供电电源，导致资源浪费等问题，提供一种多FPGA的上电配置控制方法。
一种多FPGA的上电配置控制方法，包括FPGA上电配置控制***，所述FPGA上电配置控制***包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；所述DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；所述RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能；在上电配置控制过程中，采用分时上电，具体上电配置控制方法为：
步骤一、外部电路上电；LDO处于输出常使能状态，在DC/DC电源输出电压后LDO开始输出电压；
步骤二、FPGA的IO供电LDO输出使能；
IO供电LDO受RC延时电路控制，当RC延时电路的电压上升到门限电压IO供电LDO开始输出电压，多片FPGA的IO供电LDO在相同的延时时间输出使能，所述延时时间为0.02tconfig；式中tconfig为FPGA配置的最大电源上升时间；
步骤三、FPGA的内核供电LDO输出使能；
内核供电LDO输出受RC延时电路控制，当RC延时电路的电压上升到门限电压后内核供电LDO开始输出电压；
设定n片FPGA，则n片FPGA的内核电源使能间隔时间为0.6tconfig/n；即第一片FPGA的配置起始时刻为0.2tconfig+0.6tconfig/n，第二片FPGA的配置起始时刻为0.2tconfig+0.6tconfig×2/n，第n片FPGA的配置起始时刻为0.2tconfig+0.6tconfig×n/n；
步骤四、FPGA的program_b使能启动配置，program_b使能受RC延时电路控制，当RC延时电路的电压上升到门限电压后program_输出使能；具体控制方法为：
FPGA的Done控制FPGA的program_b；
设定各片FPGA的配置间隔时间为单片的配置完成时间；第一片FPGA的Done连接第二片FPGA的program_b，第二片FPGA的Done连接第三片FPGA的program_b，直到完成最后一片FPGA的连接；
多片FPGA的配置时间的总长度Ttotal为：式中Ti为第i片的配置时间，Tdelay为第一片FPGA的program_b的RC延时时间；
所述式中l配置数据的总长度，m为从PROM中读出数据的位宽，fcclk为从PROM中读出的时钟频率，Tdelay_i为配置过程中非读出数据的时间。
本发明的有益效果：本发明所述的多FPGA上电配置控制方法，一、减少了DC/DC模块的数量，同时降低了传输电缆的数量和连接器的数量；二、通过对各部分供电电源的分时使能，能降低DC/DC电源产生的浪涌电流；三、通过各片FPGA加载时间的错开，可降低DC/DC输出总电流的大小，提高电源的利用效率。
附图说明
图1为本发明所述的多FPGA串行上电配置控制***框图；
图2为本发明的多FPGA分时上电配置控制***框图；
图3为本发明结合比较器的RC延时电路图。
具体实施方式
具体实施方式一、结合图1至图3说明本实施方式，一种多FPGA的上电配置控制方法，包括FPGA上电配置控制***，所述FPGA上电配置控制***包括DC/DC电源、传输电缆、外部电路、多片FPGA、多片FPGA的IO供电LDO、多片FPGA的内核供电LDO及RC延时电路。DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电。在上电配置过程中，各部分采用分时上电，具体过程为：
(1)FPGA外部电路上电：此部分供电的LDO处于输出常使能状态，在DC/DC开始输出后则LDO即开始输出。
(2)FPGA的IO供电LDO输出使能：此部分供电的LDO输出受RC延时电路控制，当RC电路的电压上升到门限电压后方开始输出，多片FPGA的IO供电LDO在相同的延时时间输出使能，所述延时时间为0.02tconfig；式中tconfig为FPGA配置的最大电源上升时间；
(3)FPGA的内核供电LDO输出使能：此部分供电的LDO输出受RC延时电路控制，当RC电路的电压上升到门限电压后方开始输出。对于n片FPGA，则n片的内核电源使能间隔时间为0.6tconfig/n；即第一片的配置起始时刻为0.2tconfig+0.6tconfig/n，第二片为0.2tconfig+0.6tconfig×2/n，第n片为0.2tconfig+0.6tconfig×n/n。式中tconfig为FPGA配置允许的最大电源上升时间。
(4)FPGA的program_b使能启动配置：此部分输出受RC延时电路控制，当RC电路的电压上升到门限电压后方开始使能。具体控制方法为：
FPGA的Done控制program_b；如图1所示，各片FPGA的配置间隔时间为单片的配置完成时间；第一片的Done连接第二片的program_b，第二片的Done连接第三片的program_b，以此类推，直到最后一片。
多片FPGA配置时间的总长度Ttotal为：式中Ti为第i片的配置时间，Tdelay为第一片FPGA的program_b的RC延迟时间。式中l配置数据的总长度，m为从PROM中读出数据的位宽，fcclk为从PROM中读出的时钟频率，Tdelay_i为配置过程中非读出数据的时间。
本实施方式中，在FPGA的program_b使能启动配置过程中，program_b输出受RC延时电路控制，当RC电路的电压上升到门限电压后program_b方开始使能，其控制方法还可以采用下述方式实现：
结合图2，采用结合比较器的RC延时：通过结合比较器的RC延时，可控制不同FPGA的IO供电使能开始到对应的program_b变为高电平启动配置的时间；结合图3，不仅可以通过设置RC参数进行延时调节，还可以通过分压电路来设置门限电平进行延时调节。
本实施方式中所述IO供电使能开始到对应的program_b变为高电平启动配置的时间式中τ为IO电源供电的RC电路的充电时间系数，k为IO电源供电的分压电路的分压系数，也就是门限电压与供电电压的比值，0＜k＜1。多片FPGA配置的总时间取决于配置最长那片FPGA的配置时间。
本实施方式所述的DC/DC电源的输出电压要求不低于：FPGA的IO供电电压+LDO的压差+输出线缆的电阻×配置过程的输出线缆的峰值电流。
所述DC/DC电源的输出电流不低于配置过程峰值电流的120％。
本实施方式中的FPGA为virtex 2系列的FPGA如XQ2V3000；LDO采用MSK5101；DC/DC电源采用VPT公司的DC/DC模块。

Claims (4)

1.一种多FPGA的上电配置控制方法，其特征是；包括FPGA上电配置控制***，所述FPGA上电配置控制***包括DC/DC电源、外部电路、FPGA的IO供电LDO、FPGA的内核供电LDO及RC延时电路；
所述DC/DC电源输出的电压经传输电缆和各LDO分别给外部电路、FPGA的IO和内核供电；所述RC延时电路用于控制FPGA的IO供电LDO输出电压、内核供电LDO输出电压以及FPGA的program_b使能；在上电配置控制过程中，采用分时上电，具体上电配置控制方法为：
步骤一、外部电路上电；LDO处于输出常使能状态，在DC/DC电源输出电压后LDO开始输出电压；
步骤二、FPGA的IO供电LDO输出使能；
IO供电LDO受RC延时电路控制，当RC延时电路的电压上升到门限电压IO供电LDO开始输出电压，多片FPGA的IO供电LDO在相同的延时时间输出使能，所述延时时间为0.02tconfig；式中tconfig为FPGA配置的最大电源上升时间；
步骤三、FPGA的内核供电LDO输出使能；
内核供电LDO输出受RC延时电路控制，当RC延时电路的电压上升到门限电压后内核供电LDO开始输出电压；
设定n片FPGA，则n片FPGA的内核电源使能间隔时间为0.6tconfig/n；即第一片FPGA的配置起始时刻为0.2tconfig+0.6tconfig/n，第二片FPGA的配置起始时刻为0.2tconfig+0.6tconfig×2/n，第n片FPGA的配置起始时刻为0.2tconfig+0.6tconfig×n/n；
步骤四、FPGA的program_b使能启动配置，program_b使能受RC延时电路控制，当RC延时电路的电压上升到门限电压后program_输出使能；具体控制方法为：
FPGA的Done控制FPGA的program_b；
设定各片FPGA的配置间隔时间为单片的配置完成时间；第一片FPGA的Done连接第二片FPGA的program_b，第二片FPGA的Done连接第三片FPGA的program_b，直到完成最后一片FPGA的连接；
多片FPGA的配置时间的总长度Ttotal为：式中Ti为第i片的配置时间，Tdelay为第一片FPGA的program_b的RC延时时间；
所述式中l配置数据的总长度，m为从PROM中读出数据的位宽，fcclk为从PROM中读出的时钟频率，Tdelay_i为配置过程中非读出数据的时间。
2.根据权利要求1所述的一种多FPGA的上电配置控制方法，其特征在于；步骤四中，FPGA的program_b使能受RC延时电路控制，当RC延时电路的电压上升到门限电压后program_使能；还包括另一种控制方法，具体为：
设定各片FPGA之间独立，采用分别结合比较器的RC延时电路对FPGA的program_b进行控制：通过结合比较器的RC延时电路，控制不同FPGA的IO供电使能开始到对应FPGA的program_b变为高电平启动配置的时间。
3.根据权利要求2所述的一种多FPGA的上电配置控制方法，其特征在于；所述IO供电使能开始到对应FPGA的program_b管脚变为高电平启动配置的时间式中τ为IO电源供电的RC电路的充电时间系数，k为IO供电的分压电路的分压系数，所述k的范围为：0＜k＜1。
4.根据权利要求1所述的一种多FPGA的上电配置控制方法，其特征在于；所述DC/DC电源的输出电压要求大于等于FPGA的IO供电LDO输出电压+LDO的压差+传输线缆的电阻×配置过程的传输线缆上的峰值电流。
CN201711265491.2A 2017-12-05 2017-12-05 一种多fpga的上电配置控制方法 Active CN107967041B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711265491.2A CN107967041B (zh) 2017-12-05 2017-12-05 一种多fpga的上电配置控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711265491.2A CN107967041B (zh) 2017-12-05 2017-12-05 一种多fpga的上电配置控制方法

Publications (2)

Publication Number Publication Date
CN107967041A true CN107967041A (zh) 2018-04-27
CN107967041B CN107967041B (zh) 2019-12-31

Family

ID=61998275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711265491.2A Active CN107967041B (zh) 2017-12-05 2017-12-05 一种多fpga的上电配置控制方法

Country Status (1)

Country Link
CN (1) CN107967041B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196781A (zh) * 2019-06-11 2019-09-03 中国科学院长春光学精密机械与物理研究所 基于点负载的fpga加载配置问题检查方法
CN110221935A (zh) * 2019-06-11 2019-09-10 中国科学院长春光学精密机械与物理研究所 基于ldo的fpga加载配置问题检查方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495568A (zh) * 2011-12-05 2012-06-13 南京大学 基于四片fpga的验证片上网络多核处理器的开发板
US9425794B1 (en) * 2014-07-11 2016-08-23 Google Inc. Testing system for power delivery network
WO2016201607A1 (zh) * 2015-06-15 2016-12-22 京微雅格（北京）科技有限公司 一种芯片供电方法及芯片
CN106919734A (zh) * 2017-01-10 2017-07-04 北京中科睿芯科技有限公司 一种多fpga上电自动配置方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495568A (zh) * 2011-12-05 2012-06-13 南京大学 基于四片fpga的验证片上网络多核处理器的开发板
US9425794B1 (en) * 2014-07-11 2016-08-23 Google Inc. Testing system for power delivery network
WO2016201607A1 (zh) * 2015-06-15 2016-12-22 京微雅格（北京）科技有限公司 一种芯片供电方法及芯片
CN106919734A (zh) * 2017-01-10 2017-07-04 北京中科睿芯科技有限公司 一种多fpga上电自动配置方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110196781A (zh) * 2019-06-11 2019-09-03 中国科学院长春光学精密机械与物理研究所 基于点负载的fpga加载配置问题检查方法
CN110221935A (zh) * 2019-06-11 2019-09-10 中国科学院长春光学精密机械与物理研究所 基于ldo的fpga加载配置问题检查方法
CN110196781B (zh) * 2019-06-11 2021-04-02 中国科学院长春光学精密机械与物理研究所 基于点负载的fpga加载配置问题检查方法

Also Published As

Publication number Publication date
CN107967041B (zh) 2019-12-31

Similar Documents

Publication Publication Date Title
CN110800183B (zh) 多节电芯的充电方法、装置、介质及电子设备
CN104795993A (zh) 功率变换器***及其操作方法
CN103019127A (zh) 上电控制电路
CN103901995A (zh) 计算机电源及其供电方法
CN104750147B (zh) 动态电压调整装置及方法
CN107967041A (zh) 一种多fpga的上电配置控制方法
CN106207296A (zh) 充电方法
CN104467405A (zh) 电荷泵电路和存储器
TW200838141A (en) Method for stabling voltage, pulse frequency modulating circuit and power supply using the same
CN109491485A (zh) 一种用于高性能服务器加速卡错峰上电的***和方法
CN105099192B (zh) 电源的输出电压调节电路及其控制方法
CN110601326A (zh) 一种双路智能快充的适配装置及其充电管理方法
CN102237138B (zh) 电压供应电路
CN206658152U (zh) 电源使能控制电路及有逻辑器件、无逻辑器件电源装置
CN106200763A (zh) 基于脉宽调制的实时时钟***以及方法
US7456525B2 (en) Multi-output power supply device for power sequencing
CN109347198A (zh) 不间断电源***及控制方法
CN105867503B (zh) 一种参考电压源电路及参考电压的控制方法
TW201206004A (en) Methods and circuits for power switching
CN204116848U (zh) 一种多电源控制电路
CN105406579A (zh) 快速启动备用的冗余式电源供应***
CN210608619U (zh) 快速充电移动电源及适配器
CN109167388B (zh) 变流器控制***测试方法、装置、***、设备及存储介质
CN111465911B (zh) 用于上电和深度掉电退出的低涌流电路
CN106410871B (zh) 电源管理***及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant