CN107959498B - 具有偏移校准的模数转换器 - Google Patents

具有偏移校准的模数转换器 Download PDF

Info

Publication number
CN107959498B
CN107959498B CN201710959513.9A CN201710959513A CN107959498B CN 107959498 B CN107959498 B CN 107959498B CN 201710959513 A CN201710959513 A CN 201710959513A CN 107959498 B CN107959498 B CN 107959498B
Authority
CN
China
Prior art keywords
digital
analog
digital value
error
sampled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710959513.9A
Other languages
English (en)
Other versions
CN107959498A (zh
Inventor
李宏星
M·C·W·科林
M·米克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107959498A publication Critical patent/CN107959498A/zh
Application granted granted Critical
Publication of CN107959498B publication Critical patent/CN107959498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开提供了具有偏移校准的模数转换器。模数转换器(ADC)电路包括误差校正电路，用于校正ADC中的偏移漂移，例如逐次逼近寄存器(SAR)ADC。可以减少偏移漂移，例如通过对模数转换之后的偏移进行采样，并且随后基于采样的偏移提供误差校正信号。

Description

具有偏移校准的模数转换器
技术领域
本公开涉及在模数转换器(ADC)中提供误差校正的***和方法。
背景技术
某些模数转换器(ADC)包括数模转换器(DAC)，可以对模拟输入 电压进行采样并提供数字输出。ADC可用于各种应用，包括音频和视频录 制、数字信号处理和科学仪器，包括雷达、温度传感器和光强度传感器。
发明内容
模数转换器(ADC)，如逐次逼近寄存器(SAR)ADC可遭受偏移漂 移。这种偏移漂移可是由于电容器不匹配漂移，比较器偏移漂移和基座效 应误差。减少或最小化电容器失配漂移的某些方法可以包括动态元件匹配 和/或背景校准。减少或最小化比较器偏移漂移的某些方法可以包括在使用 比较器之前自动归零比较器。基座效应误差可能来自用于与开关电容器 DAC一起使用的一个或多个场效应晶体管(FET)开关的时钟馈通或沟道 电荷注入，此处描述了用于减小或最小化这种基座误差的方法。在高分辨 率、高精度SAR ADC中，将偏移漂移降低到SAR ADC的最低有效位(LSB) 的水平是非常困难的。本发明人已经认识到需要提供误差校正信号，例如 减少SAR ADC的偏移漂移，例如降低SAR ADC输出端的转换误差。
在一方面中，本公开可表征一种在模数转换***中提供误差校正的方 法。该方法可包括采样第一模拟信号，例如将第一附加误差引入采样的第 一模拟信号。该方法还可包括将所述采样的第一模拟信号转换为第一数字 值，例如将第二附加误差引入第一数字值。该方法还可包括将所述第一数 字值提供给第一数字转换器(DAC)。该方法还可包括将所述第一数字值转 换为第二模拟信号，和第二模拟信号可包括第一模拟信号以及第一和第二附加误差。该方法还可包括采样所述第二模拟信号，例如将第三附加误差 引入采样的第二模拟信号。该方法还可包括将采样的第二模拟信号转换为 第二数字值，例如将第四附加误差引入第二数字值。该方法还可包括例如 基于第一数字值和第二数字值之间的差异，提供数字误差校正信号。第一 模数转换器(ADC)可将采样的第一模拟信号转换为第一数字值并且第二 ADC可将采样的第二模拟信号转换为第二数字值。ADC可将采样的第一 模拟信号转换为第一数字值，将第一数字值存储在寄存器中，然后将采样 的第二模拟信号转换为第二数字值。该方法还可包括数字滤波数字误差校 正值。该方法还可包括将数字滤波的误差校正值提供给第二DAC。该方法 还可包括将数字滤波的误差校正值转换为模拟误差校正信号。该方法还可 包括将模拟误差校正信号添加到采样的第一模拟信号中。第一附加误差和第三附加误差可包括采样基座效应的贡献。
在一方面中，本公开可表征一种在模数转换***中提供误差校正的方 法。该方法可包括采样第一模拟信号到所述第一CDAC上，以将第一附加 误差引入采样的第一模拟信号。该方法还可包括将采样的第一模拟信号转 换为第一数字值，以将第二附加误差引入第一数字值。该方法还可包括将 第一数字值存储在所述第一CDAC中以产生第二模拟信号。该方法还可包 括采样所述第二模拟信号，以将第三附加误差引入采样的第二模拟信号。 该方法还可包括将采样的第二模拟信号转换为第二数字值，以将第四附加 误差引入第二数字值。该方法还可包括例如基于第一数字值和第二数字值 之间的差异，提供校正的数字值。该方法还可包括向第一CDAC的输入提 供数字误差校正值，以减少由采样引入的附加误差。该方法还可包括例如 基于第一模拟信号向第一数字值的转换将第一CDAC的上部加载数字值， 然后使用第一CDAC的下部将第二模拟信号转换为第二数字值。该方法还 可包括向第一CDAC的下部的输入提供数字误差校正值，以减少由采样引 入的附加误差。第二CDAC可耦合第一CDAC，并且可以使用第二CDAC 来执行将第二模拟信号转换为第二数字值。该方法还可包括向第二CDAC 的输入提供数字误差校正值，以减少由采样引入的附加误差。第一附加误 差和第三附加误差可包括采样基座效应的贡献。
在一方面中，本公开可表征一种用于将模拟信号转换为数字值并提供 误差校正的模数转换***。***可包括：第一电容器数模转换器(CDAC)， 可配置为采样第一模拟信号以将第一附加误差引入采样的第一模拟信号。 ***还可包括模数转换器(ADC)，可配置为将采样的第一模拟信号转换为 第一数字值，以将第二附加误差引入所述第一数字值。***还可包括第二 CDAC，配置为采样例如通过关闭和重新打开采样开关创建的第三附加误差，并且ADC可以将采样的第三附加误差转换为第二数字值，以将第四 附加误差引入所述第二数字值。***还可包括求和电路，可配置为例如基 于第一数字值和第二数字值之间的差异，提供校正的ADC数字值。第二 CDAC还可被配置为例如基于数字滤波的第二数字值接收误差校正值。第 一附加误差可大约等于第三附加误差，并且第二附加误差可大约等于第四 附加误差。第一CDAC可包括对应于n个数字位的电容元件和所述第二 CDAC包括对应于m个数字位的电容元件，并且n大于m。
在一方面中，本公开可表征一种用于将模拟信号转换为数字值并提供 误差校正的模数转换***。***可包括电容器数模转换器(CDAC)，可被配 置为采样第一模拟信号，以将第一附加误差引入采样的第一模拟信号。系 统还可包括模数转换器(ADC)，可被配置为将采样的第一模拟信号转换为 第一数字值，以将第二附加误差引入所述第一数字值。CDAC的下部然后 可被重新配置以采样例如通过关闭和重新打开采样开关创建的第三附加误差。ADC可将采样的第三附加误差转换为第二数字值，以将第四附加误 差引入所述第二数字值***还可包括求和电路，可被配置为例如基于第一 数字值和第二数字值之间的差异，提供校正的ADC数字值。CDAC的下 部还可被配置为例如基于数字滤波的第二数字值接收误差校正值。第一附 加误差可大约等于第三附加误差，并且第二附加误差可大约等于第四附加 误差。
在详细描述和所附权利要求中提供了本公开的进一步的特征，除非在 本文件的其他部分另有明确指出，否则这些特征可以任选地以任何排列或 组合彼此组合。
附图说明
现在将参照附图通过示例的方式描述本公开，其中：
图1是模数转换器(ADC)电路和误差校正电路示例的功能框图。
图2是模数转换器(ADC)电路和误差校正电路示例的功能框图。
图3是模数转换器(ADC)电路和误差校正电路示例的功能框图.
图4描述模数转换器(ADC)电路和误差校正电路示例。
图5A描述模数转换器(ADC)电路和误差校正电路示例。
图5B描述模数转换器(ADC)电路和误差校正电路示例。
图5C描述模数转换器(ADC)电路和误差校正电路示例。
图6描述在模数转换器(ADC)电路中误差校正方法的图。
具体实施方式
模数转换器(ADC)，例如逐次逼近寄存器(SAR)ADC可以采样模 拟输入电压并提供数字输出。某些SAR ADC可能遭受偏移漂移。这种偏 移漂移可能是由于电容器不匹配漂移、比较器偏移漂移和基座误差。在高 分辨率，高精度SAR ADC中，将偏移漂移降低到低于最低有效值(LSB) 的水平是很困难的。本发明人已经认识到需要提供误差校正信号，例如减 少SAR ADC的偏移漂移，例如减少SAR ADC输出端的转换误差。
图1示出了模数转换器(ADC)电路和误差校正电路100的示例的功 能框图。ADC电路和误差校正电路100可以包括开关102、采样和保持电 路105、第一ADC电路115、数模转换器(DAC)电路125、第二ADC 电路130和求和电路140。开关102可以提供从模拟输入电压(Vin)到采 样和保持电路105的输入的连接。开关102还可以提供从DAC电路125 的输出到采样和保持电路105的输入的连接。采样和保持电路105的输出 可以连接到第一ADC电路115和第二ADC电路130。第一ADC电路115 可以连接到DAC电路125的输入端和求和电路140的输入端。第二ADC 电路130可以连接到求和电路140的输入端。在操作期间，开关102可以 将模拟输入电压信号(Vin)连接到采样和保持电路105的输入端。采样和 保持电路105可以在110概念上引入附加误差，例如由于电荷注入到采样 的模拟输入电压信号。在例子中，模拟输入电压信号可以是1V，采样和保 持电路可以引入0.1V的附加误差，例如可以提供1.1V的通过采样和保持 电路引入0.1V可以添加到模拟输入电压信号的附加误差的采样的模拟输 入电压信号。采样的模拟输入电压信号和由采样和保持电路105引入的附 加误差110可以提供给第一ADC电路115的输入。第一ADC电路115可 以将采样和保持电路105引入的采样模拟输入电压信号和附加误差110转 换为第一数字值。第一数字值可以包括在ADC电路115引入的135A概念 上表示的附加误差，例如在模数转换过程期间。第一数字值可以提供给 DAC电路125的输入。DAC电路125可以将第一数字值转换成包括采样 的模拟输入电压的第一模拟电压、由样本和电路105引入的附加误差110， 以及由第一ADC电路115引入的附加误差135A。然后可以激活开关102， 例如将第一模拟电压连接到采样和保持电路105的输入。采样和保持电路 105可以引入额外的附加误差110，例如由于对采样的第一模拟电压的电荷注入，并且可以提供由采样和保持电路105引入的采样的第一模拟电压和 附加附加误差110，诸如到第二ADC电路130的输入。第二ADC电路130 可以将采样和保持电路105引入的采样的第一模拟电压和附加附加误差 110转换为第二数字值。第二数字值可以包括两个由采样和保持电路105 引入的附加误差110，以及由135A-B概念上表示的两个附加误差，诸如由第一ADC电路115和第二ADC电路分别引入。第二数字值可以从第一数 字值中减去，例如通过求和电路140。基于减法，可以在求和电路140的 输出处提供误差校正信号，误差校正信号可以包括例如由采样和保持电路 105引入的附加误差110和附加误差135A-B，这样由第一ADC电路115 或第二ADC电路130引入。误差校正信号然后可以从第一数字值中减去， 例如提供模拟输入电压信号的错误校正的模数转换(例如，第一数字值， 其中附加误差例如由于采样和保持电路105以及ADC电路115的附加误 差已被减去)。如下面参考图3所述，误差校正信号可以是数字滤波的， 并提供给第二DAC，数字滤波的误差校正信号可以转换为模拟误差校正信 号，用于在模数转换中提供误差校正，如使用ADC电路和误差校正电路100。在例子中，采样和保持电路可以包括电容器和开关。在例子中，开 关可以关闭，例如将电压源连接到电容器，例如可以将电容器充电到电压 源的电压(例如2V)。电容器已经充电到电压之后，开关可以打开，电容 器可以保持充电。在例子中，求和电路140可以包括运算放大器和电阻网 络。在例子中，求和电路140可以包括数字加法器。在例子中，运算放大 器的同相端可以通过第一电阻连接到第一电压，运算放大器的反相端可以 通过第二电阻连接到第二电压。第三电阻可以从运算放大器的同相端连接 到地，第四电阻可以从运算放大器的反相端连接到运算放大器的输出端。 在例子中，运算放大器输出端的电压可以与第一电压和第二电压之间的差 值成比例。
图2示出了模数转换器(ADC)电路和误差校正电路200的示例的功 能框图。ADC电路和误差校正电路200可以包括开关202、采样和保持电 路205、第一ADC电路215、数模转换器(DAC)电路225、寄存器电路230、 求和电路240。开关202可以提供从模拟输入电压到采样和保持电路205 的输入的连接。开关还可以提供从DAC电路225的输出到采样和保持电 路205的输入的连接。采样和保持电路205的输出端可以连接到第一ADC 电路215。第一ADC电路215可以连接到寄存器电路230的输入端、DAC 225的输入端和求和电路240的输入端。寄存器电路230的输出端可以连 接到求和电路240的输入端。在操作中，开关202可以将模拟输入电压信 号连接到采样和保持电路205的输入端。采样和保持电路205可以引入在 210处概念地表示的附加误差，例如由于对采样的模拟输入电压信号的电 荷注入，并且由采样和保持电路205引入的采样的模拟输入电压信号和附 加误差210可以被提供给第一ADC电路215的输入端。第一ADC电路215 可以将由采样和保持电路205引入的采样的模拟输入电压信号和附加误差 210转换为第一数字值。第一数字值可以包括由ADC电路215引入的概念上的附加误差，例如在模数转换过程期间。第一数字值可以提供给寄存器 电路230的输入端和DAC电路225的输入端。寄存器电路230可以将第 一数字值存储在寄存器电路230的输出端，并将第一数字值提供给求和电 路240的输入。DAC电路225可以将第一数字值转换成包含采样的模拟输 入电压的第一模拟电压、由样本和电路205引入的附加误差210以及由第 一ADC电路215引入的附加误差235。然后可以激活开关202，例如将第 一模拟电压连接到采样和保持电路205的输入端。采样和保持电路205可 以引入额外的附加误差210，例如由于对采样的第一模拟电压进行电荷注 入，可以提供由采样和保持电路205引入的采样的第一模拟电压和附加附 加误差210，例如提供给第一ADC电路215的输入端。第一ADC电路215 可以将由采样和保持电路205引入的采样的第一模拟电压和附加的附加误 差210转换为第二数字值。第二数字值可以包括由采样和保持电路205引 入的两个附加误差210，以及由第一ADC电路215引入的两个附加误差 235。第二数字值可以从第一数字值中减去，例如通过求和电路240。基于 减法，可以在求和电路240的输出处提供误差校正信号，误差校正信号可 以包括诸如由采样和保持电路205引入的附加误差210和附加误差235， 这是由第一ADC电路215引入的。误差校正信号可以是数字滤波的(例 如，如图3所示)，并提供给第二DAC，数字滤波的误差校正电压信号可 以转换为在模数转换中提供误差校正的模拟误差校正信号，例如使用ADC 电路和误差校正电路200。
图3示出了模数转换器(ADC)电路和误差校正电路300的功能框图。 ADC电路和误差校正电路300可以包括开关302，采样和保持电路305， 第一ADC电路315、数模转换器(DAC)电路325、第二ADC电路330、 求和电路340、数字滤波器350、第二DAC 355以及求和电路360。开关 302可以提供从模拟输入电压到采样和保持电路305的输入端的连接。开 关还可以提供从DAC电路325的输出端到采样和保持电路305的输入端 的连接。采样和保持电路305的输出端可以连接到第一ADC电路315、第 二ADC电路330和求和电路360。第一ADC电路315可以连接到DAC 电路325的输入端和求和电路340的输入端。第二ADC电路330可以连 接到求和电路340的输入端。求和电路340的输出端可以连接到数字滤波 器350的输入端。数字滤波器350的输出端可以连接到第二DAC 355的输 入端。第二DAC 355的输出端可以连接到求和电路360。在操作期间，开 关302可以将模拟输入电压信号连接到采样和保持电路305的输入端。采 样和保持电路305可以在310处引入概念上的附加误差，例如由于对采样的模拟输入电压信号的电荷注入，可以将由采样和保持电路305引入的采 样的模拟输入电压信号和附加误差310提供给第一ADC电路315的输入 端。第一ADC电路315可以将采样和保持电路305引入的采样的模拟输 入电压信号和附加误差310转换为第一数字值。第一数字值可以包括在 335A由ADC电路315引入的概念上的附加误差，如模数转换过程中。第 一数字值可以提供给DAC电路325的输入端。DAC电路325可以将第一 数字值转换成包括采样的模拟输入电压的第一模拟电压、由样本和电路 305引入的附加误差310、以及由第一ADC电路315引入的附加误差335。 然后可以激活开关302，例如将第一模拟电压连接到采样和保持电路305 的输入端。采样和保持电路305可以引入额外的附加误差310，例如由于 对采样的第一模拟电压进行电荷注入，可以提供由采样和保持电路305引 入的采样的第一模拟电压和附加附加误差310，例如到第二ADC电路330 的输入端。第二ADC电路330可以将采样和保持电路305引入的采样的 第一模拟电压和附加附加误差310转换为第二数字值。第二数字值可以包 括例如由采样和保持电路305引入的两个附加误差310，以及由335A-B 概念地表示的两个附加误差，诸如分别由第一ADC电路315和第二ADC 电路330引入。第二数字值可以从第一数字值中减去，例如通过求和电路 340。基于减法，可以在求和电路340的输出处提供误差校正信号，误差 校正信号可以包括诸如由采样和保持电路305引入的附加误差310和附加 误差335，这样可以由第一ADC电路315或第二ADC电路330引入。误 差校正信号可以提供给数字滤波器350。数字滤波器350可以将数字滤波 的版本的误差校正信号提供给第二DAC 355的输入端。第二DAC 355可 以将数字滤波的误差校正信号转换为模拟误差校正电压信号。模拟误差校 正电压信号可以提供给求和电路360，求和电路可以从采样的模拟输入电 压信号和在采样和保持电路的输出端提供的附加误差310中减去模拟误差 校正信号。在例子中，数字滤波器350可以包括第一级、低通、无限脉冲 响应(IIR)滤波器。在例子中，数字滤波器350可以是平均滤波器。在例 子中，数字滤波器可以包括任何顺序的IIR滤波器、具有任何数量的抽头 和这些抽头的系数的有限脉冲滤波器。可以选择数字滤波器，使误差校正 信号中的噪声最小化、对误差校正信号的变化做出快速响应、最小化电路 中的面积和功率。
图4示出模数转换器(ADC)电路和误差校正电路400。ADC电路和误 差校正电路400可包括第一电容器数模转换器(CDAC)405、采样开关410、ADC电路415、第二CDAC 420、第一DAC控制电路435、第二DAC控 制电路440。第一CDAC 405可以连接到第一DAC控制电路435、采样开 关410、以及ADC电路415的输入端。ADC电路415的输出端可以连接 到第一DAC控制电路435和第二DAC控制电路440。第二CDAC 420可 以连接到第二DAC控制电路440、采样开关410、ADC电路415的输入端。 在操作期间，可以向第一DAC控制电路435提供第一时钟，并且可以向 第二DAC控制电路440提供第二时钟，以便于ADC电路和误差校正电路 400的操作。第一CDAC 405可以被配置为对第一模拟电压进行采样，例 如通过关闭采样开关410并将第一CDAC 405内的内部开关连接到第一模 拟电压。在第一模拟电压被采样之后，可以打开采样开关410，并且第一 CDAC 405内的内部开关可以与第一模拟电压断开，以便在ADC电路415 的输入端提供采样的第一模拟电压。采样开关410的关闭和重新打开可以 在采样的第一模拟电压上引入附加误差(有时称为基座误差)，例如由于 电荷注入(例如，第一模拟电压可以是2.1V，附加误差可以是0.1V，采样 的第一模拟电压可以是2.2V)。ADC电路415可将采样的第一模拟电压转 换为第一数字值。ADC电路415可以在采样的第一模拟电压上引入附加误 差(例如，采样的第一模拟电压可以是2.2V，附加误差可以是0.1V，第一 数字值可以表示2.3V)。如图4所示的ADC电路415可以包括比较器电路。 第一数字值可以被加载到第一CDAC 405的电容元件上，并且ADC电路 415的输入端的电压可以在将采样的第一模拟电压转换为第一数字值之 后，具有小于第一CDAC 405的最低有效位的一半的幅度。在将采样的第 一模拟电压转换为第一数字值之后，可以关闭采样开关410然后重新打开， 例如将附加误差(例如由电荷注入引起)采样到第二CDAC 440上。ADC 电路415可以将采样的附加误差转换为第二数字值。ADC电路415可以在 采样的附加误差上引入附加误差(例如，采样的附加误差可以为0.1V，附 加误差可以为0.1V，第二数字值可以表示0.2V)。第二数字值可以加载到 第二CDAC 440的电容元件上，并且在采样的附加误差转换为第二数字值 之后，ADC电路415的输入端的电压可以具有小于第二CDAC 440的最低 有效位的一半的幅度。在例子中，第二数字值可以从第一数字值中减去， 以提供误差校正，例如由采样开关410和ADC电路415引入的错误。在 例子中，基于第二数字的模拟电压可以在第一模拟电压的采样期间应用于 ADC电路415的输入端，以提供错误的取消，例如由采样开关410和ADC 电路415引入的那些。在例子中，ADC电路415可以包括比较器。在例子 中，第一个CDAC 405可以作为第一SAR ADC的一部分，第二CDAC 420 可以作为第二SAR ADC的一部分。在例子中，第一CDAC 405可以包括 对应于n个数字位的电容元件，并且第二CDAC 420可以包括对应于m个数字位的电容元件，并且n可以大于m。在一个示例中，CDAC的分辨率 可以由CDAC表示的数字比特的数量来确定(例如，CDAC的分辨率可以 比更大数量的比特更精细)。
图5A示出了模数转换器(ADC)电路和误差校正电路500。ADC电 路和误差校正电路500可以包括电容器数模转换器(CDAC)505、采样开 关510、ADC电路515、第一DAC控制电路535和第二DAC控制电路540。 CDAC 505可以包括第一部分505a和第二部分505b。CDAC 505可以连接 到第一DAC控制电路535、第二DAC控制电路540、采样开关510以及 ADC电路515的输入端。ADC电路515的输出端可以连接到第一DAC控 制电路535和第二DAC控制电路540。在操作期间，可以向第一DAC控 制电路535提供第一时钟，并且可以将第二时钟提供给第二DAC控制电 路540，以便于ADC电路和误差校正电路500的操作。CDAC 505可以被 配置为采样第一模拟电压，例如通过关闭采样开关510并将CDAC 505内 的内部开关连接到第一模拟电压。在第一模拟电压被采样之后，可以打开 采样开关510，并且可以将CDAC 505内部的内部开关与第一模拟电压断 开，以便在ADC电路515的输入端提供采样的第一模拟电压。采样开关 510的关闭和重新打开可以在采样的第一模拟电压上引入附加误差，例如 由于电荷注入(例如，第一模拟电压可以是2.1V，附加误差可以是0.1V， 采样的第一模拟电压可以是2.2V)。ADC电路515可将采样的第一模拟电 压转换为第一数字值。ADC电路515可以在采样的第一模拟电压上引入附 加误差(例如，采样的第一模拟电压可以是2.2V，附加误差可以是0.1V， 第一数字值可以表示2.3V)。第一数字值可以被加载到CDAC 505的电容 元件上，并且ADC电路515的输入端的电压可以在将采样的第一模拟电 压转换为第一数字值之后具有小于CDAC 505的最低有效位的一半的幅 度。将采样的第一模拟电压转换为第一数字值后，采样开关510可以关闭 然后重新打开，例如将附加误差(例如由电荷注入引起)加样到CDAC 505b 的第二部分上。ADC电路515可以将采样的附加误差转换为第二数字值。 ADC电路515可以在采样的附加误差上引入附加误差(例如，采样的附加 误差可以为0.1V，附加误差可以为0.1V，第二数字值可以表示0.2V)。第 二数字值可以加载到CDAC 505b的第二部分的电容元件上，并且ADC电 路515的输入端的电压可以在将采样的附加误差转换为第二数字值之后具 有小于CDAC 505b的第二部分的最低有效位的一半的幅度。在例子中， 第二数字值可以从第一数字值中减去，以提供误差校正，例如采样开关510 和ADC电路515引入的错误。在例子中，基于第二数字值的模拟电压在 第一模拟电压的采样期间可以应用于ADC电路515的输入端，以提供诸 如由采样开关510和ADC电路515引入的错误的取消。在例子中，ADC 电路515可以包括比较器。在例子中，CDAC 505可以是SAR ADC的一 部分。在例子中，如图5B所示，ADC电路和误差校正电路500可以包括 辅助ADC 550。辅助ADC可以对第一模拟电压(Vin)进行采样，并将采 样的第一模拟电压转换为辅助数字输出。辅助数字输出可以提供给第一 DAC控制电路535和第二DAC控制电路540。基于辅助数字输出，第一 DAC控制电路535和第二DAC控制电路540可以将电荷加载到分别对应 于第一CDAC 505a和第二CDAC505b的第一最高有效位(MSB)的电容 元件上。在例子中，如图5C所示，ADC电路和误差校正电路500可以包 括开关560、放大器564、第二ADC电路568和滤波器572。在操作期间， 在采样的第一模拟电压通过ADC电路515转变为第一数字值之后，ADC 电路515的输入端的电压可以被提供给放大器564，例如通过闭合开关 560。放大器564可以向ADC电路568提供放大的信号。ADC电路568 可以将放大的信号转换成数字值。数字值可以被数字滤波器572滤波，然 后被提供给DAC控制电路540并加载到CDAC 505的电容元件上，以提 高模拟输入到数字值的转换的精度。在例子中，数字滤波的值可以提供给 第二DAC控制电路540，数字滤波的值可以被加载到CDAC 505b的第二 部分。
图6示出了在图1所示的模数转换器(ADC)中提供误差校正的方法。 采样和保持电路102可以采样第一模拟信号(Vin)并且可以引入在110处 表示的第一附加误差(步骤610)。ADC 115可以将采样的第一模拟信号转 换为第一数字值，并且可以引入在135处表示的第二附加误差(步骤620)。 DAC 125可以将第一数字值转换成可以包括第一模拟信号和第一和第二附 加误差的第二模拟信号(步骤630)。采样和保持电路102可以采样第二模 拟信号，并可引入第三附加误差(步骤640)。ADC 130可将采样的第二模 拟信号转换为第二数字值，并可引入第四附加误差(步骤650)。求和电路 140可以根据第一数字值和第二数字值之间的差异提供数字误差校正信号 (步骤660)。

Claims (20)

1.一种在模数转换***中提供误差校正的方法，该方法包括：
采样第一模拟信号，所述采样将第一附加误差引入采样的第一模拟信号；
将所述采样的第一模拟信号转换为第一数字值，所述转换将第二附加误差引入所述第一数字值；
将所述第一数字值提供给第一数模转换器；
将所述第一数字值转换为第二模拟信号，所述第二模拟信号包括第一模拟信号以及第一附加误差和第二附加误差；
采样所述第二模拟信号，所述采样将第三附加误差引入采样的第二模拟信号；
将所述采样的第二模拟信号转换为第二数字值，所述转换将第四附加误差引入第二数字值；和
基于第一数字值和第二数字值之间的差异，提供数字误差校正值。
2.根据权利要求1所述的方法，其中第一模数转换器将采样的第一模拟信号转换为第一数字值，并且第二模数转换器将采样的第二模拟信号转换为第二数字值。
3.根据权利要求1所述的方法，其中模数转换器将采样的第一模拟信号转换为第一数字值，将第一数字值存储在寄存器中，然后将采样的第二模拟信号转换为第二数字值。
4.根据权利要求1所述的方法，包括对所述数字误差校正值进行数字滤波。
5.根据权利要求4所述的方法，包括：
将经数字滤波的误差校正值提供给第二数模转换器；
将经数字滤波的误差校正值转换为模拟误差校正信号；和
将模拟误差校正信号添加到采样的第一模拟信号中。
6.根据权利要求1所述的方法，其中所述第一附加误差和所述第三附加误差包括来自采样基座效应的贡献。
7.一种在模数转换***中提供误差校正的方法，所述***包括第一电容器数模转换器，该方法包括：
采样第一模拟信号到所述第一电容器数模转换器上，所述采样将第一附加误差引入采样的第一模拟信号；
将所述采样的第一模拟信号转换为第一数字值，所述转换将第二附加误差引入所述第一数字值；
将所述第一数字值存储在所述第一电容器数模转换器中以产生第二模拟信号；
采样所述第二模拟信号，所述采样将第三附加误差引入采样的第二模拟信号；
将所述采样的第二模拟信号转换为第二数字值，所述转换将第四附加误差引入第二数字值；
基于第一数字值和第二数字值之间的差异，提供校正的数字值。
8.根据权利要求7所述的方法，包括向第一电容器数模转换器的输入提供数字误差校正值，以减少由采样引入的附加误差。
9.根据权利要求7所述的方法，包括基于第一模拟信号向第一数字值的转换将第一电容器数模转换器的上部加载数字值，然后使用第一电容器数模转换器的下部将第二模拟信号转换为第二数字值。
10.根据权利要求9所述的方法，包括向第一电容器数模转换器的下部的输入提供数字误差校正值，以减少由采样引入的附加误差。
11.根据权利要求7所述的方法，其中第二电容器数模转换器耦合到所述第一电容器数模转换器，且使用第二电容器数模转换器来执行将第二模拟信号转换为第二数字值。
12.根据权利要求11所述的方法，包括向第二电容器数模转换器的输入提供数字误差校正值，以减少由采样引入的附加误差。
13.根据权利要求7所述的方法，其中所述第一附加误差和所述第三附加误差包括来自基座效应的贡献。
14.一种用于将模拟信号转换为数字值并提供误差校正的模数转换***，该***包括：
配置为采样第一模拟信号的第一电容器数模转换器，所述采样将第一附加误差引入采样的第一模拟信号；
模数转换器，被配置为将采样的第一模拟信号转换为第一数字值，所述转换将第二附加误差引入所述第一数字值；
第二电容器数模转换器，被配置为采样通过关闭和重新打开采样开关创建的第三附加误差，其中所述模数转换器将采样的第三附加误差转换为第二数字值，所述转换将第四附加误差引入所述第二数字值；和
求和电路，被配置为基于第一数字值和第二数字值之间的差异，提供校正的模数转换器数字值。
15.根据权利要求14所述的***，其中所述第二电容器数模转换器还被配置为接收基于经数字滤波的第二数字值的误差校正值。
16.根据权利要求14所述的***，其中所述第一附加误差大约等于所述第三附加误差，并且所述第二附加误差大约等于所述第四附加误差。
17.根据权利要求14所述的***，其中所述第一电容器数模转换器包括对应于n个数字位的电容元件，和所述第二电容器数模转换器包括对应于m个数字位的电容元件，并且n大于m。
18.一种用于将模拟信号转换为数字值并提供误差校正的模数转换***，该***包括：
配置为采样第一模拟信号的电容器数模转换器，所述采样将第一附加误差引入采样的第一模拟信号；
模数转换器，被配置为将采样的第一模拟信号转换为第一数字值，所述转换将第二附加误差引入所述第一数字值；
其中然后电容器数模转换器的下部被重新配置以采样通过关闭和重新打开采样开关创建的第三附加误差，其中所述模数转换器将采样的第三附加误差转换为第二数字值，所述转换将第四附加误差引入所述第二数字值；和
求和电路，被配置为基于第一数字值和第二数字值之间的差异，提供校正的模数转换器数字值。
19.根据权利要求18所述的***，其中所述电容器数模转换器的下部还被配置为接收基于经数字滤波的第二数字值的误差校正值。
20.根据权利要求18所述的***，其中所述第一附加误差大约等于所述第三附加误差，并且所述第二附加误差大约等于所述第四附加误差。
CN201710959513.9A 2016-10-14 2017-10-16 具有偏移校准的模数转换器 Active CN107959498B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/293,740 2016-10-14
US15/293,740 US9882575B1 (en) 2016-10-14 2016-10-14 Analog-to-digital converter with offset calibration

Publications (2)

Publication Number Publication Date
CN107959498A CN107959498A (zh) 2018-04-24
CN107959498B true CN107959498B (zh) 2021-05-04

Family

ID=61005564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710959513.9A Active CN107959498B (zh) 2016-10-14 2017-10-16 具有偏移校准的模数转换器

Country Status (3)

Country Link
US (1) US9882575B1 (zh)
CN (1) CN107959498B (zh)
DE (1) DE102017123833B4 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI643185B (zh) * 2017-04-26 2018-12-01 瑞昱半導體股份有限公司 音訊處理裝置及方法
US10038453B1 (en) * 2017-10-25 2018-07-31 Texas Instruments Incorporated Capacitor calibration
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
US10911059B2 (en) * 2019-03-13 2021-02-02 Mediatek Inc. Signal processing system using analog-to-digital converter with digital-to-analog converter circuits operating in different voltage domains and employing mismatch error shaping technique and associated signal processing method
US10630310B1 (en) 2019-07-26 2020-04-21 Nxp B.V. Analog signal generation by hardware re-use in sampled circuits

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342983A (en) * 1980-08-11 1982-08-03 Westinghouse Electric Corp. Dynamically calibrated successive ranging A/D conversion system and D/A converter for use therein
US4641129A (en) 1984-02-09 1987-02-03 Intersil, Inc. Analog to digital converter with parallel and successive approximation stages
US5006854A (en) 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
US4972189A (en) 1989-10-23 1990-11-20 Grumman Aerospace Corporation Correction for DC offset in A/D converters
GB9804744D0 (en) * 1998-03-06 1998-04-29 Wireless Systems Int Ltd Feed forward amplifier
US6734818B2 (en) 2000-02-22 2004-05-11 The Regents Of The University Of California Digital cancellation of D/A converter noise in pipelined A/D converters
US6894627B2 (en) 2003-09-17 2005-05-17 Texas Instruments Incorporated Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
CN100466069C (zh) * 2004-08-26 2009-03-04 瑞昱半导体股份有限公司 用于光驱中产生跟踪误差信号的装置与相关方法
TW200629738A (en) * 2004-10-12 2006-08-16 Sony Corp Sample hold circuit, and pipeline ad converter using the circuit
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
US7095356B1 (en) * 2005-09-20 2006-08-22 Texas Instruments Incorporated Providing reference voltage with desired accuracy in a short duration to a dynamically varying load
US7113117B1 (en) * 2005-10-05 2006-09-26 Texas Instruments Incorporated Reducing the effect of noise present along with an input signal when sampling the input signal
JP4893896B2 (ja) * 2006-06-08 2012-03-07 国立大学法人静岡大学 アナログディジタル変換器、ａ／ｄ変換ステージ、アナログ信号に対応したディジタル信号を生成する方法、およびａ／ｄ変換ステージにおける変換誤差を示す信号を生成する方法
US8667379B2 (en) * 2006-12-20 2014-03-04 International Business Machines Corporation Apparatus and method to generate, store, and read, a plurality of error correction coded data sets
KR100945514B1 (ko) * 2007-03-27 2010-03-09 삼성전자주식회사 파이프라인 구조의 싸이클릭 디지털 투 아날로그 변환기
JP4921255B2 (ja) * 2007-06-22 2012-04-25 ルネサスエレクトロニクス株式会社 逐次型ａｄ変換器
US7609184B2 (en) 2007-11-08 2009-10-27 Advantest Corporation D-A convert apparatus and A-D convert apparatus
TWI382669B (zh) * 2009-07-16 2013-01-11 Ralink Technology Corp 用於管線式類比數位轉換器之比較器及相關訊號取樣方法
JP5699674B2 (ja) 2011-02-22 2015-04-15 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
US8587466B2 (en) 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
DE102012010143B3 (de) * 2012-05-24 2013-11-14 Phoenix Contact Gmbh & Co. Kg Analogsignal-Eingangsschaltung mit einer Anzahl von Analogsignal-Erfassungskanälen
US8766839B2 (en) 2012-09-07 2014-07-01 Texas Instruments Incorporated Reducing the effect of elements mismatch in a SAR ADC
US9362937B1 (en) 2014-11-26 2016-06-07 Stmicroelectronics S.R.L. Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
JP6317696B2 (ja) * 2015-03-16 2018-04-25 株式会社東芝 通信装置および通信システム
US9608655B1 (en) 2016-02-09 2017-03-28 Analog Devices, Inc. ADC background calibration with dual conversions

Also Published As

Publication number Publication date
CN107959498A (zh) 2018-04-24
US9882575B1 (en) 2018-01-30
DE102017123833A1 (de) 2018-04-19
DE102017123833B4 (de) 2023-01-26

Similar Documents

Publication Publication Date Title
CN107959498B (zh) 具有偏移校准的模数转换器
CA2651951C (en) A/d converter and a/d converting method
US7944379B2 (en) SAR ADC and method with INL compensation
US8970411B2 (en) Pipelined continuous-time sigma delta modulator
US8941517B2 (en) Method for calbrating a pipelined continuous-time sigma delta modulator
US9077356B2 (en) MDAC with differential current cancellation
US7443332B2 (en) Time continuous pipeline analog-to-digital converter
US9077373B1 (en) Analog-to-digital conversion apparatus
Kerth et al. A 12-bit, 1-MHz, two-step flash ADC
US20160336933A1 (en) Sense Amplifier Latch with Offset Correction
Miyahara et al. A 14b 60 MS/s pipelined ADC adaptively cancelling opamp gain and nonlinearity
US11545991B2 (en) Analog-to-digital converter with auto-zeroing residue amplification circuit
KR101168047B1 (ko) 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법
TW202017323A (zh) 用於類比數位轉換器殘餘放大器的增益校準裝置及方法
US7764214B2 (en) Analog-to-digital converter for converting input analog signal into digital signal through multiple conversion processings
US10771078B2 (en) Comparator offset calibration system and analog-to-digital converter with comparator offset calibration
EP4258554A1 (en) Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (adc)
US11563442B2 (en) Calibration of continuous-time residue generation systems for analog-to-digital converters
US10911058B2 (en) Switched capacitor comparator
Larsson et al. A background calibration scheme for pipelined ADCs including non-linear operational amplifier gain and reference error correction
CN111147077B (zh) 用于模拟数字转换器残余放大器的增益校准装置及方法
US20110012764A1 (en) Multibit recyclic pipelined adc architecture
El-Sankary et al. Background capacitor mismatch calibration for pipelined ADC
WO2013054926A1 (ja) 増幅回路およびａ／ｄ変換器
Rydholm Analysis of noise and offset in the comparator of ananalog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant