CN107947800B - 一种二进制ldpc码的低时延环检测方法 - Google Patents

一种二进制ldpc码的低时延环检测方法 Download PDF

Info

Publication number
CN107947800B
CN107947800B CN201711092578.4A CN201711092578A CN107947800B CN 107947800 B CN107947800 B CN 107947800B CN 201711092578 A CN201711092578 A CN 201711092578A CN 107947800 B CN107947800 B CN 107947800B
Authority
CN
China
Prior art keywords
iteration
vector
turning
flip
kth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711092578.4A
Other languages
English (en)
Other versions
CN107947800A (zh
Inventor
马克祥
田辉
马建
石紫峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronic Science Research Institute of CTEC
Original Assignee
Electronic Science Research Institute of CTEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronic Science Research Institute of CTEC filed Critical Electronic Science Research Institute of CTEC
Priority to CN201711092578.4A priority Critical patent/CN107947800B/zh
Publication of CN107947800A publication Critical patent/CN107947800A/zh
Application granted granted Critical
Publication of CN107947800B publication Critical patent/CN107947800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种二进制LDPC码的低时延环检测方法，根据第k0次迭代和第k次迭代的硬判决向量，判断第k0次迭代和第k次迭代间是否出现环特征；若所述第k0次迭代和第k次迭代间出现环特征，则在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环。本发明提供的二进制LDPC码的低时延环检测方法大大降低了译码算法的计算复杂度和计算时延。

Description

一种二进制LDPC码的低时延环检测方法
技术领域
本发明涉及译码技术领域，尤其涉及一种二进制LDPC码的低时延环检测方法。
背景技术
LDPC码是麻省理工学院Robert Gallager于1962年在博士论文中提出的一种具有稀疏校验矩阵的分组纠错码。由于其逼近香农限的译码特性以及并行译码结构，译码简单且可实行并行操作，适合硬件实现，几乎适用于所有的信道，因此成为编码界近年来的研究热点，获得了广泛的研究和关注，LDPC码主要有最小和译码和比特翻转译码两类译码算法。最小和算法译码复杂度较高，限制了其在计算敏感场合的应用。比特翻转译码算法有较低的译码复杂度，可以在计算复杂度和译码性能之间形成良好的折中。但是，在其译码过程中某些比特位置会出现无限循环的现象，限制了算法译码性能的进一步提升。
现有技术虽提出了一系列算法用于消除无效迭代过程造成的译码环，利用环特征检测的方法可以有效降低环检测的复杂度，但传统的基于陷阱集构造的修正置信传播译码算法主要有以下缺陷：
1.环特征检测计算过程，涉及从第一次迭代到当前迭代过程中，所有翻转位置与翻转向量的串行比较，使得环特征检测的计算时延较大；
2.翻转位置向量和每次翻转的比特位置都是乱序存放，之后每次迭代的翻转向量也未严格按照顺序获得，使得q个翻转比特的总比较次数大，环检测造成的计算复杂度较高。
发明内容
本发明提供一种二进制LDPC码的低时延环检测方法，用以解决现有技术中环特征检测的计算时延较大、造成的计算复杂度较高的问题。
本发明是通过以下技术方案实现的，一种二进制LDPC码的低时延环检测方法，所述LDPC码的检验矩阵为H＝[hMN]，任意一个码字c＝[c1 c2 … cN]经过调制规则为sn＝1-2cn的二进制相移键控调制后送入加性高斯白噪声信道传输，得到接收向量J＝[J1 J2 …Jn]，其中，Jn＝sn+ηn，n∈(1,2…N)；ηn为零均值方差为δ2的高斯白噪声；第k次迭代硬判决向量为zk(0<k≤kmax)，其伴随向量sk＝zk×HT的重量记为wk；
所述二进制LDPC码的低时延环检测方法包括：
根据第k0次迭代和第k次迭代的硬判决向量，其中0<k0≤k，判断第k0次迭代和第k次迭代间是否出现环特征；
若所述第k0次迭代和第k次迭代间出现环特征，则在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环；
所述在获得第k次迭代的位置向量的过程包括：
通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量。
可选的，所述判断第k0次迭代和第k次迭代间是否出现环特征，包括：
获取第k次迭代硬判决向量zk的伴随向量的重量wk，及第k0次迭代硬判决向量
Figure BDA0001461565510000021
的伴随向量的重量
Figure BDA0001461565510000022
若所述
Figure BDA0001461565510000023
则所述第k0次迭代和第k次迭代间出现所述环特征。
可选的，所述通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，包括：
第k次迭代的位置向量由将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较，若有新的翻转位置元素生成，则将所述第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入所述第k次迭代翻转向量，获得所述第k次迭代的位置向量，否则，所述第k次迭代的位置向量为所述第k次迭代翻转向量。
可选的，所述通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，还包括：
将每次迭代的翻转位置元素和翻转向量按序排列，使每次迭代的多个翻转位置元素生成翻转向量时，当前翻转向量与前一次迭代翻转向量中的所有翻转位置元素进行比较时，均从前一个翻转位置迭代停止的位置开始。
可选的，所述在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环，包括：
在第k次迭代步骤中，选择多个比特翻转位置进行翻转，将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较；
若有新的翻转位置元素生成，则将第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入所述第k次迭代翻转向量，得到第k次迭代的位置向量，此时，翻转次数为奇数，未出现环；
若所述第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素均相等，此时，翻转次数为偶数，出现环。
可选的，所述获得所述位置向量的过程与LDPC码译码算法的过程并行进行。
本发明提供的二进制LDPC码的低时延环检测方法有益效果为：
大大降低了译码算法的计算复杂度和计算时延。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中二进制LDPC码的低时延环检测方法的流程示意图；
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在本发明的一实施例中，提供一种二进制LDPC码的低时延环检测方法，其中LDPC码的检验矩阵为H＝[hMN]，任意一个码字c＝[c1 c2 … cN]经过调制规则为sn＝1-2cn的二进制相移键控调制后送入加性高斯白噪声信道传输，得到接收向量J＝[J1 J2 … Jn]，其中，Jn＝sn+ηn，n∈(1,2…N)；ηn为零均值方差为δ2的高斯白噪声；第k次迭代硬判决向量为zk(0<k≤kmax)，其伴随向量sk＝zk×HT的重量记为wk；
参见图1，本实施例中的二进制LDPC码的低时延环检测方法包括：
根据第k0次迭代和第k次迭代的硬判决向量，其中0<k0≤k，判断第k0次迭代和第k次迭代间是否出现环特征；
若第k0次迭代和第k次迭代间出现环特征，则在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环；
在获得第k次迭代的位置向量的过程包括：
通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量。
可选的，判断第k0次迭代和第k次迭代间是否出现环特征，包括：
获取第k次迭代硬判决向量zk的伴随向量的重量wk，及第k0次迭代硬判决向量
Figure BDA0001461565510000051
的伴随向量的重量
Figure BDA0001461565510000052
若所述
Figure BDA0001461565510000053
则所述第k0次迭代和第k次迭代间出现所述环特征。
可选的，通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，包括：
第k次迭代的位置向量由将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较，若有新的翻转位置元素生成，则将所述第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入所述第k次迭代翻转向量，获得所述第k次迭代的位置向量，否则，所述第k次迭代的位置向量为第k次迭代翻转向量。
具体地，第一次迭代的翻转向量即为第一次迭代的位置向量，第二次迭代的位置向量由将第二次迭代翻转向量中的所有翻转位置元素与所述第一次迭代翻转向量中的所有翻转位置元素进行比较，若有新的翻转位置元素生成，则将所述第一次迭代翻转向量中与第二次迭代翻转向量异同的翻转位置元素填入所述第二次迭代翻转向量，获得第二次迭代的位置向量，否则，第二次迭代的位置向量为第二次迭代翻转向量。
可选的，通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得位置向量，还包括：
将每次迭代的翻转位置元素和翻转向量按序排列，使每次迭代的多个翻转位置元素生成翻转向量时，当前翻转向量与前一次迭代翻转向量中的所有翻转位置元素进行比较时，均从前一个翻转位置迭代停止的位置开始。
可选的，在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环，包括：
在第k次迭代步骤中，选择多个比特翻转位置进行翻转，将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较。
若有新的翻转位置元素生成，则将第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入第k次迭代翻转向量，得到第k次迭代的位置向量，此时，翻转次数为奇数，未出现环。
若第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素均相等，此时，翻转次数为偶数，出现环。
本实施例提供的二进制LDPC码的低时延环检测方法中，获得位置向量的过程与LDPC码译码算法的过程并行进行，因此不会造成额外的译码时延。
在本发明的另一实施例中，提供一种二进制LDPC码的低时延环检测方法，LDPC码的检验矩阵为H＝[hMN]，任意一个码字c＝[c1 c2 … cN]经过调制规则为sn＝1-2cn的二进制相移键控调制后送入加性高斯白噪声信道传输，得到接收向量J＝[J1 J2 … Jn]，其中，Jn＝sn+ηn，n∈(1,2…N)；ηn为零均值方差为δ2的高斯白噪声。第k次迭代硬判决向量zk(0<k≤kmax)，其伴随向量sk＝zk×HT的重量记为wk。
根据第k0次迭代和第k次迭代的硬判决向量，其中0<k0≤k，判断第k0次迭代和第k次迭代间是否出现环特征；
若第k0次迭代和第k次迭代间出现环特征，则在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环；
在获得第k次迭代的位置向量的过程包括：通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量。
可选的，判断第k0次迭代和第k次迭代间是否出现环特征，包括：
获取第k次迭代硬判决向量zk的伴随向量的重量wk，及第k0次迭代硬判决向量
Figure BDA0001461565510000061
的伴随向量的重量
Figure BDA0001461565510000062
若所述
Figure BDA0001461565510000063
则第k0次迭代和第k次迭代间出现环特征。
可选的，通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，包括：
第k次迭代的位置向量由将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较，若有新的翻转位置元素生成，则将所述第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入所述第k次迭代翻转向量，获得所述第k次迭代的位置向量，否则，所述第k次迭代的位置向量为第k次迭代翻转向量。
具体地，第一次迭代的翻转向量即为第一次迭代的位置向量。第二次迭代的位置向量由将第二次迭代翻转向量中的所有翻转位置元素与所述第一次迭代翻转向量中的所有翻转位置元素进行比较，若有新的翻转位置元素生成，则将所述第一次迭代翻转向量中与所述第二次迭代翻转向量异同的翻转位置元素填入所述第二次迭代翻转向量，获得第二次迭代的位置向量，否则，第二次迭代的位置向量为第二次迭代翻转向量。
可选的，通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，还包括：
将每次迭代的翻转位置元素和翻转向量按序排列，使每次迭代的q个翻转位置元素生成翻转向量时，当前翻转向量与前一次迭代翻转向量中的所有翻转位置元素进行比较时，均从前一个翻转位置迭代停止的位置开始，使得q个翻转比特的总比较次数仅为传统算法总比较次数的1/q，进而大大降低算法的计算复杂度。对于有环特征的迭代步骤的翻转向量，由于每次迭代的翻转位置和翻转向量都是按序排列的，因此，可以从最小位置和最大位置分别对比，进而使得计算时延降低一倍。
可选的，在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环，包括：
在第k次迭代步骤中，选择q个比特翻转位置进行翻转，将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较。
若有新的翻转位置元素生成，则将第k次迭代的前一次迭代翻转向量中与第k次迭代翻转向量异同的翻转位置元素填入第k次迭代翻转向量，得到第k次迭代的位置向量，此时，翻转次数为奇数，未出现环。
若第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素均相等，此时，翻转次数为偶数，出现环。
本实施例中，获得位置向量的过程与LDPC码译码算法的过程并行进行，因此不会造成额外的译码时延，而且，由于每次迭代的翻转位置和翻转向量都是按序排列的。因此，可以从最小位置和最大位置分别对比，进而使得计算时延降低一倍。
在本发明的第三实施例中，提供的二进制LDPC码的低时延环检测方法，LDPC码的译码器使用FPGA实现，使用计算量较低的移位操作代替翻转位置和翻转向量获得过程用到的赋值操作，不需要占用额外的计算资源，计算量和资源占用量更低，本实施例在译码过程中设置以下实施参数：
Type-I(273，191)PG-LDPC码采用WBF-based译码算法，最大迭代次数设为50，采用零均值、方差N0/2的AWGN加性高斯白噪声信道，每个信噪比点的测试码字个数105。
根据第k0次迭代和第k次迭代的硬判决向量，其中0<k0≤k，计算第k次迭代硬判决向量zk的伴随向量sk＝zk×HT的重量wk，及第k0次迭代硬判决向量
Figure BDA0001461565510000081
的伴随向量
Figure BDA0001461565510000082
的重量
Figure BDA0001461565510000083
若
Figure BDA0001461565510000084
则第k0次迭代和第k次迭代间出现环特征。
则进一步验证在第k0次迭代和第k次迭代间出现环特征时，通过在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环。
具体的，若已判断出在第k0次迭代和第k次迭代间出现了环特征，且在获得第k次迭代的位置向量的过程中，得出翻转次数等于0，说明两次迭代步骤出现环，在此过程中，得到第k0次迭代到第k次迭代步骤间的翻转向量(表示为
Figure BDA0001461565510000091
)和翻转次数(表示为
Figure BDA0001461565510000092
)的流程包括：
(1)初始化获得翻转向量所需参数：p＝1；
Figure BDA0001461565510000093
k*＝k0；
(2)判断是否已将每次迭代的翻转位置
Figure BDA00014615655100000921
填入翻转向量；若是，则输出第k0到k次迭代步骤间的(翻转向量
Figure BDA0001461565510000094
翻转次数
Figure BDA0001461565510000095
)；否则，执行下一步；
(3)初始化将第k*次迭代的翻转位置
Figure BDA00014615655100000920
填入翻转向量
Figure BDA0001461565510000096
所需参数：a*＝1，b＝1，其中a为变量个数；
(4)判断是否已将第k*次迭代q个翻转位置填入翻转向量；b≤q；若是，则
Figure BDA0001461565510000097
a*＝a，
Figure BDA0001461565510000098
继续执行k*++，并跳转至步骤(2)；否则，执行步骤(5)；
(5)初始化第k*次迭代第b个翻转位置序列化处理所需参数：a＝a*，
Figure BDA0001461565510000099
(6)判断是否已将第b个翻转位置与翻转向量
Figure BDA00014615655100000910
所有的元素做比较：a≤p；若是，则跳转至步骤(4)；否则，执行步骤(7)；
(7)将第b个翻转位置序列化***翻转向量
Figure BDA00014615655100000911
同时获得翻转向量
Figure BDA00014615655100000912
的翻转次数
Figure BDA00014615655100000913
Figure BDA00014615655100000914
Figure BDA00014615655100000915
Break；
Figure BDA00014615655100000916
Figure BDA00014615655100000917
Figure BDA00014615655100000918
Break；
执行a++，并跳转至步骤(6)。
下表为不同信噪比下的译码关键参数：
Figure BDA00014615655100000919
Figure BDA0001461565510000101
由上表可看到译码迭代过程中环和环特征的总数，以及平均迭代次数和位置向量的平均长度，其中，在2.4dB下，译码迭代过程中有1320个迭代步骤具有环特征，具有环特征迭代步骤的数目随着信噪比的增加不断减少，因此，大多数迭代步骤仅需要进行环特征检测。由此可知，本发明环检测方法的计算时延是相当低的。位置向量的最大平均长度出现在2.4dB，此时，位置向量的长度约为码字长度的1/3倍，因此，本发明环检测方法的计算复杂度明显小于传统算法。
显然，本发明提供的二进制LDPC码的低时延环检测方法，通过对翻转向量进行了序列化处理，使得q个翻转比特的总比较次数仅为传统算法总比较次数的1/q，大大降低了译码算法的计算复杂度和计算时延。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
总之，以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种二进制LDPC码的低时延环检测方法，其特征在于，包括：
根据第k0次迭代和第k次迭代的硬判决向量，其中0<k0≤k，判断第k0次迭代和第k次迭代间是否出现环特征；
若所述第k0次迭代和第k次迭代间出现环特征，则在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环；所述在获得第k次迭代的位置向量的过程包括：
通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量；
所述判断第k0次迭代和第k次迭代间是否出现环特征，包括：
获取第k次迭代硬判决向量zk的伴随向量的重量wk，及第k0次迭代硬判决向量
Figure FDA0003022746000000011
的伴随向量的重量
Figure FDA0003022746000000012
若所述
Figure FDA0003022746000000013
则所述第k0次迭代和第k次迭代间出现所述环特征；
所述在获得第k次迭代的位置向量的过程中，根据翻转次数的奇偶性，判断是否出现环，包括：
在第k次迭代步骤中，选择多个比特翻转位置进行翻转，将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较；
若有新的翻转位置元素生成，则将第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入所述第k次迭代翻转向量，得到第k次迭代的位置向量，此时，翻转次数为奇数，未出现环；
若所述第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素均相等，此时，翻转次数为偶数，出现环。
2.根据权利要求1所述的二进制LDPC码的低时延环检测方法，其特征在于，所述通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，包括：
第k次迭代的位置向量由将第k次迭代翻转向量中的所有翻转位置元素与第k次迭代的前一次迭代翻转向量中的所有翻转位置元素进行比较，若有新的翻转位置元素生成，则将所述第k次迭代的前一次迭代翻转向量中与所述第k次迭代翻转向量异同的翻转位置元素填入所述第k次迭代翻转向量，获得所述第k次迭代的位置向量，否则，所述第k次迭代的位置向量为所述第k次迭代翻转向量。
3.根据权利要求1所述的二进制LDPC码的低时延环检测方法，其特征在于，所述通过将当前迭代翻转向量中的所有翻转位置元素与前一次迭代翻转向量中的所有翻转位置元素进行比较获得所述位置向量，还包括：
将每次迭代的翻转位置元素和翻转向量按序排列，使每次迭代的多个翻转位置元素生成翻转向量时，当前翻转向量与前一次迭代翻转向量中的所有翻转位置元素进行比较时，均从前一个翻转位置迭代停止的位置开始。
4.根据权利要求1所述的二进制LDPC码的低时延环检测方法，其特征在于，所述获得所述位置向量的过程与LDPC码译码算法的过程并行进行。
CN201711092578.4A 2017-11-08 2017-11-08 一种二进制ldpc码的低时延环检测方法 Active CN107947800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711092578.4A CN107947800B (zh) 2017-11-08 2017-11-08 一种二进制ldpc码的低时延环检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711092578.4A CN107947800B (zh) 2017-11-08 2017-11-08 一种二进制ldpc码的低时延环检测方法

Publications (2)

Publication Number Publication Date
CN107947800A CN107947800A (zh) 2018-04-20
CN107947800B true CN107947800B (zh) 2021-07-16

Family

ID=61934579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711092578.4A Active CN107947800B (zh) 2017-11-08 2017-11-08 一种二进制ldpc码的低时延环检测方法

Country Status (1)

Country Link
CN (1) CN107947800B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2438774B (en) * 2003-09-15 2008-04-16 Wolfson Microelectronics Plc Class D amplifier
US7580480B2 (en) * 2003-06-23 2009-08-25 Hong-seok Seo Demodulation method using soft decision for quadrature amplitude modulation and apparatus thereof
CN201533304U (zh) * 2009-09-07 2010-07-21 中国电子科技集团公司第五十四研究所 一种高速部分并行ldpc信道编码器
CN105577193A (zh) * 2015-12-16 2016-05-11 华南理工大学 基于环路消除的混合加权比特翻转的ldpc译码方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7580480B2 (en) * 2003-06-23 2009-08-25 Hong-seok Seo Demodulation method using soft decision for quadrature amplitude modulation and apparatus thereof
GB2438774B (en) * 2003-09-15 2008-04-16 Wolfson Microelectronics Plc Class D amplifier
CN201533304U (zh) * 2009-09-07 2010-07-21 中国电子科技集团公司第五十四研究所 一种高速部分并行ldpc信道编码器
CN105577193A (zh) * 2015-12-16 2016-05-11 华南理工大学 基于环路消除的混合加权比特翻转的ldpc译码方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Fast Weighted Bit Flipping Algorithm for Higher-Speed Decoding of Low-Density Parity-Check Codes;MA Kexiang etc;《China Communications》;20130930;全文 *

Also Published As

Publication number Publication date
CN107947800A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN108702290B (zh) 级联极化编码和滑动窗口极化编码
CN107528597B (zh) 一种基于crc校验码的ldpc码后处理译码方法
US7996746B2 (en) Structured low-density parity-check (LDPC) code
KR101431162B1 (ko) 주변 신뢰도에 따른 서열화를 이용한 메시지 전달 디코딩 방법
US8464142B2 (en) Error-correction decoder employing extrinsic message averaging
US8132080B2 (en) Communication apparatus and decoding method
US20050050435A1 (en) Apparatus and method for coding/decoding block low density parity check code in a mobile communication system
EP3533145A1 (en) Generation of spatially-coupled quasi-cyclic ldpc codes
WO2017105270A1 (en) Determination of a quasi-cyclic low-density parity-check, qc-ldpc, code for channel coding in digital communication systems
Yuan et al. Construction and decoding algorithms for polar codes based on 2× 2 non-binary kernels
US11245424B2 (en) Device and method for generating a multi-kernel polar code
CN111900998B (zh) 一种分组并行处理的ldpc码动态翻转译码方法
WO2021073338A1 (zh) 译码方法和译码器
CN106027069A (zh) 一种循环切换的混合加权比特翻转ldpc译码方法
CN107947800B (zh) 一种二进制ldpc码的低时延环检测方法
CN107707334A (zh) 一种基于额外列的网格ec‑t‑mm译码方法
Chu et al. An efficient short high-order non-binary LDPC decoder architecture using a message-adaptation EMS algorithm
CN113556133B (zh) 针对CRC-Polar级联码的混合译码方法及装置
Psota et al. Iterative construction of regular LDPC codes from independent tree-based minimum distance bounds
Feng et al. On the adaptive Fano-SC-Flip Decoding of Polar Codes
Lin et al. Decoding of the (24, 12, 8) extended Golay code up to four errors
Chandrasetty et al. A reduced complexity message passing algorithm with improved performance for LDPC decoding
He et al. Lowering the error floor of quantized NR LDPC decoders by a post-processing on trapping sets
Wu et al. Improved MS LDPC decoder based on Jacobian Logarithm
CN113472360A (zh) 极化码的译码方法和译码装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant