CN107946199A - 一种改善igzo薄膜晶体管的稳定性的方法 - Google Patents

一种改善igzo薄膜晶体管的稳定性的方法 Download PDF

Info

Publication number
CN107946199A
CN107946199A CN201711139924.XA CN201711139924A CN107946199A CN 107946199 A CN107946199 A CN 107946199A CN 201711139924 A CN201711139924 A CN 201711139924A CN 107946199 A CN107946199 A CN 107946199A
Authority
CN
China
Prior art keywords
passivation layer
tft
thin film
film transistor
igzo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711139924.XA
Other languages
English (en)
Inventor
石龙强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201711139924.XA priority Critical patent/CN107946199A/zh
Priority to US15/740,692 priority patent/US20190386119A1/en
Priority to PCT/CN2017/112574 priority patent/WO2019095419A1/zh
Publication of CN107946199A publication Critical patent/CN107946199A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种改善IGZO薄膜晶体管稳定性的方法，该方法包括下述步骤：在基板上形成IGZO薄膜晶体管；在IGZO薄膜晶体管上形成钝化层；对钝化层进行疏水化处理，在钝化层上形成疏水基团。本发明提供的改善IGZO薄膜晶体管稳定性的方法，可以改善IGZO薄膜晶体管上钝化层阻挡水汽的效果，解决IGZO薄膜晶体管的阈值电压负向漂移的问题，避免阈值电压严重偏负，而导致IGZO薄膜晶体管失效。

Description

一种改善IGZO薄膜晶体管的稳定性的方法
技术领域
本发明涉及显示技术领域，尤其涉及一种改善IGZO薄膜晶体管的稳定性的方法。
背景技术
图1所示是一种BCE(Back Channel Etched，背沟道刻蚀型)类型的IGZO(indiumgallium zinc oxide，铟镓锌氧化物)薄膜晶体管(TFT，Thin Film Transistor)，IGZO薄膜晶体管2包括位于基板1上的栅极21、栅极绝缘层22、IGZO薄膜23、源极25和漏极24；IGZO薄膜晶体管2容易形成耗尽型的薄膜晶体管，即阈值电压Vth为负值。并且，IGZO薄膜晶体管2对环境的中水特别敏感。如果IGZO薄膜晶体管的背沟道受到水汽的渗入，阈值电压Vth会严重偏负，导致IGZO薄膜晶体管2失效。为了解决该问题，目前采用的方法是在薄膜晶体管上面加入钝化层。图2所示的是在IGZO薄膜晶体管2上加入第一钝化层31的结构图，第一钝化层31为SiOx，x≥1；图3所示的是在IGZO薄膜晶体管2上加入第一钝化层31和第二钝化层32的结构图，第二钝化层32采用的是有机材料，即PFA(全氟烷氧基树脂材料。图4所示的是在IGZO薄膜晶体管2上加入第一钝化层31、第二钝化层32、第三钝化层33，第一钝化层31、第二钝化层32以及第三钝化层33共同构成IGZO薄膜晶体管2的钝化层3，第三钝化层33采用的是无机材料，可以为SiOx，SiNOx，SiNx中的一种或者至少两种。但是由于制程工艺的限制，这些钝化层的膜质疏松，导致阻隔水汽的效果不好，不能完全排除水汽对IGZO薄膜晶体管2的电性的影响。
发明内容
为解决上述技术问题，本发明提供一种改善IGZO薄膜晶体管稳定性的方法，可以改善IGZO薄膜晶体管上钝化层阻挡水汽的效果，解决IGZO薄膜晶体管的阈值电压负向漂移的问题，避免阈值电压严重偏负，而导致IGZO薄膜晶体管失效。
本发明提供的一种改善IGZO薄膜晶体管稳定性的方法，包括下述步骤：
在基板上形成IGZO薄膜晶体管；
在所述IGZO薄膜晶体管上形成钝化层；
对所述钝化层进行疏水化处理，在所述钝化层上形成疏水基团。
优选地，在基板上形成IGZO薄膜晶体管，包括下述步骤：
在所述基板上形成栅极；
在所述基板上形成栅极绝缘层，且所述栅极绝缘层覆盖所述栅极；
在所述栅极绝缘层上形成IGZO薄膜、源极和漏极，且所述源极和所述漏极与所述IGZO薄膜部分重叠。
优选地，对所述钝化层进行疏水化处理，具体为：
采用氟离子对所述钝化层进行疏水化处理。
优选地，采用氟离子对所述钝化层进行疏水化处理，包括下述步骤：
将CF4或者SF6中的一种与O2混合得到混合气体，再将混合气体电离后得到电离的混合气体，利用电离的混合气体对所述钝化层进行干刻蚀。
优选地，在所述IGZO薄膜晶体管上形成钝化层，包括下述步骤：
在所述IGZO薄膜晶体管上形成第一钝化层，所述第一钝化层为SiOx层，其中，x≥1。
优选地，在所述IGZO薄膜晶体管上形成钝化层，还包括下述步骤：
在所述第一钝化层上形成第二钝化层，所述第二钝化层为全氟烷氧基树脂层。
优选地，在所述IGZO薄膜晶体管上形成钝化层，还包括下述步骤：
在所述第二钝化层上形成第三钝化层，所述第三钝化层包含SiOx、SiNOy、SiNz中的至少一种，其中，y≥1，z≥1。
优选地，对所述钝化层进行疏水化处理，包括下述步骤：
对所述第一钝化层的表面进行疏水化处理。
优选地，对所述钝化层进行疏水化处理，包括下述步骤：
对所述第二钝化层的表面进行疏水化处理。
优选地，对所述钝化层进行疏水化处理，包括下述步骤：
对所述第三钝化层的表面进行疏水化处理。
实施本发明，具有如下有益效果：本发明通过在IGZO薄膜晶体管上的钝化层进行疏水化处理，改善了钝化层阻挡水汽的效果，排除了水汽对IGZO薄膜晶体管的电性的影响，防止IGZO薄膜晶体管的阈值电压Vth严重偏负，而导致的IGZO薄膜晶体管失效，提高了IGZO薄膜晶体管的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的IGZO薄膜晶体管的结构示意图。
图2是本发明提供的IGZO薄膜晶体管上加入第一钝化层的结构示意图。
图3是本发明提供的IGZO薄膜晶体管上加入第一钝化层和第二钝化层的结构示意图。
图4是本发明提供的IGZO薄膜晶体管上加入第一钝化层、第二钝化层和第三钝化层的结构示意图。
图5是本发明提供的改善IGZO薄膜晶体管稳定性的方法的流程图。
图6是本发明提供的改善稳定性的IGZO薄膜晶体管的第一实施例的示意图。
图7是本发明提供的改善稳定性的IGZO薄膜晶体管的第二实施例的示意图。
图8是本发明提供的改善稳定性的IGZO薄膜晶体管的第三实施例的示意图。
图9是本发明提供的改善稳定性的IGZO薄膜晶体管的第四实施例的示意图。
图10是本发明提供的改善稳定性的IGZO薄膜晶体管的第五实施例的示意图。
图11是本发明提供的改善稳定性的IGZO薄膜晶体管的第六实施例的示意图。
具体实施方式
本发明提供一种改善IGZO薄膜晶体管的稳定性的方法，如图5所示，该方法包括下述步骤：
在基板1上形成IGZO薄膜晶体管2；
在IGZO薄膜晶体管2上形成钝化层；，具体而言，钝化层位于基板1上方，且钝化层覆盖IGZO薄膜晶体管2；
对钝化层进行疏水化处理，在钝化层上形成疏水基团4。
进一步地，在基板1上形成IGZO薄膜晶体管2，包括下述步骤：
在基板1上形成栅极21；
在基板1上形成栅极绝缘层22，且栅极绝缘层22覆盖栅极21；
在栅极绝缘层22上形成IGZO薄膜23、源极25和漏极24，且源极25和漏极24与IGZO薄膜23部分重叠。在重叠的部分，源极25和漏极24均位于IGZO薄膜23的上方。
进一步地，对钝化层进行疏水化处理，具体为：
采用氟离子对钝化层进行疏水化处理。
采用氟离子对钝化层进行疏水化处理，包括下述步骤：
将CF4或者SF6中的一种与O2混合得到混合气体，再将混合气体电离后得到电离的混合气体，利用电离的混合气体对钝化层进行干刻蚀。CF4或者SF6气体在电离后，得到包含有氟离子的混合气体，在钝化层刻蚀完成之后，其表面还残留有氟离子基团，氟离子基团具有疏水的特性，因此，氟离子基团可以作为疏水基团，刻蚀后的钝化层表面具有疏水性，能够有效地阻挡外界的水汽，改善水汽对IGZO薄膜晶体管2的电性的影响。
进一步地，在IGZO薄膜晶体管2上形成钝化层，包括下述步骤：
在IGZO薄膜晶体管2上形成第一钝化层31,第一钝化层31为无机材料层。
进一步地，在IGZO薄膜晶体管2上形成钝化层，还包括下述步骤：
在第一钝化层31上形成第二钝化层32，第二钝化层32为有机材料层。优选地，第二钝化层32还用作平坦层，有机材料层相对于无机材料层而言，可以制备得更厚，因此可以用作平坦层。
进一步地，在IGZO薄膜晶体管2上形成钝化层，还包括下述步骤：
在第二钝化层32上形成第三钝化层33，第三钝化层33为无机材料层。
进一步地，第一钝化层31为SiOx层，第三钝化层33包含SiOx、SiNOy、SiNz中的至少一种，第二钝化层32为全氟烷氧基树脂层，其中，x≥1，y≥1，z≥1。
进一步地，对钝化层进行疏水化处理，包括下述步骤：
对第一钝化层31的表面进行疏水化处理。
进一步地，对钝化层进行疏水化处理，包括下述步骤：
对第二钝化层32的表面进行疏水化处理。
进一步地，对钝化层进行疏水化处理，包括下述步骤：
对第三钝化层33的表面进行疏水化处理。
进一步地，采用氟离子对钝化层进行疏水化处理，包括下述步骤：
在本发明提供的改善IGZO薄膜晶体管的稳定性的方法的第一实施例中，如图6所示，IGZO薄膜晶体管2上形成第一钝化层31，采用氟离子对第一钝化层31的表面进行疏水化处理，在第一钝化层31的表面形成疏水基团4。
在本发明提供的改善IGZO薄膜晶体管的稳定性的方法的第二实施例中，如图7所示，IGZO薄膜晶体管2上形成第一钝化层31和第二钝化层32，采用氟离子对第二钝化层32的表面进行疏水化处理，在第二钝化层32的表面形成疏水基团4。
在本发明提供的改善IGZO薄膜晶体管的稳定性的方法的第三实施例中，如图8所示，IGZO薄膜晶体管2上先形成第一钝化层31，采用氟离子对第一钝化层31的表面进行疏水化处理，在第一钝化层31的表面形成疏水基团4；再在第一钝化层31上形成第二钝化层32，采用氟离子对第二钝化层32的表面进行疏水化处理，在第二钝化层32的表面形成疏水基团4。
在本发明提供的改善IGZO薄膜晶体管的稳定性的方法的第四实施例中，如图9所示，IGZO薄膜晶体管2上形成第一钝化层31、第二钝化层32和第三钝化层33，采用氟离子对第三钝化层33的表面进行疏水化处理，在第三钝化层33的表面形成疏水基团4。
在本发明提供的改善IGZO薄膜晶体管的稳定性的方法的第五实施例中，如图10所示，在IGZO薄膜晶体管2上形成第一钝化层31和第二钝化层32，采用氟离子对第二钝化层32的表面进行疏水化处理，在第二钝化层32表面形成疏水基团4；再在第二钝化层32上形成第三钝化层33，采用氟离子对第三钝化层33的表面进行疏水化处理，在第三钝化层33的表面形成疏水基团4。
在本发明提供的改善IGZO薄膜晶体管的稳定性的方法的第六实施例中，如图11所示，在IGZO薄膜晶体管2上形成第一钝化层31，采用氟离子对第一钝化层31的表面进行疏水化处理，在第一钝化层31的表面形成疏水基团4；再在第一钝化层31上形成第二钝化层32，采用氟离子对第二钝化层32的表面进行疏水化处理，在第二钝化层32表面形成疏水基团4；再在第二钝化层32上形成第三钝化层33，采用氟离子对第三钝化层33的表面进行疏水化处理，在第三钝化层33的表面形成疏水基团4。
一般而言，在IGZO薄膜晶体管2上形成第一钝化层31、第二钝化层32以及第三钝化层33，并且每一层钝化层表面都有疏水基团4时，阻挡水汽的效果最优。
综上所述，本发明通过在IGZO薄膜晶体管2上的钝化层进行疏水化处理，改善了钝化层阻挡水汽的效果，排除了水汽对IGZO薄膜晶体管2的电性的影响，防止IGZO薄膜晶体管2的阈值电压Vth严重偏负，而导致的IGZO薄膜晶体管2失效，提高了IGZO薄膜晶体管2的稳定性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种改善IGZO薄膜晶体管稳定性的方法，其特征在于，包括下述步骤：
在基板上形成IGZO薄膜晶体管；
在所述IGZO薄膜晶体管上形成钝化层；
对所述钝化层进行疏水化处理，在所述钝化层上形成疏水基团。
2.根据权利要求1所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，在基板上形成IGZO薄膜晶体管，包括下述步骤：
在所述基板上形成栅极；
在所述基板上形成栅极绝缘层，且所述栅极绝缘层覆盖所述栅极；
在所述栅极绝缘层上形成IGZO薄膜、源极和漏极，且所述源极和所述漏极与所述IGZO薄膜部分重叠。
3.根据权利要求1所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，对所述钝化层进行疏水化处理，具体为：
采用氟离子对所述钝化层进行疏水化处理。
4.根据权利要求3所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，采用氟离子对所述钝化层进行疏水化处理，包括下述步骤：
将CF4或者SF6中的一种与O2混合得到混合气体，再将混合气体电离后得到电离的混合气体，利用电离的混合气体对所述钝化层进行干刻蚀。
5.根据权利要求1所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，在所述IGZO薄膜晶体管上形成钝化层，包括下述步骤：
在所述IGZO薄膜晶体管上形成第一钝化层，所述第一钝化层为SiOx层，其中，x≥1。
6.根据权利要求5所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，在所述IGZO薄膜晶体管上形成钝化层，还包括下述步骤：
在所述第一钝化层上形成第二钝化层，所述第二钝化层为全氟烷氧基树脂层。
7.根据权利要求6所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，在所述IGZO薄膜晶体管上形成钝化层，还包括下述步骤：
在所述第二钝化层上形成第三钝化层，所述第三钝化层包含SiOx、SiNOy、SiNz中的至少一种，其中， y≥1，z≥1。
8.根据权利要求5-7任一项所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，对所述钝化层进行疏水化处理，包括下述步骤：
对所述第一钝化层的表面进行疏水化处理。
9.根据权利要求6或7所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，对所述钝化层进行疏水化处理，包括下述步骤：
对所述第二钝化层的表面进行疏水化处理。
10.根据权利要求7所述的改善IGZO薄膜晶体管稳定性的方法，其特征在于，对所述钝化层进行疏水化处理，包括下述步骤：
对所述第三钝化层的表面进行疏水化处理。
CN201711139924.XA 2017-11-16 2017-11-16 一种改善igzo薄膜晶体管的稳定性的方法 Pending CN107946199A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711139924.XA CN107946199A (zh) 2017-11-16 2017-11-16 一种改善igzo薄膜晶体管的稳定性的方法
US15/740,692 US20190386119A1 (en) 2017-11-16 2017-11-23 Method of stablizing igzo thin film transistor
PCT/CN2017/112574 WO2019095419A1 (zh) 2017-11-16 2017-11-23 一种改善igzo薄膜晶体管的稳定性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711139924.XA CN107946199A (zh) 2017-11-16 2017-11-16 一种改善igzo薄膜晶体管的稳定性的方法

Publications (1)

Publication Number Publication Date
CN107946199A true CN107946199A (zh) 2018-04-20

Family

ID=61932680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711139924.XA Pending CN107946199A (zh) 2017-11-16 2017-11-16 一种改善igzo薄膜晶体管的稳定性的方法

Country Status (3)

Country Link
US (1) US20190386119A1 (zh)
CN (1) CN107946199A (zh)
WO (1) WO2019095419A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887930A (zh) * 2019-02-20 2019-06-14 深圳市华星光电技术有限公司 显示面板及其制作方法
CN113471218A (zh) * 2021-06-29 2021-10-01 合肥鑫晟光电科技有限公司 显示面板及其制作方法、以及显示装置
CN114497296A (zh) * 2022-03-31 2022-05-13 江西兆驰半导体有限公司 一种疏水性led芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004280A1 (en) * 1999-12-17 2001-06-21 Kim Sang In Liquid crystal display and fabricating method
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104269355A (zh) * 2014-09-05 2015-01-07 京东方科技集团股份有限公司 处理氧化硅的方法,薄膜晶体管的制造方法及薄膜晶体管
CN105489611A (zh) * 2015-11-26 2016-04-13 Tcl集团股份有限公司 一种印刷型发光显示器及其制作方法
CN105655298A (zh) * 2016-01-05 2016-06-08 深圳市华星光电技术有限公司 一种tft液晶显示模组及其封装结构和封装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010004280A1 (en) * 1999-12-17 2001-06-21 Kim Sang In Liquid crystal display and fabricating method
CN103077943A (zh) * 2012-10-26 2013-05-01 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104269355A (zh) * 2014-09-05 2015-01-07 京东方科技集团股份有限公司 处理氧化硅的方法,薄膜晶体管的制造方法及薄膜晶体管
CN105489611A (zh) * 2015-11-26 2016-04-13 Tcl集团股份有限公司 一种印刷型发光显示器及其制作方法
CN105655298A (zh) * 2016-01-05 2016-06-08 深圳市华星光电技术有限公司 一种tft液晶显示模组及其封装结构和封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109887930A (zh) * 2019-02-20 2019-06-14 深圳市华星光电技术有限公司 显示面板及其制作方法
CN113471218A (zh) * 2021-06-29 2021-10-01 合肥鑫晟光电科技有限公司 显示面板及其制作方法、以及显示装置
CN113471218B (zh) * 2021-06-29 2023-09-19 合肥鑫晟光电科技有限公司 显示面板及其制作方法、以及显示装置
CN114497296A (zh) * 2022-03-31 2022-05-13 江西兆驰半导体有限公司 一种疏水性led芯片及其制备方法

Also Published As

Publication number Publication date
WO2019095419A1 (zh) 2019-05-23
US20190386119A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
US9520422B2 (en) Oxide thin film transistor and manufacturing method thereof, array substrate and display device
US9391213B2 (en) Thin film transistor and display device using the same
WO2016033840A1 (zh) Tft背板结构及其制作方法
CN107946199A (zh) 一种改善igzo薄膜晶体管的稳定性的方法
CN102403364B (zh) 显示面板的薄膜晶体管及其制作方法
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
WO2020154876A1 (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN110190031A (zh) 一种薄膜晶体管基板的制备方法
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2017156885A1 (zh) 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
WO2016090807A1 (zh) 阵列基板及其制作方法、显示装置
WO2016011755A1 (zh) 薄膜晶体管及其制备方法、显示基板和显示设备
CN103094353B (zh) 一种薄膜晶体管结构、液晶显示装置及一种制造方法
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
US10714514B2 (en) Back-channel-etched TFT substrate
Um et al. P‐7: High Speed a‐IGZO TFT‐based Gate Driver by using Back Channel Etched Structure
WO2017166337A1 (zh) 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN106847930A (zh) 薄膜晶体管、阵列基板及制备方法
CN103928348B (zh) 双栅极的分离方法
US10249654B1 (en) Manufacturing method of top-gate TFT and top-gate TFT
US20230290788A1 (en) Array substrate and manufacturing method therefor, and display panel
WO2023108608A1 (zh) 阵列基板及制作方法、显示面板
US10749036B2 (en) Oxide semiconductor thin film transistor having spaced channel and barrier strips and manufacturing method thereof
US10861883B2 (en) Method of preparing IGZO thin film transistor
Zeng et al. P‐3: Effect of Light Shielding Metal on the Performance of a‐IGZO TFTs with a Self‐Aligned Top‐Gate Structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180420

WD01 Invention patent application deemed withdrawn after publication