CN107944112A - 一种快速评估***高速链路风险点的方法及*** - Google Patents

一种快速评估***高速链路风险点的方法及*** Download PDF

Info

Publication number
CN107944112A
CN107944112A CN201711140363.5A CN201711140363A CN107944112A CN 107944112 A CN107944112 A CN 107944112A CN 201711140363 A CN201711140363 A CN 201711140363A CN 107944112 A CN107944112 A CN 107944112A
Authority
CN
China
Prior art keywords
link
speed
interconnection
risk
speed link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711140363.5A
Other languages
English (en)
Inventor
武宁
孙龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201711140363.5A priority Critical patent/CN107944112A/zh
Publication of CN107944112A publication Critical patent/CN107944112A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q10/00—Administration; Management
    • G06Q10/06—Resources, workflows, human or project management; Enterprise or organisation planning; Enterprise or organisation modelling
    • G06Q10/063—Operations research, analysis or management
    • G06Q10/0635—Risk analysis of enterprise or organisation activities

Landscapes

  • Engineering & Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Human Resources & Organizations (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Economics (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Strategic Management (AREA)
  • General Physics & Mathematics (AREA)
  • Educational Administration (AREA)
  • Quality & Reliability (AREA)
  • Tourism & Hospitality (AREA)
  • Operations Research (AREA)
  • General Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Game Theory and Decision Science (AREA)
  • Development Economics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种快速评估***高速链路风险点的方法及***，包括创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；将所述全链路通道总损耗与链路预估插损值进行比较，得到设计链路的全链路风险等级。本发明能够快速评估高速链路的风险等级，提高链路评估风险准确度，排除仅凭主观经验评估带来的链路设计风险隐患，提高了产品设计开发的成功率。

Description

一种快速评估***高速链路风险点的方法及***
技术领域
本发明涉及计算机技术领域,具体地说是一种快速评估***高速链路风险点的方法及***。
背景技术
在Server产品***设计时，因主板及配套附属子板开发数量较多，存在主板上外扩的高速IO总线类型较多且走线***互连较复杂等问题。
在主板高速走线SI设计质量风险评估上，通常采用的方法是：信号仿真模拟评估或借鉴已开发类似产品案例测试数据进行高速链路风险评估。然而在Purley平台某产品设计开发时，因项目本身开发进度较紧张，采用信号仿真模拟方法无法满足当前项目进度时间要求，对主板通过750mm cable搭配3.5x4SATA背板链路设计来说，借鉴上代Grantley平台上类似互连链路设计，且打板测试SATA3.0眼图质量Pass数据。
因而，主观认为当前链路风险可控。但此产品各板卡打样回板进行SIV(SignalIntegration Validation，信号完整性测试)测试时，发现主板搭配3.5x4背板SATA3.0测试眼图fail，经debug排除，确定问题根源为两平台使用的cable部件，虽走线长度一样，但规格不同，其loss在3GHz频点下相差1.5dB。因而说明项目设计开发时，在某些条件因素限制及不确定时，针对高速走线***链路的评估，沿用传统评估手段已无法较好的管控高速走线链路风险，会对产品开发周期及设计质量带来不确定影响。
发明内容
本发明的目的在于提供一种快速评估***高速链路风险点的方法及***，用于解决在产品研发时，无法较好的管控高速互联链路风险的问题。
本发明解决其技术问题所采用的技术方案是：一种快速评估***高速链路风险的方法，包括以下步骤：
创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；
从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；
将所述全链路通道总损耗与链路预估插损值进行比较，得到设计链路的全链路风险等级。
进一步地，所述方法还包括对风险等级高的链路进行信号仿真模拟评估的步骤。
进一步地，通过文字处理工具创建所述高速链路的互联模型。
进一步地，所述文字处理工具为Excel。
进一步地，所述互联模型包括按照链路顺序依次连接的主板、第一cable连接器、cable、第二cable连接器、链路平台、硬盘连接器和硬盘。
进一步地，所述链路的配置信息包括链路平台、协议标准、链路各子部件单元的***损耗、cable的长度和cable的单位***损耗。
进一步地，通过对高速链路各子部件单元的***损耗求和，计算出全链路通道损耗。
本发明的实施例还提供了一种快速评估***高速链路风险的***，包括信息预处理模块、计算模块和比对模块；
所述信息预处理模块用于创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；
所述计算模块用于从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；
所述比对模块用于将所述全链路通道总损耗与链路预估插损值进行比较，得出设计链路的全链路风险等级。
进一步地，所述***还包括仿真模块，所述仿真模块用于对风险等级高的链路进行信号仿真模拟评估。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
1、通过文字处理工具创建高速链路的互联拓扑结构，并根据链路中各子部件单元的***损耗快速计算出全链路的总损耗，能够快速评估高速链路的风险等级，提高链路评估风险准确度，排除仅凭主观经验评估带来的链路设计风险隐患，提高了产品设计开发的成功率。
2、针对高风险链路进行信号仿真模拟及提出方案改善建议，缩短了项目开发中逐个高速链路仿真评估所需时间。
附图说明
图1是本发明所述方法实施例1的流程图；
图2是利用本发明所述方法对Grantley平台主板搭配3.5x4背板链路的互联拓扑结构示意图；
图3是利用本发明所述方法对对Purley平台主板搭配3.5x4背板链路的互联拓扑结构示意图；
图4是本发明所述方法实施例2的流程图；
图5是本发明的***结构示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
如图1所示，本发明的一种快速评估***高速链路风险的方法，包括以下步骤：
S1，创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；
S2，从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；
S3，将所述全链路通道总损耗与链路预估插损值进行比较，得到设计链路的全链路风险等级。
步骤S1中，通过文字处理工具创建高速链路的互联模型，互联模型包括按照设计产品的链路顺序依次连接的主板、第一cable连接器、cable、第二cable连接器、链路平台、硬盘连接器和硬盘。链路的配置信息包括链路平台、协议标准、链路各子部件单元的***损耗、cable的长度和cable的单位***损耗。
步骤S2中，通过对高速链路各子部件单元的***损耗求和，计算出全链路通道总损耗。
步骤S3中，将步骤S2中计算出的全链路通道总损耗与链路预估损耗进行比较，若小于链路预估损耗，则设计链路的风险等级低，若大于链路预估损耗，则设计链路的风险等级高，高出链路预估损耗越多，则设计链路的风险等级越高。
如图2所示，利用上述实施例的方法，创建的对Grantley平台主板搭配3.5x4背板链路的互联拓扑结构，包括依次连接的MB(main board，主板)、HD minisas connector线缆连接器、规格为HD minisas接口30awg线径、750mm长度的cable、HD minisas connector、Grantley平台、SMT SAS connector硬盘连接器和HDD硬盘，并在各子部件单元的对应位置导入相应的属性信息，例如cable的impedance(阻抗)为100ohm，整个线缆损耗(totalloss)为2.932，HD minisas connector的PCB CONN VIA loss(PCB，Printed CircuitBoard，印制电路板；CONN，connector，连接器；VIA，过孔；loss，损耗)为0.2。并列出设计链路的对应协议标准、要求损耗(loss requirements)、设计损耗(design channel loss)、是否符合标准要求及风险等级，方便测试人员快速获知设计链路的信息。
如图3所示，利用上述实施例的方法，创建的对Purley平台主板搭配3.5x4背板链路的互联拓扑结构，与图2内容类似，在此不再对此图进行详细描述。通过图2和图3所示的互联拓扑结构可以看出，及时针对不同平台的主板，均可使用本发明实施例的方法进行高速链路风险点的评估，普适性强，操作人员使用方便，弥补了受某些条件限制和不确定因素影响高速链路风险评估的准确度。
如图4所示，在上述实施例的基础上，还包括步骤：S4，对风险等级较高的链路进行信号仿真模拟评估。此处信号仿真模拟评估利用现有技术中的仿真方法即可实现。但在上述实施例的基础上，对风险较高的链路惊醒仿真模拟评估可以准确获得该设计链路在某一频率的损耗，对设计链路有更加准确的掌控，且缩短了项目开发中逐个高速链路仿真评估所需时间。
如图5所示，本发明还公开了一种快速评估***高速链路风险的***，包括依次连接的信息预处理模块1、计算模块2、比对模块3和仿真模块4。
信息预处理模块1用于创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；计算模块2用于从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；比对模块3用于将所述全链路通道总损耗与链路预估插损值进行比较，得出设计链路的全链路风险等级；仿真模块4用于对风险等级高的链路进行信号仿真模拟评估。
以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。

Claims (9)

1.一种快速评估***高速链路风险的方法，其特征是：包括以下步骤：
创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；
从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；
将所述全链路通道总损耗与链路预估插损值进行比较，得到设计链路的全链路风险等级。
2.根据权利要求1所述的方法，其特征是：所述方法还包括对风险等级高的链路进行信号仿真模拟评估的步骤。
3.根据权利要求1或2所述的方法，其特征是：通过文字处理工具创建所述高速链路的互联模型。
4.根据权利要求3所述的方法，其特征是：所述文字处理工具为Excel。
5.根据权利要求1或2所述的方法，其特征是：所述互联模型包括按照链路顺序依次连接的主板、第一cable连接器、cable、第二cable连接器、链路平台、硬盘连接器和硬盘。
6.根据权利要求1或2所述的方法，其特征是：所述链路的配置信息包括链路平台、协议标准、链路各子部件单元的***损耗、cable的长度和cable的单位***损耗。
7.根据权利要求1或2所述的方法，其特征是：通过对高速链路各子部件单元的***损耗求和，计算出全链路通道损耗。
8.一种快速评估***高速链路风险的***，其特征是：包括信息预处理模块、计算模块和比对模块；
所述信息预处理模块用于创建高速链路的互联模型，并将链路的配置信息导入结互联模型内，形成高速链路的互联拓扑结构；
所述计算模块用于从互联拓扑结构中提取高速链路各子部件单元的***损耗，计算全链路通道总损耗；
所述比对模块用于将所述全链路通道总损耗与链路预估插损值进行比较，得出设计链路的全链路风险等级。
9.根据权利要求8所述的***，其特征是：所述***还包括仿真模块，所述仿真模块用于对风险等级高的链路进行信号仿真模拟评估。
CN201711140363.5A 2017-11-16 2017-11-16 一种快速评估***高速链路风险点的方法及*** Pending CN107944112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711140363.5A CN107944112A (zh) 2017-11-16 2017-11-16 一种快速评估***高速链路风险点的方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711140363.5A CN107944112A (zh) 2017-11-16 2017-11-16 一种快速评估***高速链路风险点的方法及***

Publications (1)

Publication Number Publication Date
CN107944112A true CN107944112A (zh) 2018-04-20

Family

ID=61932710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711140363.5A Pending CN107944112A (zh) 2017-11-16 2017-11-16 一种快速评估***高速链路风险点的方法及***

Country Status (1)

Country Link
CN (1) CN107944112A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109085489A (zh) * 2018-07-26 2018-12-25 烽火通信科技股份有限公司 一种背板功能测试***、设计方法及测试方法
CN109086546A (zh) * 2018-08-22 2018-12-25 郑州云海信息技术有限公司 信号链路信号质量评估方法、装置、设备及可读存储介质
CN111475355A (zh) * 2020-03-20 2020-07-31 苏州浪潮智能科技有限公司 高速链路信号完整性评估方法、***、终端及存储介质
CN113626824A (zh) * 2021-06-30 2021-11-09 苏州浪潮智能科技有限公司 一种整机***链路风险评估方法、装置、设备及可读介质
CN113935261A (zh) * 2020-07-14 2022-01-14 深南电路股份有限公司 插损评估方法、装置、计算机设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070263774A1 (en) * 2006-04-24 2007-11-15 Sbc Knowledge Ventures, L.P. Line loss tester
CN105357866A (zh) * 2015-12-09 2016-02-24 浪潮电子信息产业股份有限公司 一种减少高速信号串扰的布线方法
CN105740611A (zh) * 2016-01-27 2016-07-06 浪潮(北京)电子信息产业有限公司 一种线缆损耗的计算方法及***
CN105956230A (zh) * 2016-04-19 2016-09-21 杭州华三通信技术有限公司 一种电气参数补偿方法及装置
CN106841817A (zh) * 2017-01-05 2017-06-13 郑州云海信息技术有限公司 一种检测任意长度高速电缆损耗的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070263774A1 (en) * 2006-04-24 2007-11-15 Sbc Knowledge Ventures, L.P. Line loss tester
CN105357866A (zh) * 2015-12-09 2016-02-24 浪潮电子信息产业股份有限公司 一种减少高速信号串扰的布线方法
CN105740611A (zh) * 2016-01-27 2016-07-06 浪潮(北京)电子信息产业有限公司 一种线缆损耗的计算方法及***
CN105956230A (zh) * 2016-04-19 2016-09-21 杭州华三通信技术有限公司 一种电气参数补偿方法及装置
CN106841817A (zh) * 2017-01-05 2017-06-13 郑州云海信息技术有限公司 一种检测任意长度高速电缆损耗的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109085489A (zh) * 2018-07-26 2018-12-25 烽火通信科技股份有限公司 一种背板功能测试***、设计方法及测试方法
CN109085489B (zh) * 2018-07-26 2020-07-28 烽火通信科技股份有限公司 一种背板功能测试***、设计方法及测试方法
CN109086546A (zh) * 2018-08-22 2018-12-25 郑州云海信息技术有限公司 信号链路信号质量评估方法、装置、设备及可读存储介质
CN109086546B (zh) * 2018-08-22 2021-10-29 郑州云海信息技术有限公司 信号链路信号质量评估方法、装置、设备及可读存储介质
CN111475355A (zh) * 2020-03-20 2020-07-31 苏州浪潮智能科技有限公司 高速链路信号完整性评估方法、***、终端及存储介质
CN113935261A (zh) * 2020-07-14 2022-01-14 深南电路股份有限公司 插损评估方法、装置、计算机设备及存储介质
CN113626824A (zh) * 2021-06-30 2021-11-09 苏州浪潮智能科技有限公司 一种整机***链路风险评估方法、装置、设备及可读介质
CN113626824B (zh) * 2021-06-30 2023-07-14 苏州浪潮智能科技有限公司 一种整机***链路风险评估方法、装置、设备及可读介质

Similar Documents

Publication Publication Date Title
CN107944112A (zh) 一种快速评估***高速链路风险点的方法及***
Garland Jr et al. Polytomies and phylogenetically independent contrasts: examination of the bounded degrees of freedom approach
US20080155483A1 (en) Database-aided circuit design system and method therefor
CN106487462B (zh) 一种***损耗测试方法与***
CN111475355B (zh) 高速链路信号完整性评估方法、***、终端及存储介质
US8904321B1 (en) System and method for automatically generating coverage constructs and constraint solver distributions
US8898602B2 (en) Apparatus for design assist and method for selecting signal line onto which test point for test controlling is to be inserted in circuit to be designed
CN106202824B (zh) 一种pcie链路中走线阻抗的确定方法
CN102478624A (zh) 电路板测试分析报告自动生成***及方法
Ren et al. Jitter decomposition by convolutional neural networks
US8464200B1 (en) Thermal relief optimization
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
US8566773B2 (en) Thermal relief automation
US20090172629A1 (en) Validating continuous signal phase matching in high-speed nets routed as differential pairs
CN107943641A (zh) 一种生成多端口s参数文档的方法及装置
CN115563773A (zh) 接口信号的调整方法、装置、设备及存储介质
Pannala et al. Parameter extraction and electrical characterization of high density connector using time domain measurements
CN107562587A (zh) 一种评估信号链路损耗的方法
Mondal et al. Electrical analysis of multi-board PCB systems with differential signaling considering non-ideal common ground connection
CN105956230A (zh) 一种电气参数补偿方法及装置
Archambeault et al. Quantifying the quality of agreement between simulation and validation data for multiple data sets
Scogna et al. SIPI co-extraction and SPICE co-simulation for package on-die decap optimization
US20100057389A1 (en) Evaluating apparatus, a recording medium storing an evaluating program, and method for designing signal transmission system
CN105630666B (zh) 软件质量改进方法及装置
Win et al. A frequency-domain high-speed bus signal integrity compliance model: Design methodology and implementation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180420

RJ01 Rejection of invention patent application after publication