CN107562587A - 一种评估信号链路损耗的方法 - Google Patents

一种评估信号链路损耗的方法 Download PDF

Info

Publication number
CN107562587A
CN107562587A CN201710749138.5A CN201710749138A CN107562587A CN 107562587 A CN107562587 A CN 107562587A CN 201710749138 A CN201710749138 A CN 201710749138A CN 107562587 A CN107562587 A CN 107562587A
Authority
CN
China
Prior art keywords
signal
testing
mainboard
value
output amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710749138.5A
Other languages
English (en)
Inventor
何英东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710749138.5A priority Critical patent/CN107562587A/zh
Publication of CN107562587A publication Critical patent/CN107562587A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明提供了一种评估信号链路损耗的方法，所述的方法包括：S1：准备待测试的链路单元以及测试工具；S2：分别测量主板端的输出幅度Ai和测试背板端的输出幅度Ao；S3：利用公式IL＝‑20logAo/Ai计算链路插损值。本方案利用成熟的信号眼图测试方法，在不增加新测试仪器、测试治具的情况下，就可进行主板外接电路完整信号链路***损耗测试，或者信号线缆***损耗测试，满足服务器产品在设计验证阶段的需求，大大提升了产品质量。

Description

一种评估信号链路损耗的方法
技术领域
本发明涉及计算机技术领域，具体的说是一种评估信号链路损耗的方法。
背景技术
高速硬盘背板的通信解决方案，是运用PCIe、SAS以及SATA总线进行通信，在实际的应用中，为了考虑使用成本和通信质量，需要对信号链路的插损进行准确的判断，所谓的插损(英文Insertion Loss，简称IL)，是指信号从主板端经过信号接口、信号线缆以及硬盘背板接口的具体***损耗。
目前，为验证信号质量，运用PCIe测试冶具、SAS或SATA测试冶具将信号从硬盘背板中精确引出，结合示波器以及测试软件得到信号眼图，最后，通过眼图判断信号通过由线缆以及若干接口的复杂链路后，信号是否依然符合SPEC。
在上述的验证过程中，虽然可以得到完整链路信号质量情况，但是，不知道完整链路信号的具体插损。
发明内容
为了解决上述问题，提供了一种评估信号链路损耗的方法，利用现有成熟的测试技术和方法来间接测试信号链路或者线缆的插损。
本发明实施例提供了一种评估信号链路损耗的方法，所述的方法包括：
S1：准备待测试的链路单元以及测试工具；
S2：分别测量主板端的输出幅度Ai和测试背板端的输出幅度Ao；
S3：利用公式IL＝-20log Ao/Ai计算链路插损值，其中，IL为插损值。
进一步的，所述的步骤S1中，待测试的链路单元以及测试工具包括：服务器主板、转接卡、信号线缆、高速硬盘背板、示波器、信号测试冶具。
进一步的，步骤S2的具体实现过程为：
S21：将主板、转接卡、信号测试冶具以及示波器连接成完整信号回路，开机测试眼图并计算出主板端的输出幅度Ai；
S22：将主板、信号线缆、高速硬盘背板、信号测试冶具以及示波器在同一信号链路上连接成完整信号回路，开机测试眼图并计算出测试背板端的输出幅度Ao。
进一步的，所述的步骤S2还包括：
S23：重复步骤S21，获得多个Ai值，计算多个Ai值的平均值；
S24：重复步骤S22，获得多个Ao值，计算多个Ao值的平均值。
进一步的，所述的步骤S2中，测试眼图并计算幅度的具体步骤为：测量同一信号在同一速率下的两幅眼图，并从两个眼图中分别提取幅度参数，然后分别对同一眼图中提取到的参数取绝对值做加法运算，得到两个和值，最后将两个和值做平均值运算，得到幅度值。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
1、本方案利用成熟的信号眼图测试方法，在不增加新测试仪器、测试冶具的情况下，就可进行主板外接电路完整信号链路***损耗测试，或者信号线缆***损耗测试，满足服务器产品在设计验证阶段的需求，大大提升了产品质量。
2、本方案对于数值都是经过多次测量，避免了单次测量容易产生误差的问题，大大提高了测量结果的准确性。
附图说明
图1是本发明一种实施例的方法流程图；
图2是PCIe信号一个速率下一幅眼图的示意图；
图3是图2同一个速率下另一幅眼图的示意图；
图4是从图2、图3中提取的PCIe Gen3幅度参数；
图5是本发明另一种实施例的方法流程图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
如图1所示一种评估信号链路损耗的方法，所述的方法包括以下步骤：
S1：准备待测试的链路单元以及测试工具，由于本申请利用眼图测试原理来实现，因此，待测试的链路单元包括服务器主板、转接卡、信号线缆、高速硬盘背板，测试工具包括示波器、信号测试冶具。
S2：分别测量主板端的输出幅度Ai和测试背板端的输出幅度Ao，具体实现过程为：
S21：将转接卡一个接口接到到主板SATA口，然后将与示波器相连的PCIe测试冶具接到转接卡另一接口(硬盘接口)，使得主板、转接卡、信号测试冶具以及示波器连接成完整信号回路，主板开机，调节示波器得到波形并保存，将已保存的波形文件写入Signal Test软件，得到幅度参数的数据，经数据处理过后，便可得到Ai。
S22：信号线缆一端接到主板SATA口，另一端与背板SATA口(该SATA接口与主板SATA接口在设计原理中是一条完整信号链路)相接，将与示波器相连的PCIe测试冶具接到硬盘背板的硬盘接口，使得主板、信号线缆、高速硬盘背板、信号测试冶具以及示波器在同一信号链路上连接成完整信号回路，主板开机，调节示波器得到波形并保存，将已保存的波形文件写入Signal Test软件，得到幅度参数的数据，经数据处理过后，便可得到Ai。
为了更好的明晰利用眼图测量的原理，以PCIe测试举例，结合附图进行说明。
通过对PCIe信号的测量可以得到相同速率下的两幅眼图，如图2、图3组成一个完整的眼图，图4为PCIe Gen3(信号速率8Gbps，频率4GHz)幅度有关的参数。将图4每个框中的两个值取绝对值做加法运算得到两个和值，再将这两个和值做平均值运算，就能得到目标幅度值。
S3：利用公式IL＝-20log Ao/Ai计算链路插损值，其中，IL为插损值。该步骤的原理如下：
***损耗指在传输***的某处由于元件或器件的***而发生的负载功率的损耗，它表示为该元件或器件***前负载上所接收到的功率与***后同一负载上所接收到的功率以分贝为单位的比值。
原始计算公式为：IL＝-10log Po/Pi，其中：Pi是输入到输入端口的光功率,单位为mw；Po是从输出端口接收到的光功率,单位为mw。
根据原始计算公式可知，只要分别测得两点的输出功率就可以得到相应的插损。目前，能够利用的方法就是信号完整性测试得到眼图，从信号眼图中我们可以得到以下信号参数：眼高、眼宽、眼幅度、眼交叉比、“1”电平，“0”电平，平均功率等。目前信号测试方法中(这里以PCIe测试方法来举例说明)，得到信号眼图，能够得到眼幅度、眼高、眼宽等信息，而且有具体的数值。
眼图是由正玄波叠加而形成的，一个正玄波的能量与幅度的平方成正比P∝A2。因此，只要分别得到主板端的输出幅度Ai和测试背板端的输出幅度Ao，就能利用原始计算公式的替代公式来计算。
替代公式为：其中，Ai是主板端的输出幅度，Ao是测试背板端的输出幅度。
根据计算原理将替代公式进行等价变换，就最终得到了计算公式IL＝-20log Ao/Ai。
实施例2
如图5所示一种评估信号链路损耗的方法，所述的方法包括以下步骤：
S1：准备待测试的链路单元以及测试工具，由于本申请利用眼图测试原理来实现，因此，待测试的链路单元包括服务器主板、转接卡、信号线缆、高速硬盘背板，测试工具包括示波器、信号测试冶具。
S2：分别测量主板端的输出幅度Ai和测试背板端的输出幅度Ao，具体实现过程为：
S21：将转接卡一个接口接到到主板SATA口，然后将与示波器相连的PCIe测试冶具接到转接卡另一接口(硬盘接口)，使得主板、转接卡、信号测试冶具以及示波器连接成完整信号回路，主板开机，调节示波器得到波形并保存，将已保存的波形文件写入SignalTest软件，得到幅度参数的数据，经数据处理过后，便可得到Ai。
S22：信号线缆一端接到主板SATA口，另一端与背板SATA口(该SATA接口与主板SATA接口在设计原理中是一条完整信号链路)相接，将与示波器相连的PCIe测试冶具接到硬盘背板的硬盘接口，使得主板、信号线缆、高速硬盘背板、信号测试冶具以及示波器在同一信号链路上连接成完整信号回路，主板开机，调节示波器得到波形并保存，将已保存的波形文件写入SignalTest软件，得到幅度参数的数据，经数据处理过后，便可得到Ai。
S23：重复步骤S21，获得多个Ai值，计算多个Ai值的平均值，并将计算得到的平均值作为Ai值带入最终计算公式中。
S24：重复步骤S22，获得多个Ao值，计算多个Ao值的平均值，并将计算得到的平均值作为Ao值带入最终计算公式中。
为了更好的明晰利用眼图测量的原理，以PCIe测试举例，结合附图进行说明。
通过对PCIe信号的测量可以得到相同速率下的两幅眼图，如图2、图3组成一个完整的眼图，图4为PCIeGen3(信号速率8Gbps，频率4GHz)幅度有关的参数。将图4每个框中的两个值取绝对值做加法运算得到两个和值，再将这两个和值做平均值运算，就能得到目标幅度值。
S3：利用公式IL＝-20log Ao/Ai计算链路插损值，其中，IL为插损值。该步骤的原理如下：
***损耗指在传输***的某处由于元件或器件的***而发生的负载功率的损耗，它表示为该元件或器件***前负载上所接收到的功率与***后同一负载上所接收到的功率以分贝为单位的比值。
原始计算公式为：IL＝-10log Po/Pi，其中：Pi是输入到输入端口的光功率,单位为mw；Po是从输出端口接收到的光功率,单位为mw。
根据原始计算公式可知，只要分别测得两点的输出功率就可以得到相应的插损。目前，能够利用的方法就是信号完整性测试得到眼图，从信号眼图中我们可以得到以下信号参数：眼高、眼宽、眼幅度、眼交叉比、“1”电平，“0”电平，平均功率等。目前信号测试方法中(这里以PCIe测试方法来举例说明)，得到信号眼图，能够得到眼幅度、眼高、眼宽等信息，而且有具体的数值。
眼图是由正玄波叠加而形成的，一个正玄波的能量与幅度的平方成正比P∝A2。因此，只要分别得到主板端的输出幅度Ai和测试背板端的输出幅度Ao，就能利用原始计算公式的替代公式来计算。
替代公式为：其中，Ai是主板端的输出幅度，Ao是测试背板端的输出幅度。
根据计算原理将替代公式进行等价变换，就最终得到了计算公式IL＝-20log Ao/Ai。
尽管说明书及附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创造专利的保护范围当中。

Claims (5)

1.一种评估信号链路损耗的方法，其特征是：所述的方法包括：
S1：准备待测试的链路单元以及测试工具；
S2：分别测量主板端的输出幅度Ai和测试背板端的输出幅度Ao；
S3：利用公式IL＝-20log Ao/Ai计算链路插损值，其中，IL为插损值。
2.根据权利要求1所述的一种评估信号链路损耗的方法，其特征是：所述的步骤S1中，待测试的链路单元以及测试工具包括：服务器主板、转接卡、信号线缆、高速硬盘背板、示波器、信号测试冶具。
3.根据权利要求2所述的一种评估信号链路损耗的方法，其特征是：步骤S2的具体实现过程为：
S21：将主板、转接卡、信号测试冶具以及示波器连接成完整信号回路，开机测试眼图并计算出主板端的输出幅度Ai；
S22：将主板、信号线缆、高速硬盘背板、信号测试冶具以及示波器在同一信号链路上连接成完整信号回路，开机测试眼图并计算出测试背板端的输出幅度Ao。
4.根据权利要求3所述的一种评估信号链路损耗的方法，其特征是：所述的步骤S2还包括：
S23：重复步骤S21，获得多个Ai值，计算多个Ai值的平均值；
S24：重复步骤S22，获得多个Ao值，计算多个Ao值的平均值。
5.根据权利要求3所述的一种评估信号链路损耗的方法，其特征是：所述的步骤S2中，测试眼图并计算幅度的具体步骤为：测量同一信号在同一速率下的两幅眼图，并从两个眼图中分别提取幅度参数，然后分别对同一眼图中提取到的参数取绝对值做加法运算，得到两个和值，最后将两个和值做平均值运算，得到幅度值。
CN201710749138.5A 2017-08-28 2017-08-28 一种评估信号链路损耗的方法 Pending CN107562587A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710749138.5A CN107562587A (zh) 2017-08-28 2017-08-28 一种评估信号链路损耗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710749138.5A CN107562587A (zh) 2017-08-28 2017-08-28 一种评估信号链路损耗的方法

Publications (1)

Publication Number Publication Date
CN107562587A true CN107562587A (zh) 2018-01-09

Family

ID=60975999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710749138.5A Pending CN107562587A (zh) 2017-08-28 2017-08-28 一种评估信号链路损耗的方法

Country Status (1)

Country Link
CN (1) CN107562587A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110674000A (zh) * 2019-10-09 2020-01-10 西安易朴通讯技术有限公司 信号测试方法与装置
CN115695075A (zh) * 2022-10-24 2023-02-03 苏州浪潮智能科技有限公司 链路损耗补偿方法、装置、服务器、电子设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105703853A (zh) * 2015-12-30 2016-06-22 国网智能电网研究院 一种用于变电站现场的宽频段无线信道衰减测试***
CN106771696A (zh) * 2015-11-25 2017-05-31 中车大连电力牵引研发中心有限公司 Mvb一致性测试工装箱
CN206402245U (zh) * 2017-02-03 2017-08-11 北京经纬恒润科技有限公司 一种测试板卡

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106771696A (zh) * 2015-11-25 2017-05-31 中车大连电力牵引研发中心有限公司 Mvb一致性测试工装箱
CN105703853A (zh) * 2015-12-30 2016-06-22 国网智能电网研究院 一种用于变电站现场的宽频段无线信道衰减测试***
CN206402245U (zh) * 2017-02-03 2017-08-11 北京经纬恒润科技有限公司 一种测试板卡

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110674000A (zh) * 2019-10-09 2020-01-10 西安易朴通讯技术有限公司 信号测试方法与装置
CN110674000B (zh) * 2019-10-09 2023-04-07 西安易朴通讯技术有限公司 信号测试方法与装置
CN115695075A (zh) * 2022-10-24 2023-02-03 苏州浪潮智能科技有限公司 链路损耗补偿方法、装置、服务器、电子设备和存储介质
CN115695075B (zh) * 2022-10-24 2024-06-25 苏州浪潮智能科技有限公司 链路损耗补偿方法、装置、服务器、电子设备和存储介质

Similar Documents

Publication Publication Date Title
CN102749604B (zh) 测试设备自动校准仪、校准***及校准方法
CN102314532B (zh) 一种ibis模型验证方法和***
US11782809B2 (en) Test and measurement system for analyzing devices under test
US11929902B2 (en) PCIe signal bandwidth determining method, apparatus and device
CN108983077B (zh) 一种基于jtag链路的电路板测试***及测试方法
CN104090198A (zh) 一种usb 3.0线缆测试方法及其测试装置
CN113014339B (zh) PCIe外插卡接收通道的质量测试方法、装置及设备
CN101865946B (zh) 一种可编程的数字集成电路交流参数测试***及方法
CN107491369A (zh) 一种快速pcie3.0信号完整性的检测方法及***
CN104008033A (zh) I2c总线测试***及方法
CN101344562A (zh) 电路印刷板组件的测试方法及设备
CN107562587A (zh) 一种评估信号链路损耗的方法
CN104614659A (zh) 自动化测试***和方法
CN102681925A (zh) 串行***设备接口总线测试***及方法
CN201796119U (zh) 一种可编程的数字集成电路交流参数测试***
CN107765202A (zh) 集成电路测试***中交流测量单元的在线校准***及方法
CN110888011B (zh) 一种基于测试性建模的原位测试方法及测试装置
CN106341831B (zh) 一种灵敏度的测量方法和装置
CN106526520A (zh) 一种光学电流互感器光源波动干扰试验***
CN115563773A (zh) 接口信号的调整方法、装置、设备及存储介质
CN106896270A (zh) 一种传输线阻抗的测量方法
CN109542710A (zh) 一种信号测试治具和信号测试方法
CN115728695A (zh) 一种变压器综合监测智能诊断仪器检验装置及方法
CN104182317B (zh) 一种dmi总线信号完整性测试方法
CN103425582A (zh) 一种qpi总线信号完整性测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180109

RJ01 Rejection of invention patent application after publication