CN107924914A - 具有热稳定无线互连的平台 - Google Patents

具有热稳定无线互连的平台 Download PDF

Info

Publication number
CN107924914A
CN107924914A CN201680047974.2A CN201680047974A CN107924914A CN 107924914 A CN107924914 A CN 107924914A CN 201680047974 A CN201680047974 A CN 201680047974A CN 107924914 A CN107924914 A CN 107924914A
Authority
CN
China
Prior art keywords
rfic
package substrate
chip
packaging according
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680047974.2A
Other languages
English (en)
Other versions
CN107924914B (zh
Inventor
G·C·多吉阿米斯
S·N·奥斯特
T·卡姆嘎因
A·A·埃尔谢尔比尼
B·M·罗林斯
F·艾德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107924914A publication Critical patent/CN107924914A/zh
Application granted granted Critical
Publication of CN107924914B publication Critical patent/CN107924914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的实施例可以包括封装器件，其包括热稳定射频集成电路(RFIC)。在一个实施例中，封装器件可以包括安装到封装衬底的集成电路芯片。根据实施例，封装衬底可以具有将集成电路芯片通信地耦合到一个或多个外部部件的导电线。外部部件之一可以是RFIC模块。RFIC模块可包括RFIC和天线。额外的实施例还可以包括封装器件，其包括被形成到封装衬底中的多个冷却点。在实施例中，冷却点可以被形成为邻近将集成电路芯片通信地耦合到RFIC的互连线。

Description

具有热稳定无线互连的平台
技术领域
实施例总体上涉及半导体器件。更具体地，实施例涉及对无线射频(RF)互连的封装解决方案。
背景技术
增加数据传送速度并在服务器平台中包括高带宽信道的驱动力出现了若干挑战。例如，由于增加的功率耗散，这样的服务器平台的热规范变得越来越严格。来自在这样的服务器平台中的中央处理单元(CPU)的大约80％的热功率可以通过在CPU之上形成的集成散热器(IHS)被耗散。通过IHS耗散热功率可能导致IHS的操作温度在标准操作条件下在大约70℃和100℃之间。剩余热功率通过其上安装CPU的封装被耗散。因此，即使使用IHS，封装的温度增加也也可能相当大。
封装的温度增加可能引起若干问题。例如，未来的服务器或微服务器架构可以包括用于无线互连的射频集成电路(RFIC)，射频集成电路(RFIC)安装在与CPU相同的封装上。然而，RFIC是温度敏感的。对温度的敏感性使RFIC的无线电输出功率随着温度而漂移。因此，由于来自CPU的热耗散而引起的封装的温度增加将导致对无线电输出功率的变化。
用于处理封装的增加温度的当前解决方案具有明显的缺点。针对问题提出的第一解决方案是增加RFIC和CPU之间的距离。使两个部件彼此进一步地间隔开减小了通过封装衬底从CPU到RFIC所耗散的热的量。然而，在部件之间增加的间距需要在封装上使用更多的基板面，从而增加了成本。额外的解决方案将允许利用减少的基板面，但除了在RFIC内使用实时校准(on-the-fly calibration)技术以外还将需要RFIC上的温度感测能力。这些额外解决方案将增加RFIC的复杂性并且也导致增加的功率耗散。因此，存在对控制包括RFIC的封装的温度的额外方式的需要。
附图说明
图1A是根据本发明的实施例的利用无线互连的服务器平台的平面图图示。
图1B是根据本发明的实施例的耦合到衬底的处理单元、RFIC和天线的截面图示。
图2A是根据本发明的实施例的耦合到同一衬底的处理单元和RFIC模块的截面图示，其中RFIC模块包括天线和耦合到模块的第一表面的RFIC。
图2B是根据本发明的实施例的耦合到同一衬底的处理单元和RFIC模块的截面图示，其中RFIC模块包括天线和耦合到模块的第二表面的RFIC。
图2C是根据本发明的实施例的耦合到同一衬底的处理单元和RFIC模块的截面图示，其中RFIC模块包括天线和嵌在RFIC模块的衬底中的RFIC。
图3A是根据本发明的实施例的包括处理单元、RFIC、天线和多个冷却点的衬底的平面图图示。
图3B是根据本发明的实施例的图3A中的器件的截面图示。
图4A是根据本发明的实施例的包括处理单元、RFIC、在RFIC之上形成的IHS、天线和多个冷却点的衬底的平面图图示。
图4B是根据本发明的实施例的图4A中的器件的截面图示。
图4C是根据本发明的实施例的具有覆盖RFIC的顶表面的IHS的器件的截面图示。
图5A是根据本发明的实施例的包括散热器的服务器平台衬底的截面图示。
图5B是根据本发明的附加实施例的包括散热器的服务器平台衬底的截面图示。
图5C是根据本发明的附加实施例的包括多于一个散热器的服务器平台衬底的截面图示。
图6是根据本发明的实施例的利用半导体封装的计算机***的示意性方框图的图示。
具体实施方式
本文所述的是包括用于无线互连的热稳定射频集成电路的***。在下面的描述中，将使用由本领域技术人员通常所采用以向本领域其他技术人员传达它们的工作实质的术语来描述说明性实施方式的各个方面。然而，对于本领域技术人员显而易见的是，可以仅利用所述方面中的一些来实践本发明。为了解释的目的，阐述了具体的数字、材料和配置以便于提供对说明性实施方式的全面理解。然而，对于本领域技术人员显而易见的是可以在没有具体细节的情况下实践本发明。在其它实例中，省略或简化了公知的特征以便于不使说明性实施方式难以理解。。
将以最有助于理解本发明的方式依次将各种操作描述为多个分立操作，然而不应将描述的次序解释为暗示这些操作必定是顺序相关的。具体而言，这些操作不必按照所呈现的次序执行。
现在参考图1A，示出了服务器平台100的俯视平面图。在所示实施例中，第一封装衬底1101和第二封装衬底1102安装到印刷电路板(PCB)105，例如使用焊球阵列或任何其它期望***的母板、***或逻辑板或子卡。第一处理单元1201和第二处理单元1202均使用球栅阵列(BGA)、连接盘栅格阵列(LGA)或包括焊盘、引线或其它连接器的其它连接***安装到相应的封装衬底1101、1102。在实施例中，第一和第二封装衬底1101、1102可以通过PCB 105上的迹线(未示出)电连接到外部部件、电源和任何其它期望设备。
第一和第二处理单元1201、1202在本文作为中央处理单元(CPU)且具体而言作为服务器CPU被讨论。然而，应认识到，本文所述的技术和配置可以应用于很多不同类型的设备，高速通信链路将适合于这些设备。在一些实施例中，处理单元可以包括例如针对SoC(片上***)的很多不同的功能。在其它实施例中，处理单元可以是存储器、通信接口中心、存储器件、协处理器或任何其它期望类型的芯片。在额外的实施例中，两个处理单元可以是不同的。例如，第一处理单元1201可以是CPU，并且第二处理单元1202可以是存储器或芯片组。根据额外的实施例，第一封装衬底1101和第二封装衬底1102可以安装在不同的母板105上。例如，在微服务器中，两个或更多个母板可以面向彼此(例如像在槽中的卡一样)。在这样的实施例中，可以在相邻母板105上的处理单元120之间实现无线通信。额外的实施例也可以使用反射器，其允许在安装在非相邻母板105上的处理单元120之间的无线通信。
每个处理单元120可以通过封装通信地耦合到一个或多个射频集成电路(RFIC)130A-120D。例如，在所示实施例中的处理单元120通过导电迹线135通信地耦合到RFIC 130。在实施例中，每个RFIC 130可以由单个管芯或具有多个管芯的封装或使用另一技术来形成。根据实施例，RFIC 130可以包括用于处理所发射或接收的无线通信的专用发射(TX)链和接收(RX)链。TX链可以将基带信号从处理单元120向上转换成可以由天线140传输的格式，并且RX链可以将由天线140接收的信号向下转换成可以被发送到处理单元110的基带信号。
根据实施例，每个RFIC 130A-D可以耦合到对应的天线140A-D。虽然在图1A中的每个封装衬底110上示出了四个RFIC/天线对，应认识到，根据实施例，每个处理单元120可以耦合到一个或多个RFIC/天线对。例如，本发明的实施例可以包括与在封装衬底上形成的大约三十个或更多RFIC/天线对通信地耦合的处理单元120。额外的实施例还包括沿着封装衬底110的多个边缘形成RFIC/天线对，以便允许处理单元120与在其它封装上形成的多个处理单元通信，其它封装被定位为与封装110的不同边缘相邻。
本发明的实施例包括可以集成到封装衬底110上和/或中的天线140。天线140可以被定位为使得当第一封装衬底1101和第二封装衬底1102安装到母板105时，对应的天线指向彼此。例如，在虚线框107中，第一封装衬底1101上的天线140B指向第二封装衬底1102上的天线140B。在第一和第二封装衬底1101、1102安装在单独的母板105上的额外实施例中，封装衬底1101、1102仍可以包括彼此通信地耦合的天线140。例如，天线140可以放置在安装在面向彼此的不同的母板105上的封装衬底上，或反射器可以用于通信地耦合在不面向彼此的封装上形成的天线140。额外的实施例可以利用光束转向技术以允许非成行排列以发送并接收信息的天线。例如，第一封装衬底1101上的天线140C可以能够发送或接收来自第二封装衬底1102上的天线140D的无线通信。在天线之间的短距离允许在两个芯片之间的低功率和低噪声连接。无线互连减少插口的复杂度和计算平台的母板的复杂度。图1A中所示的天线140被表示为单个部件，然而应认识到，在一些实施例中，每个天线140可以包括接收天线和发射天线。
虽然不同的频率可以用于适合特定的实施方式，本发明的实施例可以包括毫米波和亚THz频率。在一个实施例中，无线通信可以在100-140GHz频带中。毫米波频率的使用以及发射和接收天线140的接近度考虑到天线，其小到足以集成在通常用于芯片的同一封装上。此外，也可以使用在封装衬底110的制造中使用的(例如用于形成互连线和介电层的导电材料的交替层和穿过介电层形成的过孔的材料和过程)并且仍然展示良好的电性能的相同的材料和过程来构造天线。
现在参考图1B，根据实施例示出了在封装衬底110上形成的处理单元120的截面图示。如所示的，处理单元120通过焊接凸块122耦合到封装衬底。在实施例中，处理单元120可以是接合到封装衬底110上的倒装芯片。在实施例中，处理单元120可以以倒装芯片的方式接合到封装衬底110上。另外，集成散热器(IHS)128可以在处理单元120之上形成。IHS 128可以是任何导热材料，例如铜。IHS 128也可以包括抗腐蚀涂层，例如镍。在所示实施例中，IHS 128与处理单元120的背侧和处理单元120的侧壁接触而形成，虽然实施例不限于这样的配置。根据额外的实施例，IHS 128可以只接触处理单元120的顶表面的部分，并且IHS128不直接接触处理单元120的侧壁。额外的实施例可以包括形成在IHS 128和处理单元120之间的热界面材料(TIM)。IHS 128可以用密封剂129安装到衬底110。本发明的实施例可以包括密封剂129，其是保形的并提供衬底110和IHS 128之间的粘合连接。在一个实施例中，密封剂129可以包括硅树脂。
图1B还提供了RFIC 130和天线140的图示。在实施例中，天线140可以集成到衬底110中。根据实施例，RFIC 130可以利用焊接凸块以倒装芯片的方式接合到衬底。由于RFIC130的性能随着温度而改变，RFIC 130可以安装在远离处理单元120的一段距离S处以确保由处理单元120产生的热能在到达RFIC 130之前被充分耗散。在实施例中，距离S可能需要大于由组装规则允许的部件之间的最小间距。例如，为了提供足够的热耗散，间距S可能需要是组装规则允许的最小间距的近似三到五倍。在一个实施例中，间距S可能大于500μm。额外的实施例可以包括在大约350μm和1250μm之间的间距S。
如上所述的，虽然无线通信(例如本文所述的无线通信)的使用可以增加数据传输速率，但功率耗散也变成问题。为了进一步减小天线的使用所需的基板面，当RFIC从封装衬底去耦时，在处理单元和RFIC之间的距离S可以减小。在图2A-2C中示出了这样的实施例。
现在参考图2A，本发明的实施例包括RFIC模块260，其允许减小到RFIC 230的热传递。在实施例中，RFIC 230的操作温度能够被维持在中等温度，并且RFIC 230的功率被维持为一致的。在一个实施例中，使RFIC 230从封装衬底110去耦允许RFIC 230的操作温度被维持在大约100℃或更小。在额外的实施例中，RFIC 230的操作温度可以被维持在大约70℃或之下。图2A所示的器件200大体上类似于图1B所示的器件100，不同的是RFIC230和天线240不直接附接到封装衬底210或并入到封装衬底210中。替代地，RFIC 230和天线240可以并入到RFIC模块260中。
RFIC模块260可以包括通过模块衬底250通信地彼此耦合的RFIC 230和天线240。虽然在图2A中提供的截面图示中示出了单个RFIC 230和单个天线240，应认识到，两个或更多个RFIC 230和天线240可以形成在每个模块260上。此外，实施例包括将多个模块260安装在封装衬底210上。根据实施例，RFIC 230可以以倒装芯片的方式接合到模块衬底250的面向封装衬底210的第一表面，并且天线240可以形成到模块衬底250中。RFIC230和天线240可以通过导电迹线和穿过模块衬底250中的层形成的过孔(未示出)而通信地彼此耦合。RFIC模块260可以例如利用焊接凸块252以倒装芯片的方式接合到衬底210。根据额外的实施例，底部填充材料(未示出)可以形成在焊接凸块252周围和RFIC模块260下方。
在模块衬底上形成RFIC 230和天线240具有优于具有直接安装到衬底210的RFIC的器件的几个优点。例如，RFIC 230不再与衬底210直接接触，并且从CPU 220到RFIC 230的热传递减小，因为在CPU 220和RFIC 230之间不再有直接热路径。如所示的，RFIC 230与衬底210分隔开一段间距H。根据实施例，间距H可以增加或减小以提供离衬底210的期望间隔。例如，可以通过增加将模块衬底250耦合到衬底210的焊接凸块252的厚度和/或减小将RFIC230耦合到模块衬底250的焊接凸块232的厚度来增加间距H。额外的实施例可以包括将腔(未示出)形成到RFIC 230下方的衬底210中以进一步增加间距H。例如，间距H可以在大约0μm和500μm之间。
包括RFIC模块260(例如图2A所示的RFIC模块)的实施例也可以受益于减小的占用空间。如上面提到的，RFIC的温度相关性要求RFIC 230远离处理单元220间隔开距离S以允许到RFIC的热传递减小。然而，当从衬底210的表面移除RFIC时，间距S可以减小，并且封装的尺寸可以减小。在实施例中，间距S可以近似等于由组装规则允许的最小间距。在一个实施例中，间距S可以近似为250μm。此外，封装200的尺寸可以减小，因为天线240可以形成在RFIC 230之上。替代图1B所示的并行布置，RFIC 230和天线240可以在Z方向上堆叠。
此外，应认识到，为了在RFIC 230和处理单元220之间发送信号而穿过RFIC模块260的增加互连厚度并不产生信号可靠性问题。例如，当毫米波通信被使用时，向上转换基带信号或将信号向下转换回基带信号的电路可以只位于RFIC 230中。因此，需要在RFIC230和处理单元220之间传输的数据可以只包括放宽设计规则的低频基带信号。
除了当RFIC模块260被使用时可用的封装200的尺寸减小以外，封装的可重配置性也增加。RFIC模块260的倒装芯片接合允许损坏的部件的容易替换或当需要时用更先进(例如更快、更小、更鲁棒等)的部件替换。例如，在模块衬底250而不是衬底210中形成天线240允许天线240容易替换。以前，整个衬底210和在衬底210上的所有部件将需要被拆卸以替换天线，而本发明的实施例可以简单地替换RFIC模块260。
本发明的实施例也可以利用RFIC模块260，RFIC模块260具有针对图2A所示的配置的替代配置。在一个实施例中，RFIC模块260可以包括以倒装芯片的方式接合到模块衬底250的背离封装衬底210的第二表面的RFIC 230，如图2B所示。将RFIC 230安装到模块衬底250的第二表面可以进一步增加RFIC 230和衬底210之间的间距H。此外，RFIC 230在其位于模块衬底250的背离封装衬底210的第二表面上时更容易接近。因此，替换或升级RFIC 230可以比RFIC 230安装在模块衬底250的第一表面上的情况更容易。
根据额外的实施例，RFIC模块260还可以包括嵌入式RFIC 230。在图2C中示出这样的实施例。与利用以倒装芯片的方式接合到模块衬底250的底表面的RFIC 230可得到的间距H相比较，嵌入式RFIC 230的使用允许间距H的增加。此外，嵌入式RFIC 230的使用允许RFIC 230和天线240在Z方向上堆叠，并且因此允许RFIC模块260的尺寸减小。
根据本发明的额外实施例，可以通过在到达RFIC之前增加耗散热能的速率来减小从处理单元穿过衬底到RFIC的热传递。在图3A中的平面图图示中示出了根据这样的实施例的器件。
在图3A中，用虚线示出处理单元320以指示其形成在IHS 328下方。IHS 328可以是本领域中的技术人员已知的任何适合的IHS 328。在实施例中，IHS 328可以用密封剂329(在图3A中不可见的)接合到衬底310。根据实施例，处理单元320可以通过导电迹线335通信地耦合到RFIC 330。在实施例中，导电迹线335可以是用于将基带信号从处理单元320发送到RFIC 330的适当迹线。例如，迹线335可以是铜迹线等。根据实施例，RFIC330可以通过形成在衬底310中和/或之上的导电迹线(未示出)通信地耦合到天线340。
如图3A所示，器件300包括遍及衬底310的表面形成的多个冷却点370。根据实施例，利用具有比衬底310更高的导热性的材料形成冷却点370。在实施例中，利用用于形成封装衬底310中的导电迹线335相同的材料来形成冷却点370。通过示例的方式，冷却点370可以是导电材料，例如铜。由于较高的导热性，暴露的冷却点370允许耗散比被衬底310耗散的热能更多的热能。由于更多的热能被冷却点370耗散，RFIC 330可以与处理单元320间隔开一段间距S，间距S小于在其它情况下维持RFIC 330中的稳定操作条件所需的间距。
除了暴露于表面以外，冷却点370还可以向下延伸到衬底310内，以便进一步增加由冷却点370提供的热耗散。根据实施例，冷却点370可以包括一个或多个焊盘371和一个或多个过孔372，其在图3B的截面图示中是可见的。可以在同一时间并利用用于形成封装衬底310中的其它导电特征(例如导电迹线380和连接层之间的导电迹线380的过孔)的相同处理操作来形成焊盘371和过孔372。相应地，包括冷却点370并不明显增加制造封装衬底310的复杂度。应认识到，图3B中所示的器件300被简化，以便不必要地使本发明难以理解。例如，图3B通过减小所示的冷却点370的数量而被简化，并且实施例不限于图3A和3B所示的冷却点370的数量和配置。
根据实施例，冷却点370可以将一个或多个层形成到封装衬底310中。例如，冷却点370可以只包括位于封装衬底310的表面上的焊盘371，并且冷却点370也可以包括交替的焊盘371和穿过衬底310一直延伸的过孔372。当封装衬底310包括核心(未示出)时，冷却点370可以从封装衬底310的顶表面延伸到核心。在一些实施例中，冷却点370可以不全部形成到衬底310内的相同深度。例如，冷却点370可以更深地形成到天线340附近的衬底310内。增加在天线340附近形成的冷却点370的深度可以增加天线的可能带宽，并因此增加数据传送的速率。例如，在天线340附近的冷却点370可以将三个层形成到衬底310中。
根据实施例，通过增加冷却点370的尺寸和/或密度来增加热耗散。例如，根据实施例，可以增加焊盘371的尺寸和/或过孔372的宽度。然而，由于钻头尺寸或其它设计规则的限制，额外的实施例对过孔的尺寸有限制。当冷却点370的尺寸被约束时，冷却点370的密度(即每给定面积冷却点的数量)可以增加，以便增加热耗散。此外，虽然冷却点370在附图中被示为圆形的，但应认识到，实施例不限于这样的配置。例如，冷却点370可以是任何期望形状，例如但不限于椭圆形、矩形、正方形或任何其它多边形或圆形形状。
在实施例中，冷却点370可以是隔离的(例如电气地和热地)冷却点3701，或它们可以是接地冷却点370G。接地冷却点370G可以电耦合到在衬底310中形成的接地平面480G。除了提供热耗散以外，接地冷却点370还允许冷却点370G进一步增加器件300的电性能。例如，在虚线框395内部的接地冷却点370G可以沿着将处理单元320耦合到RFIC 330的导电迹线335的侧面形成。形成在导电迹线335周围的接地冷却点370G的行产生接地-共面-波导(GCPW)结构。与微带相比较，GCPW结构的存在允许导电迹线335的阻抗减小。在实施例中，可以通过增加或减小冷却点370和导电迹线335之间的距离来调节阻抗。
根据额外的实施例，可以通过包括RFIC之上和/或周围的IHS来进一步减小器件的热耗散。在图4A和4B中示出了根据这样的实施例的器件的平面图图示和部分截面视图。
在图4A中，器件400大体上类似于上面所述的器件300，除了IHS 485形成在RFIC430周围以外。根据实施例，IHS 485可以由导热材料(例如铜)形成。根据额外的实施例，IHS485也可以包括抗腐蚀层，例如镍层。
如图4B中的截面视图中所示的，实施例可以包括形成在RFIC 430的***周围并接触一个或多个冷却点470的IHS 485。IHS 485和冷却点470之间的接触甚至提供更大量的热耗散。根据实施例，热界面材料(TIM)482还可以形成在冷却点470和IHS 485之间，以便进一步增加从冷却点470到IHS 438的热传递。除了放置在冷却点470和IHS 485之间以外，TIM482还可以沿着RFIC 430的侧壁形成并连接到IHS 485。具有这个配置的实施例也可以允许热能从RFIC 430耗散到IHS 485中，从而进一步降低RFIC 430的温度。本发明的实施例还可以包括IHS 485的由密封剂(未示出)固定到衬底470的部分。
本发明的额外实施例还可以包括也接触RFIC 430的顶表面的IHS 485。在图4C中示出了这样的实施例。图4C所示的器件400大体上类似于图4B所示的器件，不同的是IHS485覆盖整个RFIC 430。根据实施例，TIM 482还可以形成在IHS 485和RFIC 430的顶表面之间。
除了具有在RFIC 430之上和/或周围形成的IHS 485以外，还可以通过也使用耦合到IHS 485的散热器来增加远离RFIC的热传递。在图5A中的器件的截面图示中示出了这样的实施例。
现在参考图5A，器件500包括形成在IHS 528的位于处理单元520之上的顶表面之上和IHS 584的位于RFIC 530之上的顶表面之上的散热器590。散热器590在其安装到表面时应大体上平行于母板的表面。然而，应认识到，处理单元IHS 528和RFIC IHS 585的焊点高度(stand-off height)可以是不同的。相应地，散热器590可以具有不均匀的厚度以适应高度的差异。例如，在所示实施例中，散热器590可以具有在处理单元IHS 528之上的第一厚度T1和在RFIC IHS 585之上的第二厚度T2。
在图5B所示的额外实施例中，散热器590可以具有单个厚度，并且一个或多个IHS的厚度可以改变以确保焊点高度大体上是相等的。例如在图5B中，RFIC IHS 585的厚度增加，使得处理单元IHS 528和RFIC IHS 585的焊点高度大体上是相等的。
根据图5C所示的额外实施例，两个单独的散热器591和592可以分别安装到处理单元IHS 528和RFIC IHS 585。然而应认识到，第二散热器592可以可选地被省略，并且单个散热器591可以形成在处理单元IHS 528和RFIC IHS 583中的仅一个之上。
图6示出了根据本发明的一个实施方式的计算设备600。计算设备600容纳板602。板602可以包括多个部件，包括但不限于处理器604和至少一个通信芯片606。处理器604物理和电气地耦合到板602。在一些实施方式中，至少一个通信芯片606也物理和电气地耦合到板602。在另外的实施方式中，通信芯片606是处理器604的部分。
根据其应用，计算设备600可以包括可以或可以不物理地和电气地耦合到板602的其它部件。这些其它部件包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码译码器、视频编码译码器、功率放大器、全球定位***(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片606实现了无线通信，以用于将数据传输到计算设备600和从计算设备600传输数据。术语“无线”及其派生词可以用于描述可通过使用经调制电磁辐射来经由非固体介质传送数据的电路、设备、***、方法、技术、通信信道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片606可以实施多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算设备600可以包括多个通信芯片606。例如，第一通信芯片606可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片606可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备600的处理器604包括封装在处理器604内的集成电路管芯。在本发明的一些实施方式中，集成电路管芯可以与封装衬底上的一个或多个器件封装在一起，封装衬底上的一个或多个器件包括热稳定RFIC和用于无线通信的天线。术语“处理器”可以指代处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何器件或器件的部分。
通信芯片606还包括封装在通信芯片606内的集成电路管芯。在本发明的另一实现中，通信芯片的集成电路管芯根据本发明的实现可与在封装衬底上的一个或多个器件封装在一起，封装衬底包括热稳定RFIC和用在无线通信上的天线。
下面的示例涉及另外的实施例。不同实施例的各种特征可以以各种方式与被包括的一些特征和被排除的其它特征组合以适合各种不同的应用。
一些实施例涉及封装器件，其包括：集成电路芯片；封装衬底，其用于承载集成电路芯片，封装衬底具有导电线以将集成电路芯片通信地耦合到一个或多个外部部件；以及射频集成电路(RFIC)模块，其通信地耦合到集成电路芯片，其中RFIC模块包括：射频集成电路(RFIC)，其耦合到RFIC模块；以及天线，其通信地耦合到RFIC以将数据发送到外部设备。
本发明的额外实施例可以包括封装器件。本发明的额外实施例可以包括封装器件，其中RFIC以倒装芯片的方式安装到RFIC模块。
本发明的额外实施例可以包括封装器件，其中RFIC安装到RFIC模块的面向封装衬底的第一表面，并且RFIC位于RFIC模块与封装衬底的表面之间。
本发明的额外实施例可以包括封装器件，其中天线嵌在RFIC模块中并位于RFIC上方。
本发明的额外实施例可以包括封装器件，其中RFIC安装到RFIC模块的背离封装衬底的第二表面。
本发明的额外实施例可以包括封装器件，其中RFIC嵌在RFIC模块内。
本发明的额外实施例可以包括封装器件，其中天线嵌在RFIC模块内。
本发明的额外实施例可以包括封装器件，其中RFIC模块以倒装芯片的方式安装到封装衬底。
本发明的一些额外实施例可以包括封装器件，其包括：集成电路芯片；封装衬底，其用于承载集成电路芯片，封装衬底具有导电线以将集成电路芯片通信地耦合到一个或多个外部部件；射频集成电路(RFIC)，其由一个或多个导电线通信地耦合到集成电路芯片；天线，其通信地耦合到RFIC以将数据发送到外部设备；以及多个冷却点，其形成到封装衬底中。
本发明的额外实施例可以包括封装器件，其中多个冷却点中的一个或多个形成在导电线之间。
本发明的额外实施例可以包括封装器件，其中形成在导电线之间的一个或多个冷却点电耦合到形成在封装衬底中的接地平面。
本发明的额外实施例可以包括封装器件，其中一个或多个接地冷却点和导电线形成接地-共面-波导(GCPW)结构。
本发明的额外实施例可以包括封装器件，其中冷却点包括在封装衬底的表面上暴露的焊盘和穿过封装衬底的一个或多个层延伸的一个或多个过孔。
本发明的额外实施例可以包括封装器件，其中相比于邻近RFIC的第二组冷却点，邻近天线的第一组冷却点延伸穿过封装衬底的更多层。
本发明的额外实施例可以包括封装器件，其中第一组冷却点是电隔离的冷却点。
本发明的额外实施例可以包括封装器件，还包括：形成在RFIC周围并与一个或多个冷却点热连通的集成散热器(IHS)。
本发明的额外实施例可以包括封装器件，其中利用热界面材料(TIM)将IHS耦合到一个或多个冷却点。
本发明的额外实施例可以包括封装器件，其中TIM还将RFIC热耦合到IHS。
本发明的额外实施例可以包括封装器件，其中IHS与RFIC的顶表面热连通。
本发明的额外实施例可以包括封装器件，其还包括：耦合到IHS的散热器。
本发明的额外实施例可以包括封装器件，其中散热器还耦合到集成电路芯片。
本发明的额外实施例可以包括封装器件，其中散热器具有在集成电路芯片之上的第一厚度和在RFIC之上的第二厚度。
本发明的一些额外实施例可以包括封装器件，其包括：集成电路芯片；封装衬底，其用于承载集成电路芯片，封装衬底具有导电线以将集成电路芯片通信地耦合到一个或多个外部部件；射频集成电路(RFIC)模块，其通信地耦合到集成电路芯片，其中RFIC模块包括：射频集成电路(RFIC)，其耦合到RFIC模块；以及天线，其通信地耦合到RFIC以将数据发送到外部设备天线；以及多个冷却点，其形成到封装衬底中。
本发明的额外实施例可以包括封装器件，其中多个冷却点中的一个或多个形成在导电线之间。
本发明的额外实施例可以包括封装器件，其中形成在导电线之间的一个或多个冷却点电耦合到形成在封装衬底中的接地平面，并且其中一个或多个接地冷却点和导电线形成接地-共面-波导(GCPW)结构。

Claims (25)

1.一种封装器件，包括：
集成电路芯片；
封装衬底，其用于承载所述集成电路芯片，所述封装衬底具有导电线以将所述集成电路芯片通信地耦合到一个或多个外部部件；以及
射频集成电路(RFIC)模块，其通信地耦合到所述集成电路芯片，其中，所述RFIC模块包括：
射频集成电路(RFIC)，其耦合到所述RFIC模块；以及
天线，其通信地耦合到所述RFIC以将数据发送到外部设备。
2.根据权利要求1所述的封装器件，其中，所述RFIC以倒装芯片的方式安装到所述RFIC模块。
3.根据权利要求2所述的封装器件，其中，所述RFIC安装到所述RFIC模块的面向所述封装衬底的第一表面并且所述RFIC位于所述RFIC模块与所述封装衬底的表面之间。
4.根据权利要求3所述的封装器件，其中，所述天线嵌在所述RFIC模块中并位于所述RFIC上方。
5.根据权利要求2所述的封装器件，其中，所述RFIC安装到所述RFIC模块的背离所述封装衬底的第二表面。
6.根据权利要求1所述的封装器件，其中，所述RFIC嵌在所述RFIC模块内。
7.根据权利要求6所述的封装器件，其中，所述天线嵌在所述RFIC模块内。
8.根据权利要求1所述的封装器件，其中，所述RFIC模块以倒装芯片的方式安装到所述封装衬底。
9.一种封装器件，包括：
集成电路芯片；
封装衬底，其用于承载所述集成电路芯片，所述封装衬底具有导电线以将所述集成电路芯片通信地耦合到一个或多个外部部件；
射频集成电路(RFIC)，其由一个或多个所述导电线通信地耦合到所述集成电路芯片；
天线，其通信地耦合到所述RFIC以将数据发送到外部设备；以及
多个冷却点，其形成到所述封装衬底中。
10.根据权利要求9所述的封装器件，其中，所述多个冷却点中的一个或多个形成在所述导电线之间。
11.根据权利要求10所述的封装器件，其中，形成在所述导电线之间的所述一个或多个冷却点电耦合到形成在所述封装衬底中的接地平面。
12.根据权利要求11所述的封装器件，其中，所述一个或多个接地冷却点和所述导电线形成接地-共面-波导(GCPW)结构。
13.根据权利要求9所述的封装器件，其中，所述冷却点包括在所述封装衬底的所述表面上暴露的焊盘和穿过所述封装衬底的一个或多个层延伸的一个或多个过孔。
14.根据权利要求13所述的封装器件，其中，相比于邻近所述RFIC的第二组冷却点，邻近所述天线的第一组冷却点延伸穿过所述封装衬底的更多层。
15.根据权利要求13所述的封装器件，其中，所述第一组冷却点是电隔离的冷却点。
16.根据权利要求9所述的封装器件，还包括：
形成在所述RFIC周围并与一个或多个冷却点热连通的集成散热器(IHS)。
17.根据权利要求16所述的封装器件，其中，利用热界面材料(TIM)将所述IHS耦合到所述一个或多个冷却点。
18.根据权利要求17所述的封装器件，其中，所述TIM还将所述RFIC热耦合到所述IHS。
19.根据权利要求16所述的封装器件，其中，所述IHS与所述RFIC的顶表面热连通。
20.根据权利要求19所述的封装器件，还包括：
耦合到所述IHS的散热器。
21.根据权利要求20所述的封装器件，其中，所述散热器还耦合到所述集成电路芯片。
22.根据权利要求21所述的封装器件，其中，所述散热器具有在所述集成电路芯片之上的第一厚度和在所述RFIC之上的第二厚度。
23.一种封装器件，包括：
集成电路芯片；
封装衬底，其用于承载所述集成电路芯片，所述封装衬底具有导电线以将所述集成电路芯片通信地耦合到一个或多个外部部件；
射频集成电路(RFIC)模块，其通信地耦合到所述集成电路芯片，其中，所述RFIC模块包括；
射频集成电路(RFIC)，其耦合到所述RFIC模块；以及
天线，其通信地耦合到所述RFIC以将数据发送到外部设备；以及多个冷却点，所述多个冷却点形成到所述封装衬底中。
24.根据权利要求23所述的封装器件，其中，所述多个冷却点中的一个或多个形成在所述导电线之间。
25.根据权利要求24所述的封装器件，其中，形成在所述导电线之间的所述一个或多个冷却点电耦合到形成在所述封装衬底中的接地平面，并且其中，所述一个或多个接地冷却点和所述导电线形成接地-共面-波导(GCPW)结构。
CN201680047974.2A 2015-09-21 2016-07-22 具有热稳定无线互连的平台 Active CN107924914B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/860,614 US10083923B2 (en) 2015-09-21 2015-09-21 Platform with thermally stable wireless interconnects
US14/860,614 2015-09-21
PCT/US2016/043583 WO2017052740A1 (en) 2015-09-21 2016-07-22 Platform with thermally stable wireless interconnects

Publications (2)

Publication Number Publication Date
CN107924914A true CN107924914A (zh) 2018-04-17
CN107924914B CN107924914B (zh) 2022-02-11

Family

ID=58283192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680047974.2A Active CN107924914B (zh) 2015-09-21 2016-07-22 具有热稳定无线互连的平台

Country Status (3)

Country Link
US (2) US10083923B2 (zh)
CN (1) CN107924914B (zh)
WO (1) WO2017052740A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048424A (zh) * 2019-10-30 2020-04-21 广东佛智芯微电子技术研究有限公司 一种三维异构aip芯片的封装方法及封装结构
CN111883516A (zh) * 2020-07-24 2020-11-03 青岛歌尔智能传感器有限公司 集成模组的封装结构及其封装方法、以及电子设备

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068817B2 (en) * 2016-03-18 2018-09-04 Macom Technology Solutions Holdings, Inc. Semiconductor package
US10468736B2 (en) 2017-02-08 2019-11-05 Aptiv Technologies Limited Radar assembly with ultra wide band waveguide to substrate integrated waveguide transition
KR102089285B1 (ko) * 2018-07-17 2020-03-16 삼성전자주식회사 안테나 모듈
US11552008B2 (en) * 2018-11-28 2023-01-10 Intel Corporation Asymmetric cored integrated circuit package supports
US20200296823A1 (en) * 2019-03-15 2020-09-17 Intel Corporation Multi-package on-board waveguide interconnects
US11527808B2 (en) * 2019-04-29 2022-12-13 Aptiv Technologies Limited Waveguide launcher
US11830787B2 (en) 2019-08-06 2023-11-28 Intel Corporation Thermal management in integrated circuit packages
US11784108B2 (en) * 2019-08-06 2023-10-10 Intel Corporation Thermal management in integrated circuit packages
US20210043573A1 (en) * 2019-08-06 2021-02-11 Intel Corporation Thermal management in integrated circuit packages
US12007170B2 (en) 2019-08-06 2024-06-11 Intel Corporation Thermal management in integrated circuit packages
TWI739150B (zh) * 2019-08-30 2021-09-11 南茂科技股份有限公司 微型記憶體封裝結構以及記憶體封裝結構
KR102568702B1 (ko) 2019-10-15 2023-08-21 삼성전자주식회사 안테나 구조 및 이를 포함하는 전자 장치
US11362436B2 (en) 2020-10-02 2022-06-14 Aptiv Technologies Limited Plastic air-waveguide antenna with conductive particles
US11757166B2 (en) 2020-11-10 2023-09-12 Aptiv Technologies Limited Surface-mount waveguide for vertical transitions of a printed circuit board
US11901601B2 (en) 2020-12-18 2024-02-13 Aptiv Technologies Limited Waveguide with a zigzag for suppressing grating lobes
US11681015B2 (en) 2020-12-18 2023-06-20 Aptiv Technologies Limited Waveguide with squint alteration
US11626668B2 (en) 2020-12-18 2023-04-11 Aptiv Technologies Limited Waveguide end array antenna to reduce grating lobes and cross-polarization
US11502420B2 (en) 2020-12-18 2022-11-15 Aptiv Technologies Limited Twin line fed dipole array antenna
US11749883B2 (en) 2020-12-18 2023-09-05 Aptiv Technologies Limited Waveguide with radiation slots and parasitic elements for asymmetrical coverage
US11444364B2 (en) 2020-12-22 2022-09-13 Aptiv Technologies Limited Folded waveguide for antenna
TWI817179B (zh) * 2021-01-13 2023-10-01 仁寶電腦工業股份有限公司 電子裝置
US11668787B2 (en) 2021-01-29 2023-06-06 Aptiv Technologies Limited Waveguide with lobe suppression
US11721905B2 (en) 2021-03-16 2023-08-08 Aptiv Technologies Limited Waveguide with a beam-forming feature with radiation slots
US11616306B2 (en) 2021-03-22 2023-03-28 Aptiv Technologies Limited Apparatus, method and system comprising an air waveguide antenna having a single layer material with air channels therein which is interfaced with a circuit board
US11973268B2 (en) 2021-05-03 2024-04-30 Aptiv Technologies AG Multi-layered air waveguide antenna with layer-to-layer connections
US11962085B2 (en) 2021-05-13 2024-04-16 Aptiv Technologies AG Two-part folded waveguide having a sinusoidal shape channel including horn shape radiating slots formed therein which are spaced apart by one-half wavelength
US11616282B2 (en) 2021-08-03 2023-03-28 Aptiv Technologies Limited Transition between a single-ended port and differential ports having stubs that match with input impedances of the single-ended and differential ports

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933324A (en) * 1997-12-16 1999-08-03 Intel Corporation Apparatus for dissipating heat from a conductive layer in a circuit board
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
US20050134507A1 (en) * 2003-12-23 2005-06-23 Terrance Dishongh Ceramic embedded wireless antenna
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101266953A (zh) * 2007-03-13 2008-09-17 株式会社半导体能源研究所 半导体器件及其制造方法
CN101496298A (zh) * 2005-06-03 2009-07-29 国际商业机器公司 用于封装天线和用于毫米波应用的集成电路芯片的装置和方法
US20140028518A1 (en) * 2012-07-26 2014-01-30 Shawn Xavier Arnold Antenna Structures and Shield Layers on Packaged Wireless Circuits
US20140264339A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Heat slug having thermoelectric elements and semiconductor package including the same
US20140342679A1 (en) * 2009-12-18 2014-11-20 Debabani Choudhury Apparatus and method for embedding components in small-form-factor, system-on-packages
US20150129668A1 (en) * 2011-02-17 2015-05-14 International Business Machines Corporation Integrated antenna for rfic package applications
US20150181739A1 (en) * 2012-08-03 2015-06-25 Panasonic Corporation Electronic component module and an assembly including the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
CN100429773C (zh) * 2004-01-28 2008-10-29 松下电器产业株式会社 模块及使用它的安装构造体
US8125788B2 (en) 2006-03-29 2012-02-28 Kyocera Corporation Circuit module and radio communications equipment, and method for manufacturing circuit module
US20070246545A1 (en) 2006-04-25 2007-10-25 Ceramate Technical Co., Ltd. Receiving module with a built-in antenna
US7852281B2 (en) * 2008-06-30 2010-12-14 Intel Corporation Integrated high performance package systems for mm-wave array applications
US8411444B2 (en) 2010-09-15 2013-04-02 International Business Machines Corporation Thermal interface material application for integrated circuit cooling
WO2012125186A1 (en) 2011-03-15 2012-09-20 Intel Corporation Conformal phased array antenna with integrated transceiver
US9082674B2 (en) * 2013-10-14 2015-07-14 Nvidia Corporation Microelectronic package with stress-tolerant solder bump pattern

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933324A (en) * 1997-12-16 1999-08-03 Intel Corporation Apparatus for dissipating heat from a conductive layer in a circuit board
US6519154B1 (en) * 2001-08-17 2003-02-11 Intel Corporation Thermal bus design to cool a microelectronic die
US20050134507A1 (en) * 2003-12-23 2005-06-23 Terrance Dishongh Ceramic embedded wireless antenna
CN101496298A (zh) * 2005-06-03 2009-07-29 国际商业机器公司 用于封装天线和用于毫米波应用的集成电路芯片的装置和方法
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
CN101266953A (zh) * 2007-03-13 2008-09-17 株式会社半导体能源研究所 半导体器件及其制造方法
US20140342679A1 (en) * 2009-12-18 2014-11-20 Debabani Choudhury Apparatus and method for embedding components in small-form-factor, system-on-packages
US20150129668A1 (en) * 2011-02-17 2015-05-14 International Business Machines Corporation Integrated antenna for rfic package applications
US20140028518A1 (en) * 2012-07-26 2014-01-30 Shawn Xavier Arnold Antenna Structures and Shield Layers on Packaged Wireless Circuits
US20150181739A1 (en) * 2012-08-03 2015-06-25 Panasonic Corporation Electronic component module and an assembly including the same
US20140264339A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Heat slug having thermoelectric elements and semiconductor package including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048424A (zh) * 2019-10-30 2020-04-21 广东佛智芯微电子技术研究有限公司 一种三维异构aip芯片的封装方法及封装结构
CN111883516A (zh) * 2020-07-24 2020-11-03 青岛歌尔智能传感器有限公司 集成模组的封装结构及其封装方法、以及电子设备

Also Published As

Publication number Publication date
US10593636B2 (en) 2020-03-17
US20170084554A1 (en) 2017-03-23
US20190006298A1 (en) 2019-01-03
CN107924914B (zh) 2022-02-11
US10083923B2 (en) 2018-09-25
WO2017052740A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
US10593636B2 (en) Platform with thermally stable wireless interconnects
JP5876093B2 (ja) 埋込インターコネクトブリッジパッケージの直接外部相互接続
US11737154B2 (en) Patch on interposer package with wireless communication interface
US9583430B2 (en) Package-on-package device
US11525970B2 (en) Microelectronic package communication using radio interfaces connected through wiring
TW201828444A (zh) 以用於高頻通訊的三維(3d)堆疊超薄封裝體模組所設計之微電子裝置
US20190172821A1 (en) In-package photonics integration and assembly architecture
US11528809B2 (en) Method for orienting solder balls on a BGA device
KR20160036667A (ko) 양면 다이 패키지
US10128205B2 (en) Embedded die flip-chip package assembly
US9368425B2 (en) Embedded heat spreader with electrical properties
US10541190B2 (en) Stacked die package with through-mold thermally conductive structures between a bottom die and a thermally conductive material
CN107925161A (zh) 用于高频无线互连的串扰和干扰减少
US20230317689A1 (en) Package-on-Package Assembly with Improved Thermal Management
KR20190036530A (ko) 반도체 어셈블리 및 반도체 어셈블리를 제조하는 방법
EP4024446A1 (en) Heat extraction path from a laser die using a highly conductive thermal interface material in an optical transceiver
JP2021153174A (ja) 高速データシグナリングのための閉ループ配線内のパッケージランドパッド
JP2012109316A (ja) 集積回路搭載基板モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant