CN107920413B - 多层电路板及其制作方法 - Google Patents

多层电路板及其制作方法 Download PDF

Info

Publication number
CN107920413B
CN107920413B CN201610879476.6A CN201610879476A CN107920413B CN 107920413 B CN107920413 B CN 107920413B CN 201610879476 A CN201610879476 A CN 201610879476A CN 107920413 B CN107920413 B CN 107920413B
Authority
CN
China
Prior art keywords
circuit board
conductive
layer
pattern layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610879476.6A
Other languages
English (en)
Other versions
CN107920413A (zh
Inventor
林定皓
张乔政
林宜侬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kinsus Interconnect Technology Corp
Original Assignee
Kinsus Interconnect Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kinsus Interconnect Technology Corp filed Critical Kinsus Interconnect Technology Corp
Priority to CN201610879476.6A priority Critical patent/CN107920413B/zh
Publication of CN107920413A publication Critical patent/CN107920413A/zh
Application granted granted Critical
Publication of CN107920413B publication Critical patent/CN107920413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层电路板及其制作方法,多层电路板的制作方法包含步骤:分别形成一第一电路板与一第二电路板,其中该第一电路板包含一第一线路图案层、一第一介电层与设置于该第一介电层内的一第一导电块,该第二电路板包含一第二线路图案层、一第二介电层与设置于该第二介电层内的一第二导电块;在该第一电路板的该第一线路图案层上形成复数个锡球;在该第二电路板的该第二线路图案层上形成复数个导电柱;压合固定该第一电路板与该第二电路板,使该复数个锡球与该复数个导电柱对应结合。借由多个导电柱,降低多个锡球的使用量,进而降低在压合多层电路板压合时发生溢锡问题。

Description

多层电路板及其制作方法
技术领域
本发明是关于一种多层电路板及其制作方法,特别是有关于一种可防止溢锡的多层电路板及其制作方法。
背景技术
随着电子装置微小化的趋势,电子装置的电路图的走线也就越密集,而且越是密集的电路图,信号的走线也就越复杂,若是将所有的线路都放同一层电路板上,有可能会放不下所有线路在同一层电路板中,也有可能会因线路过于靠近,会造成信号的干扰,因此需要多层电路板的设计。以下说明现有多层电路板的制作流程。
如图4A所示,在一离形层40的一第一面41与一第二面42分别形成一第一导电层51与一第二导电层52。
如图4B所示,分别在该第一导电层51与该第二导电层52表面上进行涂布干膜、显影、电镀以及清洗等制程,以形成一第一线路图案层53在该第一导电层51上方,形成一第二线路图案层54在该第二导电层52上方。
如图4C所示,分别在该第一导电层51与该第一线路图案层53以及该第二导电层52与该第二线路图案层54上方形成一第一介电层55与一第二介电层56。
然后,如图4D所示,再以激光制程在该第一介电层55与该第二介电层56上形成多个开口57,通过该多个开口57以裸露部分的该第一线路图案层53与该第二线路图案层54。
接着,如图4E所示,在该第一介电层55与该第二介电层56上进行涂布干膜、显影、电镀以及清洗等制程,以分别于该第一线路图案层53与该第二线路图案层54上方形成一第三导电层58与一第四导电层59,完成一第一电路板60与一第二电路板70的制作。
如图4F所示,分别在该第一电路板60与该第二电路板70上形成一干膜80以保护该第一电路板60与该第二电路板70,防止该第一电路板60与该第二电路板70在后续的拆板过程中受到损害。接着,进行拆板处理,将该第一电路板60与该第二电路板70从该离形层40的表面分拆。
接着,如图4G与图4H所示,分别去除在该第一电路板60与该第二电路板70上部分的该干膜80,以进行该第三导电层58与该第二线路图案层54的表面处理,增加该第三导电层58与该第二线路图案层54表面的接着力,让该第三导电层58与该第二线路图案层54易于与其他导电物(例如其它导电材料等)接合。
如图4I与图4J所示,将该干膜80与该第一导电层51从该第一电路板60的表面完整移除,以及将该干膜80与该第二导电层52从该第二电路板70的表面完整移除以防止该第一电路板60或该第二电路板70整片短路。
如图4K所示,分别去除该第一电路板60的部分该第一介电层55,保留该第一线路图案层53、该第三导电层58以及邻近该第一线路图案层53与该第三导电层58的该第一介电层55。
如图4L所示,在该第一线路图案层53的表面形成多个锡球91,进一步来说,利用锡膏以点胶的方式在该第一线路图案层53的表面形成多个锡球91。
如图4M所示,在该第二介电层56的表面形成多个接合薄膜92,该多个接合薄膜92的形成方式可以是先在该第二介电层56的表面涂布一接合层,然后移除部分的该接合层,留下位于该第二线路图案层54两侧的该多个接合薄膜92,且在该多个接合薄膜92之间形成一凹槽93,该凹槽93位于该第二线路图案层54的表面上。
如图4N所示,压合该第一电路板60与该第二电路板70,使该第一电路板60的各该锡球91对应于该第二电路板70的各该凹槽93接合,并借由该多个接合薄膜92固定接合该第一电路板60与该第二电路板70。并在压合完成时,各该锡球91会填满于各该凹槽93中,如图4O所示。
最后,如图4P所示,最后进行压合后的该第一电路板60与该第二电路板70的表面处理,例如形成一保护膜94于该第一电路板60与该第二电路板70的表面上,以避免该多层电路板的碰撞或损伤,完成现有的该多层电路板的制作。
然而,由于电子产品的微小化,该锡球的使用量无法控制精准,导致在压合过程中,会因该锡球使用过量而溢出该凹槽外,如附图所示,导致该第一电路板与该第二电路板的表面受到污染,进而影响该多层电路板的导电性或造成短路。因此,需要针对该多层电路板中溢锡的问题进行改善,防止短路情形发生。
发明内容
本发明的目的在于提供一种多层电路板以降低锡球的使用量,改善溢锡的问题,防止该多层电路板短路的情况发生。
本发明提供一种多层电路板,包含:
一第一电路板,包含:
一第一介电层,具有一第一表面及一第二表面;
一第一线路图案层,形成于该第一介电层的该第一表面;
多个第一导电块,形成于该第一介电层的该第二表面且电性连接该第一线路图案层;
多个锡球,形成于该第一线路图案层上以电性连接该第一线路图案层;
一第二电路板,包含:
一第二介电层,具有一第三表面与一第四表面;
一第二线路图案层,形成于该第二介电层的该第三表面;
多个第二导电块,形成于该第二介电层的该第四表面且电性连接该第二线路图案层;
多个导电柱,形成于该第二线路图案层上以电性连接该第二线路图案层;
多个接合薄膜,形成于该第二电路板上,使该第一电路板与该第二电路板叠置接合;
其中当该第一电路板与该第二电路板压合时,该多个锡球与该多个导电柱对应结合,使该第一线路图案层与该第二线路图案层导通。
本发明的另一目的在于提供一种多层电路板的制作方法,设置多个导电柱在第二电路板上以降低锡球的使用量,进而防止该多层电路板发生短路的情况。
本发明提供一种多层电路板的制作方法,包含下列步骤:
分别形成一第一电路板与一第二电路板,其中该第一电路板包含一第一线路图案层、一第一介电层与设置于该第一介电层内的多个第一导电块,该第二电路板包含一第二线路图案层、一第二介电层与设置于该第二介电层内的多个第二导电块;
在该第一电路板的该第一线路图案层上形成多个锡球;
在该第二电路板的该第二线路图案层上形成多个导电柱;
压合固定该第一电路板与该第二电路板,使该多个锡球与该多个导电柱对应结合。
本发明的优点在于:借由该多个导电柱的设计,降低各该多个锡球的使用量,进而避免该第一电路板与该第二电路板压合时,溢锡的问题产生。
附图说明
以下附图仅旨在于对本发明做示意性说明和解释,并不限定本发明的范围。其中:
图1为本发明的多层电路板的制作方法流程图。
图2A-图2H为本发明的多层电路板的制作流程示意图。
图3A为本发明的多层电路板的分解示意图。
图3B为本发明的多层电路板的平面示意图。
图4A-图4P为现有的多层电路板的制作流程示意图。
具体实施方式
请参阅图1并配合图2A-图2H,说明本发明的多层电路板10的制作方法。在步骤S101中,分别形成一第一电路板11与一第二电路板12,如图2A所示,形成该第一电路板11与该第二电路板12的方式,可以是先分别形成该第一电路板11的一第一线路图案层111与该第二电路板12的一第二线路图案层121,然后分别在该第一线路图案层111与该第二线路图案层121的上方形成一第一介电层112与一第二介电层122,再借由激光制程(工艺)分别在该第一介电层112与该第二介电层122中形成多个第一开口113与多个第二开口123,以裸露部分的该第一线路图案层111与该第二线路图案层121。然后,如图2B所示,以电镀制程在该多个第一开口113中形成多个第一导电块114,该多个第一导电块114设置于该第一线路图案层111的上方,而在该多个第二开口123中形成该多个第二导电块124,该第二导电块124设置于该第二线路图案层121的上方。
另一方面来说,该第一电路板11与该第二电路板12可以是在一离形层的两表面分别形成,或者,在不同实施例中,也可以分别将该第一电路板11与该第二电路板12形成于不同的离形层上,在此并不局限。另外,该第一电路板11的该第一线路图案层111、该第一介电层112、该第一开口113与该第一导电块114,以及该第二电路板12的该第二线路图案层121、该第二介电层122、该第二开口123与该第二导电块124的制作方法已详述于先前技术中,在此不再赘述。
接着,在步骤S102中,在该第一电路板11的该第一线路图案层111上形成多个锡球115。为了在后续的制程步骤中,使该第一电路板11的该第一线路图案层111可与该第二电路板12的该第二线路图案层121电连接,在该第一线路图案层111上形成该多个锡球115,利用该多个锡球115让该第一线路图案层111可与该第二线路图案层121电连接。另外,在本发明中,在形成该多个锡球115之前,可进行该第一电路板11的整理,如图2C所示,将该第一电路板11上无设置该第一导电块114的区域的该第一介电层112移除,再如图2D所示,于该第一电路板11的该第一线路图案层111上形成该多个锡球115。或者,在不同实施例中,若该第一线路图案层111与该多个第一导电块114均匀分布在第一介电层112上,也可无需移除部分的该第一介电层112的步骤,在此并不局限。
接着,如图2E所示,在步骤S103中,在该第二电路板12的该多个第二导电块124上形成多个导电柱125。该多个导电柱125的材料较佳为铜,然而,在不同实施例,任何具有良好导电特性的金属皆可作为本发明的该多个导电柱125的材料(例如铜合金等),在此并不局限,而该多个导电柱125可以显影、光罩、电镀与清洗等制程方式形成。为了降低在该第一电路板11的该多个锡球115的使用量,本发明进一步在各该第二导电块124上形成该导电柱125,当该第一电路板11与该第二电路板12压合时,因为该导电柱125的设置,可降低该锡球115的使用量,且不会影响其传导能力,这里所称的该锡球115的使用量指各该锡球115的体积或大小。
然后,如图2F所示,在步骤S104中,在该第二介电层122上形成多个接合薄膜13。该多个接合薄膜13的形成方式可以是先在该第二介电层122的表面涂布一接合层,然后移除部分的该接合层,以形成在该导电柱125两侧的接合薄膜13,且在两个该接合薄膜13之间形成一凹槽131,该凹槽131位于该第二导电块124的表面上。该接合薄膜13用以在压合时固定接合该第一电路板11与该第二电路板12。
在步骤S105中,通过该多个接合薄膜13,使该第一电路板11与该第二电路板12压合固定,并使该多个锡球115分别与该多个导电柱125对应接合,如图2G所示。在压合固定该第一电路板11与该第二电路板12时,各该锡球115对应各该导电柱125,使各该锡球115包覆各该导电柱125。因为该多个接合薄膜13之间的该凹槽131以及该导电柱125的设置,使该锡球115与该导电柱125接合时,锡不会溢出该凹槽131外,并可降低该锡球115的使用量。
最后,在步骤S106中,进行该第一电路板11与该第二电路板12的表面处理,完成本发明的该多层电路板10结构,如图2H所示。表面处理是形成一保护膜14于该第一电路板11与该第二电路板12的表面,以避免该多层电路板10的碰撞或损伤。
在本发明中,借由该导电柱125的设计,降低所需该锡球115的使用量,降低该锡球115在压合步骤中溢出的风险,进而减少该多层电路板10的短路情况发生,有利于高密度的该多层电路板10的制作。
请参阅图3A与图3B,本发明的多层电路板30包含一第一电路板31、一第二电路板32与多个接合薄膜33。该第一电路板31包含一第一线路图案层311、一第一介电层312、多个第一导电块313与多个锡球314,该第二电路板32包含一第二线路图案层321、一第二介电层322、多个第二导电块323与多个导电柱324。
该第一介电层312具有一第一表面315及一第二表面316,该第一线路图案层311形成于该第一介电层312的该第一表面315,而该多个第一导电块313形成于该第一介电层312的该第二表面316且电性连接该第一线路图案层311,该多个锡球314形成于该第一线路图案层311上以电性连接该第一线路图案层311。该第二介电层322具有一第三表面325与一第四表面326,该第二线路图案层321形成于该第二介电层322的该第三表面325,该多个第二导电块323形成于该第二介电层322的该第四表面326且电性连接该第二线路图案层321,该多个导电柱324形成于该第二线路图案层321上以电性连接该第二线路图案层321。
该接合薄膜33形成于该第二电路板32上,使该第一电路板31与该第二电路板32叠置接合,该多个接合薄膜33之间具有多个凹槽327,该多个导电柱324位于该多个凹槽327中。该多个锡球314分别与该多个导电柱324结合于该多个凹槽327中。
具体来说,在本发明的多层电路板30中,分别在该第一介电层312与该第二介电层322上以激光制程方式形成多个第一开口与多个第二开口,然后以电镀方式将该多个第一导电块313与该多个第二导电块323分别形成于该第一介电层312的该多个第一开口与该第二介电层322的该多个第二开口中。
该多个锡球314设置于该多个第一导电块313上,举例来说,利用锡膏,以点胶的方式将该多个锡球314形成于该多个第一导电块313上。而该多个导电柱324的形成方式可以有很多种,举例来说,可以显影、光罩、电镀与清洗等制程将各该导电柱324形成于各该第二导电块323上,且该导电柱324的形状也非局限于本发明图中所示的样式,只要可以达到降低该锡球314的使用量的该导电柱324的形状,都可视为本发明的该导电柱324的形状,而该导电柱324的材料较佳为铜。
另外,当该第一电路板31与该第二电路板32压合时,该多个锡球314与该多个导电柱324对应结合,使各该锡球314包覆各该导电柱324,进而让各该第一导电块313可与各该第二导电块323电连接,且因为该导电柱324的设计,让各该锡球314的使用量可以减少,进而在该第一电路板31与该第二电路板32压合时,让该锡球314不会溢出该接合薄膜33所形成的该凹槽327外,防止该多层电路板30短路的情况发生。
通过本发明的该导电柱324的设计,降低各该锡球314的使用量,进而避免该第一电路板31与该第二电路板32压合时该锡球314溢出的问题产生。
以上所述仅为本发明示意性的具体实施方式,并非用以限定本发明的范围。任何本领域的技术人员,在不脱离本发明的构思和原则的前提下所作的等同变化与修改,均应属于本发明保护的范围。而且需要说明的是,本发明的各组成部分并不仅限于上述整体应用,本发明的说明书中描述的各技术特征可以根据实际需要选择一项单独采用或选择多项组合起来使用,因此,本发明理所当然地涵盖了与本案发明点有关的其它组合及具体应用。

Claims (6)

1.一种多层电路板,其特征在于,所述多层电路板包含:
一第一电路板,包含:
一第一介电层,具有一第一表面及一第二表面;
一第一线路图案层,形成于该第一介电层的该第一表面;
多个第一导电块,形成于该第一介电层的该第二表面,且电性连接该第一线路图案层;
多个锡球,形成于该第一线路图案层上以电性连接该第一线路图案层;
一第二电路板,包含:
一第二介电层,具有一第三表面与一第四表面;
一第二线路图案层,形成于该第二介电层的该第三表面;
多个第二导电块,形成于该第二介电层的该第四表面且电性连接该第二线路图案层;
多个导电柱,形成于该第二线路图案层上以电性连接该第二线路图案层;
多个接合薄膜,在多个所述导电柱形成后,才形成于该第二电路板上,使该第一电路板与该第二电路板叠置接合;
其中该多个接合薄膜的形成方式是先在该第二电路板的该第二介电层的该第三表面涂布一接合层,然后移除部分的该接合层,以形成多个接合薄膜与多个凹槽,使得多个所述导电柱中的每一个均被多个所述凹槽中的一个所围绕,然后当该第一电路板与该第二电路板压合时,多个所述锡球与多个所述导电柱在多个所述凹槽中分别对应结合,以导通该第一线路图案层与该第二线路图案层,并且避免多个所述锡球在与多个所述导电柱对应结合时溢出多个所述凹槽。
2.如权利要求1所述的多层电路板,其特征在于,该第一介电层包含多个第一开口与多个第二开口,多个所述第一导电块与多个所述第二导电块分别形成于多个所述第一开口与多个所述第二开口中。
3.如权利要求1所述的多层电路板,其特征在于,多个所述导电柱的材料为铜。
4.一种多层电路板的制作方法,包含下列步骤:
分别形成一第一电路板与一第二电路板,其中该第一电路板包含一第一线路图案层、一第一介电层与设置于该第一介电层内的多个第一导电块,该第二电路板包含一第二线路图案层、一第二介电层与设置于该第二介电层内的多个第二导电块;
在该第一电路板的该第一线路图案层上形成多个锡球;
在该第二电路板的该第二线路图案层上形成多个导电柱;
在多个所述导电柱形成后,才形成多个接合薄膜于该第二电路板上,并结合该第一电路板与该第二电路板,其包括下列步骤:
在该第二电路板的该第二介电层的一表面涂布一接合层;
移除部分的该接合层,以形成多个接合薄膜与多个凹槽,使得多个所述导电柱中的每一个均被多个所述凹槽中的一个所围绕;
当压合固定该第一电路板与该第二电路板时,将多个所述锡球与多个所述导电柱在多个所述凹槽中分别对应结合,以导通该第一线路图案层与该第二线路图案层,并且避免多个所述锡球在与多个所述导电柱对应结合时溢出多个所述凹槽。
5.如权利要求4所述的多层电路板的制作方法,其特征在于,多个所述导电柱是以显影、电镀与蚀刻制程而形成。
6.如权利要求4所述的多层电路板的制作方法,其特征在于,在形成该第一电路板与该第二电路板的步骤中,先以激光制程分别在该第一电路板与该第二电路板中形成多个第一开口与多个第二开口,再以电镀制程分别在该多个第一开口中与该多个第二开口中形成多个所述第一导电块与多个所述第二导电块。
CN201610879476.6A 2016-10-09 2016-10-09 多层电路板及其制作方法 Active CN107920413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610879476.6A CN107920413B (zh) 2016-10-09 2016-10-09 多层电路板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610879476.6A CN107920413B (zh) 2016-10-09 2016-10-09 多层电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN107920413A CN107920413A (zh) 2018-04-17
CN107920413B true CN107920413B (zh) 2020-09-04

Family

ID=61892236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610879476.6A Active CN107920413B (zh) 2016-10-09 2016-10-09 多层电路板及其制作方法

Country Status (1)

Country Link
CN (1) CN107920413B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114501853B (zh) * 2020-10-26 2023-08-11 宏恒胜电子科技(淮安)有限公司 线路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313170A (ja) * 1997-05-09 1998-11-24 Hitachi Aic Inc 配線基板
CN102124563A (zh) * 2008-06-30 2011-07-13 三洋电机株式会社 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN103904050A (zh) * 2012-12-28 2014-07-02 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装基板制作方法及封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313170A (ja) * 1997-05-09 1998-11-24 Hitachi Aic Inc 配線基板
CN102124563A (zh) * 2008-06-30 2011-07-13 三洋电机株式会社 元件搭载用基板、半导体模块、半导体装置、元件搭载用基板的制造方法、半导体装置的制造方法及便携式设备
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN103904050A (zh) * 2012-12-28 2014-07-02 宏启胜精密电子(秦皇岛)有限公司 封装基板、封装基板制作方法及封装结构

Also Published As

Publication number Publication date
CN107920413A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US9852973B2 (en) Manufacturing method of chip package and package substrate
JP2007523482A (ja) 半導体チップの積層を備えた半導体素子、および、その製造方法
JP2007287922A (ja) 積層型半導体装置及びその製造方法
US9485868B2 (en) Package structure
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
CN103177977A (zh) 通过选择性处理暴露封装件中的连接件
US9977074B2 (en) Semiconductor device, semiconductor apparatus and method for manufacturing semiconductor device
CN105304584A (zh) 中介基板及其制造方法
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
CN105633055A (zh) 半导体封装结构及其制法
US10062649B2 (en) Package substrate
JP2008153536A (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US9236336B2 (en) Systems and methods for mitigation of mechanical degradation in high performance electrical circuit packages
KR20140051692A (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
CN107920413B (zh) 多层电路板及其制作方法
KR101890483B1 (ko) 반도체 장치 및 그 제조 방법
US9066458B2 (en) Fabricating method of circuit board and circuit board
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
US9373576B2 (en) Flip chip pad geometry for an IC package substrate
US8091221B2 (en) Method of fabricating circuit board
TWI650050B (zh) Multilayer circuit board and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant