CN107918596B - 一种soc芯片及射频信号处理方法 - Google Patents

一种soc芯片及射频信号处理方法 Download PDF

Info

Publication number
CN107918596B
CN107918596B CN201711123113.0A CN201711123113A CN107918596B CN 107918596 B CN107918596 B CN 107918596B CN 201711123113 A CN201711123113 A CN 201711123113A CN 107918596 B CN107918596 B CN 107918596B
Authority
CN
China
Prior art keywords
signal
module
radio frequency
wake
coprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711123113.0A
Other languages
English (en)
Other versions
CN107918596A (zh
Inventor
沈仲汉
佘磊
任文亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Quanray Electronics Co Ltd
Original Assignee
Shanghai Quanray Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Quanray Electronics Co Ltd filed Critical Shanghai Quanray Electronics Co Ltd
Priority to CN201711123113.0A priority Critical patent/CN107918596B/zh
Publication of CN107918596A publication Critical patent/CN107918596A/zh
Application granted granted Critical
Publication of CN107918596B publication Critical patent/CN107918596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/32—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using wireless devices
    • G06Q20/327—Short range or proximity payments by means of M-devices
    • G06Q20/3278—RFID or NFC payments by means of M-devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02—Power saving arrangements
    • H04W52/0209—Power saving arrangements in terminal devices
    • H04W52/0225—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal
    • H04W52/0229—Power saving arrangements in terminal devices using monitoring of external events, e.g. the presence of a signal where the received signal is a wanted signal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种SOC芯片及射频信号处理方法，其中SOC芯片包括：非接模块协处理器和非接通信模块，非接通信模块，与非接模块协处理器电连接，包括初步唤醒模块和时钟数据恢复模块；初步唤醒模块，与非接模块协处理器电连接，用于检测SOC芯片所在射频场的场强，于检测到场强大于预设值时，向非接模块协处理器发送第一唤醒指令；非接模块协处理器，与时钟数据恢复模块电连接；时钟数据恢复模块，用于根据第一唤醒指令进入工作状态，提取输入射频信号的时钟信号，并根据时钟信号向非接模块协处理器发送唤醒指示信号；非接模块协处理器，还用于根据唤醒指示信号确定是否对SOC芯片进行唤醒。实现了降低SOC芯片功耗。

Description

一种SOC芯片及射频信号处理方法
技术领域
本发明实施例涉及无线通信技术，尤其涉及一种SOC芯片及射频信号处理方法。
背景技术
随着无线通信技术的不断发展，NFC(Near Field Communication，近场通信)的支付方式的应用越来越广泛，且将NFC前端芯片集成于诸如智能手机、智能手环等智能终端中，使得智能终端具有NFC支付等功能，提高了用户支付的便利性。
但是当射频前端芯片设置于智能终端时，随着应用环境的复杂程度的提高，为了满足射频芯片的支付需求，在射频芯片中增加了操作***，配合主机运行，但是由于操作***等的增加，导致射频芯片功耗过大，用户体验差。
发明内容
本发明提供一种SOC芯片及射频信号处理方法，以实现降低射频芯片的功耗。
第一方面，本发明实施例提供了一种SOC芯片，该SOC芯片包括：非接模块协处理器和非接通信模块，其中，
所述非接通信模块，与所述非接模块协处理器电连接，包括初步唤醒模块和时钟数据恢复模块；
初步唤醒模块，与所述非接模块协处理器电连接，用于检测所述SOC芯片所在射频场的场强，于检测到所述场强大于预设值时，向所述非接模块协处理器发送第一唤醒指令；
所述非接模块协处理器，与所述时钟数据恢复模块电连接，用于将所述第一唤醒指令发送至所述时钟数据恢复模块；
所述时钟数据恢复模块，用于根据所述第一唤醒指令进入工作状态，提取输入射频信号的时钟信号，并根据所述时钟信号向所述非接模块协处理器发送唤醒指示信号；
所述非接模块协处理器，还用于根据所述唤醒指示信号确定是否对SOC芯片进行唤醒。
第二方面，本发明实施例还提供了一种射频信号处理方法，该方法包括：
获取输入射频信号，并获取所述输入射频信号的信号强度；
若检测到所述信号强度大于预设值，则生成第一唤醒指令，根据所述第一唤醒指令对SOC芯片进行上电；
提取所述输入射频信号的时钟信号，根据预设规则判断所述时钟信号是否处于稳定状态，并根据判断结果生成唤醒指示指令，并根据所述唤醒指示指令确定是否对SOC芯片进行唤醒。
本发明实施例通过初步唤醒模块和时钟数据恢复模块分别检测输入射频信号的场强和时钟信号，设置二次唤醒机制，只有SOC芯片处于稳定射频场时才会对SOC芯片进行实质唤醒，解决了由于SOC芯片的灵敏度较高或者外部噪声信号较多时导致SOC芯片频繁误启动，功耗过大的问题，实现了降低SOC芯片功耗。
附图说明
图1是本发明实施例一提供的一种SOC芯片的结构示意图；
图2是本发明实施例一提供的一种SOC芯片的结构示意图；
图3是本发明实施例一提供的非接通信模块的结构示意图；
图4为本发明实施例二提供的一种射频信号处理方法的流程图；
图5是本发明实施例二提供的一种射频信号处理的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1是本发明实施例一提供的一种SOC芯片的结构示意图，该SOC芯片可集成于诸如智能手机、手环或者智能手表等的智能终端中，作为射频模拟标签，实现安全可靠的NFC(Near Field Communication，近场通信)支付功能。
参见图1，该SOC(System on Chip，***级芯片)芯片具体包括：非接模块协处理器110和非接通信模块120。
非接通信模块120，与非接模块协处理器110电连接，包括初步唤醒模块121和时钟数据恢复模块122；
初步唤醒模块121，与非接模块协处理器110电连接，用于检测SOC芯片所在射频场的场强，于检测到场强大于预设值时，向非接模块协处理器110发送第一唤醒指令；
非接模块协处理器110，与时钟数据恢复模块122电连接，用于将第一唤醒指令发送至时钟数据恢复模块122；
时钟数据恢复模块122，用于根据第一唤醒指令进入工作状态，提取输入射频信号的时钟信号，并根据时钟信号向非接模块协处理器110发送唤醒指示信号；
非接模块协处理器110，还用于根据唤醒指示信号确定是否对SOC芯片进行唤醒。
本实施例中，初步唤醒模块可以是与终端天线连接，可获取射频输入信号，并通过射频输入信号检测SOC芯片所在射频场的场强。示例性的，若场强大于预设值，则表明SOC芯片位于射频场内，对SOC芯片进行初步唤醒，反之，则表明SOC芯片未处于射频场内，继续保持SOC芯片的未唤醒状态。
本实施例中，在检测到SOC芯片位于射频场内时，初步唤醒模块121，向非接模块协处理器110发送第一唤醒指令，非接模块协处理器110接收该第一唤醒指令，并将该第一唤醒指令发送至SOC芯片各个模块，对SOC芯片的各个模块进行初步唤醒，其中，初步唤醒指的是对各个模块进行上电处理，示例性的，各个模块可以是在几百微秒时间内完成输出唤醒。
时钟数据恢复模块122被初步唤醒后，接收输入射频信号，提取该输入射频信号的时钟信号，并检测该时钟信号是否为存在杂波信号，即判定该时钟信号是否是稳定的时钟信号，并根据检测结果确定唤醒指示信号，其中，杂波信号可以是噪声信号。唤醒指示信号可以是第二唤醒信号或取消唤醒信号，示例性的，若时钟信号中存在杂波信号，则生成取消唤醒信号，取消对SOC芯片的唤醒；若时钟信号中不存在杂波信号，则生成第二唤醒信号，对SOC芯片进行二次唤醒。
本实施例的技术方案，通过初步唤醒模块和时钟数据恢复模块分别检测输入射频信号的场强和时钟信号，设置二次唤醒机制，只有SOC芯片处于稳定射频场时才会对SOC芯片进行实质唤醒，解决了由于SOC芯片的灵敏度较高或者外部噪声信号较多时导致SOC芯片频繁误启动，功耗过大的问题，实现了降低SOC芯片功耗。
可选的，初步唤醒模块121包括场强侦查电路1211和电源管理单元1212；其中，
场强侦查电路1211，与电源管理单元1212电连接，用于检测输入射频信号的场强，于检测到输入射频信号的场强大于预设值时，向电源管理单元1212发送第一启动指令；
电源管理单元1212，与非接模块协处理器110电连接，用户根据第一启动指令进入工作状态，并向非接模块协处理器110发送第一唤醒指令。
本实施例中，通过场强侦查电路1211检测输入射频信号的场强。电源管理单元1212用于对SOC芯片进行上电管理，在根据第一启动指令启动后，向非接模块协处理器110发送第一唤醒指令，对SOC芯片的各个模块进行初步唤醒，即在SOC芯片未进入射频场时，SOC芯片的各个模块处于未上电状态，减少了各模块在未处于射频场时的功耗，进一步降低了SOC芯片的功耗。
可选的，时钟数据恢复模块122具体用于：获取时钟信号的频率信息和幅值信息，并确定频率信息是否满足第一预设条件，且幅值信息是否满足第二预设条件；若是，则生成第二唤醒信号，若否，则生成取消唤醒信号。
其中，时钟数据恢复模块122通过识别时钟信号的频率信号和幅值信息来判断该SOC芯片是否是稳定的射频场内。本实施例中，第一预设条件可以是频率信息在预设频率范围内且具有规律性，例如可以是频率信息具有周期性或者不存在不规则突变。第二预设条件可以是幅值信息在预设幅值范围内且具有规律性，例如可以是幅值信息具有周期性或者不存在不规则突变。
非接模块协处理器110具体用于：根据第二唤醒信号唤醒SOC芯片，并对输入射频信号进行处理；或，根据取消唤醒信号对SOC芯片进行下电处理。
本实施例中，非接模块协处理器110在接收到第一唤醒指令后的预设时间内未收到第二唤醒指令，或者接收到取消唤醒信号时，确定SOC芯片未进入稳定的射频场，对SOC芯片进行下电处理。其中预设时间可以是预设毫秒。
本实施例中，通过准确输入射频信号是否为稳定信号，判断是否对SOC芯片进行唤醒，而非只以是否进行射频场为依据，减少了SOC芯片无启动的情况，降低了由误启动导致的功耗。
本实施例中，该SOC芯片还包括CPU(Central Processing Unit，中央处理器)内核130、***总线(Advanced Peripheral Bus，APB)150、高级高性能总线(Advanced HighPerformance Bus，AHB)140，以及AHB to APB总线桥160。其中，CPU内核用于响应外部设备的通信信息，与AHB总线连接，AHB总线和APB总线基于AHB to APB总线桥连接，AHB总线还可以连接多个高速外设，APB总线还可以连接多个低速外设。示例性的，参见图2，图2是本发明实施例一提供的一种SOC芯片的结构示意图。
可选的，还包括全局时钟管理模块170，与AHB总线140电连接，用于根据基准时钟信号和CPU内核发送的配置文件生成调制时钟信号，并根据调制时钟信号调节APB总线的时钟频率，以及与APB总线电连接的外设的工作状态，其中配置文件包含APB总线和外设的工作时钟信息。
其中，基准时钟信号是预先设置于全局时钟管理模块170中，示例性的，可以是与各外设的物理性质相关。配置文件是由CPU内核根据APB总线和各外设的运行状态实时确定的。全局时钟管理模块170将配置信息和基准时钟信号进行组合，生成APB总线和各个外设的调制时钟信号，并通过AHB to APB总线桥160，根据调制时钟信号调节APB总线的PCLK的频率以及与APB总线连接的外设的工作状态，其中该工作状态包括使能状态和关断状态。
需要说明的是，全局时钟管理模块170和CPU内核均根据第一唤醒信号进行上电，并根据取消唤醒信号进行下电。
本实施例中，通过设置全局时钟管理模块控制APB总线的时钟频率以及APB总线连接的外设的工作状态，使得各外设在非工作状态时关断，降低了各外设长期处于使能状态导致功耗。
可选的，CPU内核130为16/32bit混合指令CPU内核。
其中，16/32bit混合指令CPU内核具有如下两个维度：16bit指令和32bit指令，其中16bit指令运行功耗小，运行速度慢，相应的，32bit指令运行功耗大，运行速度快。CPU内核130根据不同的运行状态确定不同的运行维度。CPU内核130获取当前运行参数，运行参数可以包括但不限于取址范围和操作数长度。示例性的，若取址范围小于第一门限值或操作数长度小于第二门限值，则CPU内核130运行16bit指令；若取址范围大于等于第一门限值且操作数长度大于等于第二门限值，则CPU内核130运行32bit指令。
本实施例中，通过根据当前运行参数确定CPU内核的运行维度，且16bit指令运行次数大于32bit指令的运行次数，兼顾了运行速度和运行功耗，降低了运行总功耗。
可选的，非接通信模块120还包括可变增益放大器123、指示电路124和模拟解调器125。示例性的，参见图3，图3是本发明实施例一提供的非接通信模块的结构示意图。其中，
可变增益放大器123，用于在唤醒状态下将输入射频信号根据当前增益进行信号放大，并输出载波信号；
指示电路124，分别与可变增益放大器123和非接模块协处理器电连接，用于提取载波信号的第一电压，并根据第一电压和内部基准电压生成指示信号，并将指示信号发送至非接模块协处理器；
模拟解调器125，与可变增益放大器123和非接模块协处理器电连接，用于解析载波信号，并将生成的解析指令发送至非接模块协处理器；
非接模块协处理器110，基于APB总线150和AHB总线140与CPU内核130电连接，还用于将指示信号和解析指令发送至CPU内核130，其中APB总线150和AHB总线140通过AHB toAPB总线桥160连接；
CPU内核130，用于根据指示信号生成增益调节信号，并将增益调节信号发送至非接模块协处理器110，还用于在指示信号满足预设条件时，根据对应的解析指令生成返回参数；
非接模块协处理器110，与可变增益放大器123电连接，还用于增益调节信号发送至可变增益放大器123，以使可变增益放大器123调节当前增益，并根据调节生成的第一放大增益对输入射频信号进行信号放大。
本实施例中，可变增益放大器123具有增益可变的功能，可根据不同的放大增益对输入射频信号进行不同程度的信号放大。示例性的，输入射频信号可以是读卡器发射的，携带有交互指令的射频信号。其中，当前增益指的是输入射频信号输入可变增益放大器123时，可变增益放大器123中存储的增益。
可变增益放大器123当接收到输入射频信号时，根据当前增益对射频信号进行信号放大，生成载波信号，该载波信号同样携带有输入射频信号的交互指令。可变增益放大器123的输出端与指示电路124的输入端连接，将载波信号发送至指示电路124，指示电路124提取该载波信号的第一电压，其中第一电压可以是载波信号的包络。可选的，指示电路124可以是RSSI(Received Signal Strength Indication，接收信号强度指示)指示器。指示电路124的工作原理为将载波信号的第一电压与内部基准电压进行比较，根据比较结果生成2bit的指示信号。示例性的，若指示电路124生成的指示信号为01或10时，则表明载波信号处于正常状态，进一步可知输入射频信号处于正常状态，可变增益放大器123的当前增益无需调节；若指示电路124生成的指示信号为00，则表明载波信号变小，进一步可知输入射频信号变小，可变增益放大器123的当前增益需要增大；若指示电路124生成的指示信号为11，则表明载波信号变大，进一步可知输入射频信号变大，可变增益放大器123的当前增益需要减小。
非接模块协处理器110接收指示电路124发送的指示信号和并将指示信号发送至CPU内核130，其中指示信号的传输路径依次为非接模块协处理器110、APB总线150、AHB toAPB总线桥160、AHB总线140和CPU内核130。
CPU内核130接收该指示信号，并根据指示信号生成增益调节信号，发送至非接模块协处理器110，增益调节信号的传输路径为CPU内核130、AHB总线140、AHB to APB总线桥160、APB总线150和非接模块协处理器110。
非接模块协处理器110将该增益调节信号发送至可变增益放大器123，其中增益调节信号包括增益增大信号、增益减小信号和增益保持信号。若增益调节信号为增益增大信号或增益减小信号，可变增益放大器123根据增益调节信号调节当前增益，并根据调节后的增益对输入射频信号重新进行放大，并重复上述步骤，直到指示电路124生成01或10的指示信号。
本实施例中，可变增益放大器的增益调节是迭代执行的，对不同的输入射频信号确定不同的第一放大增益，解决了由于输入射频信号过大或者过小导致的无法处理或者处理误差大的问题，可对不同距离射频设备发送的射频信号进行接收处理，提高了射频信号的接收灵敏度和抗干扰能力，同时可降低终端天线的尺寸需求。
其中，模拟解调器125的输入端与可变增益放大器123的输入端连接，接收可变增益放大器123发送的载波信号，可对载波信号进行解析，提取载波信号的解析指令，并将该解析指令发送至非接模块协处理器110。
非接模块协处理器110可以是在指示信号满足预设条件时，将解析指令发送至CPU内核130。其中，指示信号的预设条件可以是为01或10，即增益保持信号对应的指示信号满足预设条件。解析指令的传输路径与指示信号的传输路径相同。
CPU内核130接收解析指令，并生成返回参数，其中，返回参数是解析指令的响应参数，示例性的，若解析指令为读卡指令，则返回参数是当前卡数据信息。CPU内核130将生成的返回参数发送至非接模块协处理器110。
可选的，SOC芯片还包括存储器，用于存储SOC芯片的相关数据，示例性的，相关数据包括当前卡数据信息，存储器与AHB总线140连接，当CPU内核130生成返回数据时，将返回数据发送至存储器进行验证，并在验证成功时发送至非接模块协处理器110，返回参数的传输路径为CPU内核130、AHB总线140、存储器、AHB总线140、AHB to APB总线桥160、APB总线150和非接模块协处理器110。
本实施例中，通过指示电路将确定经可变增益放大器放大后的载波信号的第一电压与内部基准电压进行比较，生成可变增益放大器的调节指示信号，使得控制电路控制可变增益放大器调节可变增益放大器的放大增益，实现对不同大小的输入射频信号确定适合的放大增益，提高了射频前端芯片对射频信号的接收灵敏度和抗干扰能力。
可选的，非接通信模块120还包括：数据同步模块126和放大器127。参见图3，其中，
CPU内核130，还用于根据指示信号生成状态控制信号，将状态控制信号基于非接模块协处理器110发送至时钟数据恢复模块122；
时钟数据恢复模块122，与可变增益放大器123电连接，用于接收状态控制信号，根据状态控制信号切换工作状态，还用于在使能状态下提取载波信号的时钟信号，将时钟信号发送至非接模块协处理器110，并生成与时钟信号同源的放大器控制信号，其中工作状态包括使能状态和暂停状态；
非接模块协处理器110，还用于根据时钟信号和返回参数生成返回数据；
数据同步模块126，分别与时钟数据恢复模块122和非接模块协处理器110电连接，用于对时钟信号和返回数据进行同步，生成调制信号；
放大器127，分别与时钟数据恢复模块122和数据同步模块126电连接，用于对调制信号进行信号放大，生成输出射频信号，并根据放大器控制信号在输出射频信号输出后进行能量消散。
本实施例中，CPU内核130在接收指示信号的同时，根据指示信号生成状态控制信号，该状态控制信号用于控制时钟数据恢复模块122的工作状态。示例性的，状态控制信号可以是有逻辑“0”和逻辑“1”组成，例如当状态控制信号置于“0”时，时钟数据恢复模块122可处于暂停状态，当状态控制信号置于“1”时，时钟数据恢复模块122可处于使能状态。其中，当指示信号为01或10时，可以是将状态控制信号设置为“1”，当指示信号为11或00时，可以是将状态控制信号设置为“0”。
时钟数据恢复模块122接收状态控制信号，并根据状态控制信号切换工作状态，若处于暂停状态，则不接收可变增益放大器123发送的载波信号，若处于使能状态时，接收该载波信号，并提取该载波信号的时钟信号。
非接模块协处理器110接收时钟数据恢复模块122发送的时钟信号，以及CPU内核130发送的返回参数，将返回参数加载在时钟信号上，生成返回数据，其中返回数据是携带有返回参数的载波信号。
数据同步模块126将时钟信号和返回数据进行同步，消除返回数据中的时间延迟，并使得生成的调制信号与时钟信号同频。
本实施例中，由于时钟信号进入非接模块协处理器110生成返回数据的过程中，需要经过多级程序，易导致生成的返回数据存在延迟，为了避免时间延迟导致的误差，将返回数据与时钟信号进行同步，生成与时钟信号同频的调制信号。将放大后的调整信号确定为输出射频信号。
本实施例中，通过状态控制信号控制时钟数据恢复模块122的工作状态，即只有在可变增益放大器的放大增益调节完成后才会进入使能状态，避免了在可变增益放大器的放大增益调节过程中生成的输出射频信号被再次终端天线采集，导致信号混乱的问题，减少了无关信号的干扰。
本实施例中，放大器127用于对调制信号进行信号放大，使得生成的输出射频信号具有较高的灵敏度，提高了射频信号的输出灵敏度，同时可降低终端天线的尺寸需求。
本实施例中，放大器控制信号与载波信号的时钟信号同源，用于对放大器127进行控制，当放大器127在完成输出射频信号发射时，对放大器127中残留的能量进行消散，避免残留能量影响后续输出射频信号的发射。
可选的，CPU内核130，还用于指示信号满足预设条件时，获取可变增益放大器123的第一放大增益，根据第一放大增益确定第二放大增益，将第二放大增益发送至非接模块协处理器110，其中，第二放大增益与第一放大增益相匹配；
非接模块协处理器110，与放大器127电连接，还用于将第二放大增益发送至放大器127，以使放大器127根据第二放大增益对调制信号进行信号放大。
本实施例中，放大器127的放大增益可调，且放大器127的第二放大增益与可变增益放大器123的第一放大增益相关。可选的，CPU内核130中设置有第一放大增益与第二放大增益的对应列表或者对应函数关系，根据第一放大增益可快速确实第二放大增益。可选的，第二放大增益与第一放大增益正相关。示例性的，若可变增益放大器123的第一放大增益较近，则表明诸如读卡器等外部通信设备与SOC芯片所在终端距离较小，射频场场强大，进一步可知应降低放大器127的放大能力；相应的，若可变增益放大器123的第一放大增益较大，则表明诸如读卡器等外部通信设备与SOC芯片所在终端距离较远，射频场场强小，进一步可知应提高放大器127的放大能力。
本实施例中，通过第一放大增益表征外部通信设备与SOC芯片所在终端距离，并确定与该距离相匹配的第二放大增益，使得生成的输出射频信号与该距离相匹配，解决了固定增益确定的输出射频信号过大或过小，超出外部通信设备的通信距离的问题，提高了输出射频信号的适用性。
可选的，所述SOC芯片还包括安全模块180，安全模块180与APB总线150电连接，用于接收非接模块协处理器110基于APB总线150发送的解析指令，对解析指令进行安全验证，并生成验证信息，基于APB总线150发送至非接模块协处理器110；
非接模块协处理器110，还用于验证信息为验证成功时，将返回参数与载波信号的时钟信号进行合并，生成返回数据，在验证信息为验证失败时，丢弃返回参数。
本实施例中，为了提高射频前端芯片与外部设备通信的安全性，需要对解析指令进行安全验证，其中，安全模块180用于对解析指令进行安全验证，其通过APB总线150与非接模块协处理器110进行通信。
安全模块180接收非接模块协处理器110发送的解析指令，验证之后反馈验证信息，其中，若反馈信息为验证成功时，则非接模块协处理器110执行将返回参数与载波信号的时钟信号进行合并，生成返回数据的操作，若反馈信息为验证失败，则控制电路140中断对输入射频信号的响应，丢弃返回参数。
本实施例中，通过对解析指令的安全验证，提高了SOC芯片与外部设备通信的安全性。
可选的，所述SOC芯片还包括通信接口，该通信接口与APB总线150连接，用于对传输数据的编码，示例性的，通信接口可以是私有GPIO(General Purpose Input Output，通用输入/输出)接口，还可以是SWP(Single Wire Protocol单线协议)接口。通过设置通信接口对传输数据进行编码，，提高了射频前端芯片与外部安全模块的数据传输的安全性和可靠性，避免了数据传输过程中的数据丢失或者泄露等问题。
实施例二
图4为本发明实施例二提供的一种射频信号处理方法的流程图，本实施例可适用于智能终端中SOC芯片处理射频信号的情况，该方法可以由本发明实施例提供的SOC芯片来执行。具体包括如下步骤：
S210、获取输入射频信号，并获取输入射频信号的信号强度。
本实施例中，通过输入射频信号的信号强度表征SOC芯片所在射频场的场强。
S220、若检测到信号强度大于预设值，则生成第一唤醒指令，根据第一唤醒指令对SOC芯片进行上电。
其中，若检测到信号强度大于预设值，则表明SOC芯片处于一个射频场内，通过第一唤醒指令对SOC芯片进行初步唤醒，其中初步唤醒指的是对SOC芯片各个模块进行上电处理。
S230、提取输入射频信号的时钟信号，根据预设规则判断时钟信号是否处于稳定状态，并根据判断结果生成唤醒指示指令，并根据唤醒指示指令确定是否对SOC芯片进行唤醒。
其中，通过进一步判断输入射频信号的时钟信号是否处于稳定状态，确定SOC芯片所在射频场是否是稳定射频场。其中射频场包括稳定射频场和杂波射频场，稳定射频场指的是有读卡器等外部通信设备发出的射频场，杂波射频场指的是有噪声信号形成的射频场。
可选的，步骤S230包括：获取时钟信号的频率信息和幅值信息，并确定频率信息是否满足第一预设条件，且幅值信息是否满足第二预设条件；
若是，则生成第二唤醒信号，根据第二唤醒信号唤醒SOC芯片，并对输入射频信号进行处理；
若否，则生成取消唤醒信号，根据取消唤醒信号对SOC芯片进行下电处理。
本实施例中，通过时钟信号的频率信息和幅值信息判断SOC芯片所在射频场是否是稳定射频场。当未处于稳定射频场时，对SOC芯片进行下电处理，降低由于SOC芯片在上电状态导致的功耗。
可选的，参见图5，图5是本发明实施例二提供的一种射频信号处理的流程图，其中，对输入射频信号进行处理包括：
S310、获取输入射频信号，并确定输入射频信号的第一放大增益。
其中，对于每一个输入射频信号确定对应的第一放大增益，其中第一放大增益可以是通过多次迭代调节确定的，通过调节第一放大增益提高射频信号的接收灵敏度。
可选的，步骤S310包括：根据当前增益对输入射频信号进行信号放大，生成载波信号；提取载波信号的第一电压，比较第一电压与内部基准电压，并根据比较结果确定指示信号；根据指示信号生成增益调节信号，并根据增益调节信号调节当前增益，确定第一放大增益。
可选的，增益调节信号包括增益增大信号、增益减小信号和增益保持信号，相应的，并根据增益调节信号调节当前增益，确定放大增益，包括：若增益调节信号为增益增大信号，则第一放大增益为当前增益与基准增益的和，并重新确定指示信号；若增益调节信号为增益减小信号，则第一放大增益为当前增益与基准增益的差，并重新确定指示信号；若增益调节信号为增益保持信号，则停止对当前增益的调节，将当前增益确定为第一放大增益。
其中，基准增益指的是每一次增益调节时的增益变化量。本实施例中，当检测到增益调节信号为增益保持信号时，确定增益调节完成，并对经确定的放大增益处理生成的载波信号进行后续处理。
S320、根据放大增益对输入射频信号进行信号放大，生成载波信号。
S330、提取载波信号所携带的解析指令，并根据解析指令生成返回参数。
S340、将返回参数与载波信号的时钟信号进行合并，生成输出射频信号。
可选的，S340包括：将返回参数与载波信号的时钟信号进行合并，生成返回数据；将返回数据与载波信号的时钟信号进行同步，生成调制信号；对调制信号进行信号放大，生成输出射频信号并输出。
本实施例中，对调制信号进行信号放大，使得生成的输出射频信号具有较高的灵敏度，提高了射频信号的输出灵敏度。
可选的，在对调制信号进行信号放大之前，还包括：根据第一放大增益确定第二放大增益，第二放大增益与第一放大增益相匹配；根据第二放大增益对调制信号进行信号放大。
本实施例中，通过第一放大增益表征外部通信设备与SOC芯片所在终端距离，并生成与该距离匹配的第二放大增益，使得生成的输出射频信号与该距离相匹配，解决了固定增益确定的输出射频信号过大或过小，超出外部通信设备的通信距离的问题，提高了输出射频信号的适用性。
可选的，将返回参数与载波信号的时钟信号进行合并，生成输出射频信号之前，还包括：将解析指令传输至安全模块，对解析指令进行安全验证，并接收安全模块的反馈信息；若反馈信息为验证成功，则将返回参数与载波信号的时钟信号进行合并；若反馈信息为验证失败，则丢弃参数。
本实施例中，通过对解析指令的安全验证，提高了射频前端芯片与外部设备通信的安全性。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种SOC芯片，其特征在于，包括非接模块协处理器和非接通信模块，其中，
所述非接通信模块，与所述非接模块协处理器电连接，包括初步唤醒模块和时钟数据恢复模块；
初步唤醒模块，与所述非接模块协处理器电连接，用于检测所述SOC芯片所在射频场的场强，于检测到所述场强大于预设值时，向所述非接模块协处理器发送第一唤醒指令；
所述非接模块协处理器，与所述时钟数据恢复模块电连接，用于将所述第一唤醒指令发送至所述时钟数据恢复模块；
所述时钟数据恢复模块，用于根据所述第一唤醒指令进入工作状态，提取输入射频信号的时钟信号，并根据所述时钟信号向所述非接模块协处理器发送唤醒指示信号；
所述非接模块协处理器，还用于根据所述唤醒指示信号确定是否对SOC芯片进行唤醒；
所述SOC芯片还包括CPU内核，所述非接通信模块还包括可变增益放大器、指示电路和模拟解调器；其中，
所述可变增益放大器，用于在唤醒状态下将输入射频信号根据当前增益进行信号放大，并输出载波信号；
所述指示电路，分别与所述可变增益放大器和所述非接模块协处理器电连接，用于提取所述载波信号的第一电压，并根据所述第一电压和内部基准电压生成指示信号，并将所述指示信号发送至所述非接模块协处理器；
所述模拟解调器，与所述可变增益放大器和所述非接模块协处理器电连接，用于解析所述载波信号，并将生成的解析指令发送至所述非接模块协处理器；
所述非接模块协处理器，基于APB总线和AHB总线与所述CPU内核电连接，还用于将所述指示信号和所述解析指令发送至所述CPU内核，其中所述APB总线和AHB总线通过AHB toAPB总线桥连接；
所述CPU内核，用于根据所述指示信号生成增益调节信号，并将所述增益调节信号发送至所述非接模块协处理器，还用于在所述指示信号满足预设条件时，根据对应的解析指令生成返回参数；
所述非接模块协处理器，与所述可变增益放大器电连接，还用于所述增益调节信号发送至所述可变增益放大器，以使所述可变增益放大器调节所述当前增益，并根据调节生成的第一放大增益对所述输入射频信号进行信号放大；
所述CPU内核，还用于所述指示信号满足预设条件时，获取所述可变增益放大器的第一放大增益，根据所述第一放大增益确定第二放大增益，将所述第二放大增益发送至所述非接模块协处理器，其中，所述第二放大增益与所述第一放大增益相匹配；
所述非接模块协处理器，与所述放大器电连接，还用于将所述第二放大增益发送至所述放大器，以使所述放大器根据所述第二放大增益对调制信号进行信号放大。
2.根据权利要求1所述的SOC芯片，其特征在于，所述初步唤醒模块包括场强侦查电路和电源管理单元；其中，
所述场强侦查电路，与所述电源管理单元电连接，用于检测输入射频信号的场强，于检测到输入射频信号的场强大于预设值时，向所述电源管理单元发送第一启动指令；
所述电源管理单元，与所述非接模块协处理器电连接，用户根据所述第一启动指令进入工作状态，并向所述非接模块协处理器发送第一唤醒指令。
3.根据权利要求1所述的SOC芯片，其特征在于，所述时钟数据恢复模块具体用于：
获取所述时钟信号的频率信息和幅值信息，并确定所述频率信息是否满足第一预设条件，且所述幅值信息是否满足第二预设条件；
若是，则生成第二唤醒信号，若否，则生成取消唤醒信号；
相应的，所述非接模块协处理器具体用于：
根据所述第二唤醒信号唤醒所述SOC芯片，并对所述输入射频信号进行处理；或，
根据所述取消唤醒信号对所述SOC芯片进行下电处理。
4.根据权利要求1所述的SOC芯片，其特征在于，所述非接通信模块还包括还包括：数据同步模块和放大器；其中，
所述CPU内核，还用于根据所述指示信号生成状态控制信号，将所述状态控制信号基于所述非接模块协处理器发送至时钟数据恢复模块；
所述时钟数据恢复模块，与所述可变增益放大器电连接，用于接收所述状态控制信号，根据所述状态控制信号切换工作状态，还用于在使能状态下提取所述载波信号的时钟信号，将所述时钟信号发送至所述非接模块协处理器，并生成与所述时钟信号同源的放大器控制信号，其中所述工作状态包括使能状态和暂停状态；
所述非接模块协处理器，还用于根据所述时钟信号和所述返回参数生成返回数据；
所述数据同步模块，分别与所述时钟数据恢复模块和所述非接模块协处理器电连接，用于对所述时钟信号和所述返回数据进行同步，生成调制信号；
所述放大器，分别与所述时钟数据恢复模块和所述数据同步模块电连接，用于对所述调制信号进行信号放大，生成输出射频信号，并根据所述放大器控制信号在所述输出射频信号输出后进行能量消散；
所述SOC芯片还包括安全模块，所述安全模块与所述APB总线电连接，用于接收所述非接模块协处理器基于APB总线发送的解析指令，对所述解析指令进行安全验证，并生成验证信息，基于APB总线发送至所述非接模块协处理器；
所述非接模块协处理器，还用于验证信息为验证成功时，将所述返回参数与所述载波信号的时钟信号进行合并，生成返回数据，在验证信息为验证失败时，丢弃所述返回参数。
5.根据权利要求1所述的SOC芯片，其特征在于，所述SOC芯片还包括全局时钟管理模块，与所述AHB总线电连接，用于根据基准时钟信号和所述CPU内核发送的配置文件生成调制时钟信号，并根据调制时钟信号所述调节所述APB总线的时钟频率，以及与所述APB总线电连接的外设的工作状态，其中所述配置文件包含所述APB总线和所述外设的工作时钟信息。
6.根据权利要求4-5任一所述的SOC芯片，其特征在于，所述CPU内核为16/32bit混合指令CPU内核。
7.一种射频信号处理方法，其特征在于，包括：
获取输入射频信号，并获取所述输入射频信号的信号强度；
若检测到所述信号强度大于预设值，则生成第一唤醒指令，根据所述第一唤醒指令对SOC芯片进行上电；
提取所述输入射频信号的时钟信号，根据预设规则判断所述时钟信号是否处于稳定状态，并根据判断结果生成唤醒指示指令，并根据所述唤醒指示指令确定是否对SOC芯片进行唤醒；
对所述输入射频信号进行处理包括：
获取输入射频信号，并确定所述输入射频信号的第一放大增益；
根据所述放大增益对所述输入射频信号进行信号放大，生成载波信号；
提取所述载波信号所携带的解析指令，并根据所述解析指令生成返回参数；
将所述返回参数与所述载波信号的时钟信号进行合并，生成输出射频信号，包括：
将所述返回参数与所述载波信号的时钟信号进行合并，生成返回数据；
将所述返回数据与所述载波信号的时钟信号进行同步，生成调制信号；
对所述调制信号进行信号放大，生成输出射频信号并输出
在对所述调制信号进行信号放大之前，还包括：
根据所述第一放大增益确定第二放大增益，所述第二放大增益与所述第一放大增益相匹配；
根据所述第二放大增益对所述调制信号进行信号放大。
8.根据权利要求7所述的方法，其特征在于，提取所述输入射频信号的时钟信号，根据预设规则判断所述时钟信号是否处于稳定状态，并根据判断结果生成唤醒指示指令，并根据所述唤醒指示指令确定是否对SOC芯片进行唤醒，包括：
获取所述时钟信号的频率信息和幅值信息，并确定所述频率信息是否满足第一预设条件，且所述幅值信息是否满足第二预设条件；
若是，则生成第二唤醒信号，根据所述第二唤醒信号唤醒所述SOC芯片，并对所述输入射频信号进行处理；
若否，则生成取消唤醒信号，根据所述取消唤醒信号对所述SOC芯片进行下电处理。
9.根据权利要求7所述的方法，其特征在于，获取输入射频信号，并确定所述输入射频信号的第一放大增益，包括：
根据当前增益对所述输入射频信号进行信号放大，生成载波信号；
提取所述载波信号的第一电压，比较所述第一电压与内部基准电压，并根据比较结果确定指示信号；
根据所述指示信号生成增益调节信号，并根据所述增益调节信号调节所述当前增益，确定所述第一放大增益。
10.根据权利要求7所述的方法，其特征在于，将所述返回参数与所述载波信号的时钟信号进行合并，生成输出射频信号之前，还包括：
将所述解析指令传输至安全模块，对所述解析指令进行安全验证，并接收所述安全模块的反馈信息；
若所述反馈信息为验证成功，则将所述返回参数与所述载波信号的时钟信号进行合并；
若所述反馈信息为验证失败，则丢弃所述参数。
CN201711123113.0A 2017-11-14 2017-11-14 一种soc芯片及射频信号处理方法 Active CN107918596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711123113.0A CN107918596B (zh) 2017-11-14 2017-11-14 一种soc芯片及射频信号处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711123113.0A CN107918596B (zh) 2017-11-14 2017-11-14 一种soc芯片及射频信号处理方法

Publications (2)

Publication Number Publication Date
CN107918596A CN107918596A (zh) 2018-04-17
CN107918596B true CN107918596B (zh) 2023-09-05

Family

ID=61896152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711123113.0A Active CN107918596B (zh) 2017-11-14 2017-11-14 一种soc芯片及射频信号处理方法

Country Status (1)

Country Link
CN (1) CN107918596B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110083396A (zh) * 2019-04-19 2019-08-02 京东方科技集团股份有限公司 转运箱、转运***及其信息显示控制方法
CN110399331A (zh) * 2019-08-07 2019-11-01 北京智芯微电子科技有限公司 Soc芯片及soc芯片中降低时钟信号噪声的方法
CN113490191B (zh) * 2020-01-14 2024-05-31 荣耀终端有限公司 蓝牙通信方法及其介质和电子设备
CN112558750A (zh) * 2020-12-22 2021-03-26 广州粒子微电子有限公司 唤醒芯片的方法及装置
CN112506577B (zh) * 2021-02-05 2022-05-20 北京紫光青藤微***有限公司 唤醒***、近场通信装置及唤醒方法
CN112666405A (zh) * 2021-03-16 2021-04-16 北京紫光青藤微***有限公司 用于场强检测的方法、装置及通信设备
CN117130671A (zh) * 2023-01-16 2023-11-28 荣耀终端有限公司 一种***唤醒方法、电子设备及计算机可读存储介质
CN117094340B (zh) * 2023-10-17 2023-12-15 中诚华隆计算机技术有限公司 一种提高soc芯片nfc识别效率的方法
CN117114025B (zh) * 2023-10-25 2023-12-29 中诚华隆计算机技术有限公司 一种减少soc芯片能耗的方法
CN117119568B (zh) * 2023-10-25 2023-12-29 中诚华隆计算机技术有限公司 一种减少soc芯片非必要唤醒nfc识别进程的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689346A (zh) * 2002-10-22 2005-10-26 诺基亚有限公司 用于低功率无线电设备的应答器辅助唤醒的方法和设备
CN1965488A (zh) * 2004-04-23 2007-05-16 密克罗奇普技术公司 对射频发射应答机的可编程的选择性唤醒
CN101373981A (zh) * 2007-08-24 2009-02-25 上海兆富通信技术有限公司 基于无线唤醒技术的无线搜寻定位装置及其能耗控制方法
CN102625423A (zh) * 2011-03-10 2012-08-01 深圳市华奥通通信技术有限公司 一种无线通信***及其唤醒方法
CN105657804A (zh) * 2016-03-03 2016-06-08 上海大学 无线传感器网络的自适应监听匹配抗干扰方法
CN106937368A (zh) * 2015-12-31 2017-07-07 深圳友讯达科技股份有限公司 低功耗通信节点二次唤醒/休眠方法、节点及***
CN207489012U (zh) * 2017-11-14 2018-06-12 上海坤锐电子科技有限公司 一种soc芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011112909A2 (en) * 2010-03-12 2011-09-15 Sunrise Micro Devices, Inc. Power efficient communications
US20170064625A1 (en) * 2015-09-01 2017-03-02 Qualcomm Incorporated Coordinating receiver wakeup times used for wireless wide area networks and wireless local area networks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689346A (zh) * 2002-10-22 2005-10-26 诺基亚有限公司 用于低功率无线电设备的应答器辅助唤醒的方法和设备
CN1965488A (zh) * 2004-04-23 2007-05-16 密克罗奇普技术公司 对射频发射应答机的可编程的选择性唤醒
CN101373981A (zh) * 2007-08-24 2009-02-25 上海兆富通信技术有限公司 基于无线唤醒技术的无线搜寻定位装置及其能耗控制方法
CN102625423A (zh) * 2011-03-10 2012-08-01 深圳市华奥通通信技术有限公司 一种无线通信***及其唤醒方法
CN106937368A (zh) * 2015-12-31 2017-07-07 深圳友讯达科技股份有限公司 低功耗通信节点二次唤醒/休眠方法、节点及***
CN105657804A (zh) * 2016-03-03 2016-06-08 上海大学 无线传感器网络的自适应监听匹配抗干扰方法
CN207489012U (zh) * 2017-11-14 2018-06-12 上海坤锐电子科技有限公司 一种soc芯片

Also Published As

Publication number Publication date
CN107918596A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN107918596B (zh) 一种soc芯片及射频信号处理方法
CN207489012U (zh) 一种soc芯片
TWI512634B (zh) 近場通訊環境內工作的近場通訊裝置、在近場通訊環境內通訊的近場通訊裝置及其增益調節方法
US8922525B2 (en) Touch-controlled electronic device and method for reducing wireless signal interference to touch sensing function
US8958762B2 (en) Apparatus and method for power management
JP5335944B2 (ja) 測位および送信システム
KR100917607B1 (ko) 인체 통신 장치
US8843065B2 (en) Method and device for managing information exchange between for example a NFC controller and a set of at least two secure elements
KR102282717B1 (ko) Nfc 카드 리더기, 이를 포함하는 시스템 및 상기 카드 리더기의 동작 방법
KR102397906B1 (ko) 근거리 무선 통신 장치
US20200229091A1 (en) Control system for a radio frequency communication device
KR101976576B1 (ko) 무선랜에서 절전 방법 및 장치
US11916616B2 (en) Near field communication device having an event detector
JP4968283B2 (ja) 通信端末装置および通信システム
US20100064152A1 (en) Ic chip, information processing device, information processing system, and programs
US9684808B2 (en) Wireless communication apparatus and mobile device
CN107733457B (zh) 一种射频前端芯片及射频信号的处理方法
CN112039226A (zh) 用于nfc设备充电的设备和方法
US20220141772A1 (en) Rf communication devices and operating methods
US8811972B2 (en) Communication terminal and communication control method
CN110086508B (zh) 电压调整方法、***、存储介质及移动终端
CN207369020U (zh) 一种射频前端芯片
US10051577B2 (en) Communication apparatus, control method, and storage medium
EP4210397A1 (en) Electronic device for bluetooth communication and operation method thereof
CN108183732B (zh) 一种高频射频场中的射频卡检测电路及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant