CN107851515B - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN107851515B
CN107851515B CN201680043776.9A CN201680043776A CN107851515B CN 107851515 B CN107851515 B CN 107851515B CN 201680043776 A CN201680043776 A CN 201680043776A CN 107851515 B CN107851515 B CN 107851515B
Authority
CN
China
Prior art keywords
dielectric layer
capacitor
substrate
thickness
porous portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680043776.9A
Other languages
English (en)
Other versions
CN107851515A (zh
Inventor
荒川建夫
井上德之
佐伯洋昌
岩地直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107851515A publication Critical patent/CN107851515A/zh
Application granted granted Critical
Publication of CN107851515B publication Critical patent/CN107851515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/022—Electrolytes; Absorbents
    • H01G9/025—Solid electrolytes
    • H01G9/032—Inorganic semiconducting electrolytes, e.g. MnO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

本发明提供一种电容器，具有以下部分而构成：导电性多孔基材，具有多孔部；电介质层，位于多孔部上；以及上部电极，位于电介质层上，所述电容器的特征在于，在导电性多孔基材的多孔部中，细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上，电介质层由化合物形成，该化合物由起源与导电性多孔基材不同的原子构成。

Description

电容器及其制造方法
技术领域
本发明涉及电容器及其制造方法。
背景技术
近年来，伴随着电子设备的高密度安装化，要求具有更高的静电电容的电容器。作为这样的电容器，例如，在专利文献1公开了如下的层叠型固体电解电容器，其中，在由阀作用金属构成的阳极基体的表面具有电介质氧化皮膜层，在电介质氧化皮膜层上层叠了固体电解质层，进而层叠了形成有导电体层的单板电容器元件。在这种电容器中，电介质氧化皮膜例如像在非专利文献1或2记载的那样，通过使基材的表面的金属(例如，铝)氧化而形成，即，通过进行阳极氧化处理而形成。
在先技术文献
专利文献
专利文献1：国际公开第2009/118774号
非专利文献
非专利文献1：电解液阴极铝电解电容器日本蓄电器工业永田著(1983)
非专利文献2：表面科学Vol.19，No12，pp.772-780，1998
发明内容
发明要解决的课题
本发明的发明人们为了得到具有更高的静电电容的电容器，尝试了作为导电性基材而使用导电性多孔基材，并使多孔部的壁的厚度(即，细孔间的厚度)更小，使基材的表面积更大。然而，本发明的发明人们注意到，在通过阳极氧化处理形成了电介质层的情况下，若使多孔部的壁的厚度过小，则静电电容不会充分提高。本发明的发明人们对该问题进行了研究，结果认为其原因在于，若多孔部的壁的厚度过小，则壁的部分的金属全部成为金属氧化物(即，基材的金属被侵蚀)而消失，在该部分无法形成静电电容形成部。
本发明的目的在于，提供一种能够使用导电性多孔基材得到更高的静电电容的电容器及其制造方法。
用于解决课题的技术方案
本发明的发明人们进行了精心研究，结果发现，通过使用如下的导电性多孔基材并将电介质层设为阳极氧化被膜以外，从而能够得到具有更高的静电电容的电容器，在上述导电性多孔基材中，多孔部的细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分或细孔间的基材厚度为50nm以下的部分存在多孔部的基材整体的5％以上。
根据本发明的第一要旨，提供一种电容器，其具有以下部分而构成：
具有多孔部的导电性多孔基材；
位于多孔部上的电介质层；以及
位于电介质层上的上部电极，所述电容器的特征在于，
在导电性多孔基材的多孔部中，细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上，
电介质层由化合物形成，该化合物由起源与导电性多孔基材不同的原子构成。
根据本发明的第二要旨，提供一种电容器，其具有以下部分而构成：
具有多孔部的导电性多孔基材；
位于多孔部上的电介质层；以及
位于电介质层上的上部电极，所述电容器的特征在于，
在导电性多孔基材的多孔部中，细孔间的基材厚度为50nm以下的部分存在多孔部整体的5％以上，
电介质层由化合物形成，该化合物由起源与导电性多孔基材不同的原子构成。
根据本发明的第三要旨，提供一种电容器的制造方法，其包括：
准备具有多孔部的导电性多孔基材；
在导电性多孔基材的多孔部上，在不使基材氧化的情况下形成电介质层；以及
在得到的电介质层上形成上部电极，所述电容器的制造方法的特征在于，
使用在多孔部中细孔间的基材厚度相对于应形成的电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上的导电性多孔基材。
根据本发明的第四要旨，提供一种电容器的制造方法，其包括：
准备具有多孔部的导电性多孔基材；
在导电性多孔基材的多孔部上，在不使基材氧化的情况下形成电介质层；以及
在得到的电介质层上形成上部电极，所述电容器的制造方法的特征在于，
使用细孔间的基材厚度为50nm以下的部分存在多孔部整体的5％以上的导电性多孔基材。
发明效果
根据本发明，通过使用如下的导电性多孔基材，并将电介质层设为阳极氧化被膜以外，从而能够提供具有更高的静电电容的电容器，在上述导电性多孔基材中，多孔部的细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分或细孔间的基材厚度为50nm以下的部分存在多孔部整体的5％以上。
附图说明
图1(a)是本发明的一个实施方式中的电容器1的概略剖视图，图1(b)是电容器1的导电性金属基板的概略俯视图。
图2(a)是图1的电容器的高空隙率部的放大图，图2(b)是示意性地示出高空隙率部中的层构造的图。
具体实施方式
关于本发明的电容器，以下一边参照附图一边进行详细说明。但是，本实施方式的电容器以及各构成要素的形状以及配置等并不限定于图示的例子。
在图1(a)示出本实施方式的电容器1的概略剖视图，在图1(b)示出导电性多孔基材2的概略俯视图。此外，在图2(a)示出导电性多孔基材2的高空隙率部12的放大图，在图2(b)示意性地示出高空隙率部12、电介质层4以及上部电极6的层构造。
如图1(a)、图1(b)、图2(a)以及图2(b)所示，本实施方式的电容器1具有大致长方体形状，概略性地，具有以下部分而构成：具有多孔部的导电性多孔基材2；形成在导电性多孔基材2上的电介质层4；以及形成在电介质层4上的上部电极6。导电性多孔基材2在一个主表面(第一主表面)侧具有空隙率相对高的高空隙率部(多孔部)12和空隙率相对低的低空隙率部14。高空隙率部12位于导电性多孔基材2的第一主表面的中央部，低空隙率部14位于其周围。即，低空隙率部14包围高空隙率部12。高空隙率部12具有多孔构造，即，相当于本发明的多孔部。此外，导电性多孔基材2在另一个主表面(第二主表面)侧具有支承部10。即，高空隙率部12以及低空隙率部14构成导电性多孔基材2的第一主表面，支承部10构成导电性多孔基材2的第二主表面。在图1(a)中，第一主表面为导电性多孔基材2的上表面，第二主表面为导电性多孔基材2的下表面。在电容器1的末端部中，在电介质层4与上部电极6之间存在绝缘部16。电容器1在上部电极6上具备第一外部电极18，且在导电性多孔基材2的支承部10侧的主表面上具备第二外部电极20。在本实施方式的电容器1中，第一外部电极18与上部电极6电连接，第二外部电极20与支承部10电连接。上部电极6与导电性多孔基材2的高空隙率部12隔着电介质层4彼此相向，若对上部电极6和导电性多孔基材2通电，则能够在电介质层4积存电荷。
上述导电性多孔基材2只要具有多孔构造且表面为导电性，则其材料以及结构没有限定。例如，作为导电性多孔基材，可举出多孔质金属基材或者在多孔质二氧化硅材料、多孔质碳材料或多孔质陶瓷烧结体的表面形成了导电性的层的基材等。在优选的方式中，导电性多孔基材为多孔质金属基材。若使用Si等半导体作为基材，则电阻高，电容器的等效串联电阻(ESR：Equivalent Series Resistance)变大，因此不优选。
作为构成上述多孔质金属基材的金属，例如可举出铝、钽、镍、铜、钛、铌和铁的金属、以及不锈钢、硬铝等合金等。优选地，多孔质金属基材为铝多孔基材。
上述导电性多孔基材2在一个主表面(第一主表面)侧具有高空隙率部12以及低空隙率部14，且在另一个主表面(第二主表面)侧具有支承部10。
在本说明书中，所谓“空隙率”，是指在导电性多孔基材中空隙所占的比例。该空隙率能够像下述的那样测定。另外，上述多孔部的空隙在制作电容器的工艺中最终能够被电介质层以及上部电极等填充，但是上述“空隙率”并不考虑像这样被填充的物质，被填充的地方也视作空隙而进行计算。
首先，通过FIB(聚焦离子束：Focused Ion Beam)微采样法对导电性多孔基材进行加工而加工成60nm以下的厚度的薄片试样。通过STEM(扫描透射型电子显微镜：ScanningTransmission Electron Microscope)-EDS(能量分散型X射线分析：Energy dispersiveX-ray spectrometry)映射分析对该薄片试样的给定的区域(3μm×3μm)进行测定。求出在映射测定视野内存在构成导电性多孔基材的材料的面积。然后，能够根据下述等式计算空隙率。对任意3处进行该测定，将测定值的平均值作为空隙率。
空隙率(％)＝((测定面积-存在构成基材的材料的面积)/测定面积)×100
在本说明书中，所谓“高空隙率部”，意味着空隙率高于导电性多孔基材的支承部以及低空隙率部的部分，相当于本发明的多孔部。
上述高空隙率部12具有多孔构造。具有多孔构造的高空隙率部12增大导电性多孔基材的比表面积，进一步增大电容器的静电电容。
从增大比表面积、进一步增大电容器的静电电容的观点出发，高空隙率部的空隙率可以优选为20％以上，更优选为30％以上，进一步优选为35％以上。此外，从确保机械强度的观点出发，优选为90％以下，更优选为80％以下。
此外，若空隙率过大，则基材的存在比例变得过小而难以确保大的表面积。因此，在优选的方式中，基材的存在比例为20％以上，更优选为25％以上，进一步优选为30％以上。在此，所谓基材的存在比例，能够与空隙率的测定同样地，通过STEM-EDS映射分析对通过FIB加工得到的基材的剖面进行测定，并根据下述等式进行计算。
基材的存在比例(％)＝(存在构成基材的材料的面积/测定面积)×100
高空隙率部并无特别限定，优选具有30倍以上且10000倍以下的扩面率，更优选具有50倍以上且5000倍以下的扩面率，例如，具有200倍以上且600倍以下的扩面率。在此，所谓扩面率，意味着每单位投影面积的表面积。每单位投影面积的表面积能够使用BET比表面积测定装置根据液氮温度下的氮的吸附量来求出。
此外，扩面率还能够通过以下的方法来求出。以宽度X横跨厚度(高度)T方向整体拍摄试样的剖面(在厚度方向上切割而得到的剖面)的STEM(扫描透射型电子显微镜)图像(在不能一次拍摄的情况下，也可以连结多个图像)。测定得到的宽度为X且高度为T的剖面的细孔表面的总路径长度L(细孔表面的合计的长度)。在此，将上述宽度为X且高度为T的剖面作为一个侧面并将多孔基材表面作为一个底面的正四棱柱区域中的细孔表面的总路径长度成为LX。此外，该正四棱柱的底面积成为X2。因此，扩面率能够求出为LX/X2＝L/X。
在高空隙率部(即，多孔部)中，细孔间的基材厚度(即，多孔部的壁的厚度)相对于电介质层的厚度为1.2倍以下的部分存在多孔部的基材整体的5％以上，优选存在15％以上，更优选存在25％以上。通过将细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分设为多孔部的基材整体的5％以上，从而能够确保更大的静电电容。此外，细孔间的基材厚度(即，多孔部的壁的厚度)相对于电介质层的厚度为1.2倍以下的部分可以优选为80％以下，更优选为70％以下。通过将相对于电介质层的厚度为1.2倍以下的部分设为80％以下，从而多孔部的机械强度提高，能够降低由电容器的破坏造成的短路不良，且容易降低电极电阻而维持良好的ESR特性。
在一个方式中，在高空隙率部(即，多孔部)中，细孔间的基材厚度(即，多孔部的壁的厚度)为50nm以下例如为30nm以下或10nm以下的部分存在多孔部的基材整体的5％以上，优选存在15％以上，更优选存在25％以上。通过将细孔间的基材厚度为50nm以下的部分设为5％以上，从而能够确保更大的静电电容。此外，细孔间的基材厚度(即，多孔部的壁的厚度)为50nm以下例如为30nm以下或10nm以下的部分可以优选为80％以下，更优选为70％以下。通过将给定的厚度的部分设为80％以下，从而多孔部的机械强度变高，能够降低由电容器的破坏造成的短路不良，且容易降低电极电阻而维持良好的ESR特性。
所谓细孔间的基材厚度，意味着将通过FIB加工得到的基材的多孔部的剖面用TEM进行观察而得到的图像中的细孔间的基材部分(隔开细孔和细孔的壁)的厚度。
细孔间的基材厚度为给定的厚度以下的部分的比例能够通过如下方式进行计算，即，对于通过FIB加工得到的基材的多孔部的剖面，观察用TEM获取的图像，算出存在基材的部分的面积(像素单位，以下也称为“初始像素值”)，接下来，通过进行图像处理，从而将基材的厚度为给定的值以下的部分(例如，厚度相对于电介质层的厚度为1.2倍的部分或厚度为50nm以下的部分)从图像中消去，算出剩余的基材部分的面积(像素单位，以下也称为“处理后像素值”)，并通过下述的式子进行计算。
给定的厚度以下的部分的比例(％)＝100-((处理后像素值/初始像素值)×100)
在本说明书中，所谓“低空隙率部”，是指与高空隙率部相比较空隙率低的部分。优选地，低空隙率部的空隙率低于高空隙率部的空隙率，且为支承部的空隙率以上。
低空隙率部的空隙率优选为30％以下，更优选为20％以下。此外，低空隙率部的空隙率也可以为0％。即，低空隙率部可以具有多孔构造，也可以不具有多孔构造。低空隙率部的空隙率越低，电容器的机械强度越提高。
另外，低空隙率部在本发明中并非必需的构成要素，也可以不存在。例如，在图1(a)中，也可以不存在低空隙率部14而使支承部10露出在上方。
虽然在本实施方式中，导电性多孔基材的一个主表面由高空隙率部以及存在于其周围的低空隙率部构成，但是本发明并不限定于此。即，高空隙率部以及低空隙率部的存在位置、设置数目、大小、形状、两者的比率等并无特别限定。例如，导电性多孔基材的一个主表面也可以仅由高空隙率部构成。此外，通过调整高空隙率部与低空隙率部的比率，能够控制电容器的静电电容。
上述高空隙率部12的厚度并无特别限定，能够根据目的而适当地选择，例如可以为2μm以上，优选为10μm以上，且优选为1000μm以下，更优选为300μm以下，进一步优选为50μm以下。另外，所谓高空隙率部的厚度(即，多孔部的厚度)，意味着假设细孔全部被填补的情况下的高空隙率部的厚度。
为了发挥作为支承体的功能，导电性多孔基材的支承部的空隙率优选为更小，具体地，优选为15％以下，更优选为实质上不存在空隙。
上述支承部10的厚度并无特别限定，但是为了提高电容器的机械强度，优选为1μm以上，例如可以是3μm以上、5μm以上或10μm以上。此外，从电容器的低高度化的观点出发，优选为500μm以下，例如可以为100μm以下或20μm以下。
上述导电性多孔基材2的厚度并无特别限定，能够根据目的而适当地选择，例如可以为3μm以上，优选为15μm以上，且例如可以为1000μm以下，优选为100μm以下，更优选为70μm以下，进一步优选为50μm以下。
导电性多孔基材2的制造方法并无特别限定。例如，导电性多孔基材2能够通过用如下的方法对适当的金属材料进行处理来制造，该方法是，形成多孔构造的方法，使多孔构造崩溃(被填补)的方法，或去除多孔构造部分的方法，或将它们进行了组合的方法。
用于制造导电性多孔基材的金属材料可以是多孔质金属材料(例如，蚀刻后的箔)、或不具有多孔构造的金属材料(例如，金属箔)、或将这些材料进行了组合的材料。进行组合的方法并无特别限定，例如，可举出焊接或通过导电性粘接材料等进行粘合的方法。
作为使多孔构造崩溃(被填补)的方法，并无特别限定，例如可举出通过激光照射等使金属熔融而使孔崩溃的方法或通过模具加工、冲压加工进行压缩而使孔崩溃的方法。作为上述激光，并无特别限定，可举出CO2激光、YAG激光、受激准分子激光、光纤激光以及飞秒激光、皮秒激光和纳秒激光等全固体脉冲激光。因为能够更精细地控制形状以及空隙率，所以优选为飞秒激光、皮秒激光以及纳秒激光等全固体脉冲激光。
作为去除多孔构造部分的方法，并无特别限定，例如可举出划片加工或烧蚀(ablation)加工。
在一个方法中，导电性多孔基材2能够通过准备多孔质金属材料并使与该多孔质金属基材的支承部10以及低空隙率部14对应的地方的孔崩溃(被填补)而进行制造。
支承部10以及低空隙率部14无需同时形成，可以单独形成。例如，可以首先对与多孔金属基材的支承部10对应的地方进行处理而形成支承部10，接下来对与低空隙率部14对应的地方进行处理而形成低空隙率部14。
在另一个方法中，导电性多孔基材2能够通过对不具有多孔构造的金属基材(例如，金属箔)的与高空隙率部对应的地方进行处理而形成多孔构造来进行制造。
在又一个方法中，不具有低空隙率部14的导电性多孔基材2能够通过如下方式来制造，即，使多孔质金属材料的与支承部10对应的地方的孔崩溃，接下来，将与低空隙率部14对应的地方去除。
在本实施方式的电容器1中，在高空隙率部12以及低空隙率部14上形成有电介质层4。
本发明的电介质层由化合物形成，该化合物由起源与导电性多孔基材不同的原子构成。优选通过沉积法形成。即，在本发明的电介质层中实质上不包含源自导电性多孔基材的原子。因此，通过使导电性多孔基材的表面氧化的阳极氧化处理而得到的阳极氧化皮膜被从本发明的电介质层除去。
关于形成上述电介质层4的材料，只要是绝缘性的，就没有特别限定，优选地，可举出：AlOx(例如，Al2O3)、SiOx(例如，SiO2)、AlTiOx、SiTiOx、HfOx、TaOx、ZrOx、HfSiOx、ZrSiOx、TiZrOx、TiZrWOx、TiOx、SrTiOx、PbTiOx、BaTiOx、BaSrTiOx、BaCaTiOx、SiAlOx等金属氧化物；AlNx、SiNx、AlScNx等金属氮化物；或AlOxNy、SiOxNv、HfSiOxNy、SiCxOyNz等金属氮氧化物，优选为AlOx、SiOx、SiOxNy、HfSiOx。另外，上述的式子仅表现材料的构成，并不限定组成。即，附于“O”以及“N”的x、y以及z可以为大于0的任意的值，包含金属元素在内的各元素的存在比率是任意的。
电介质层的厚度并无特别限定，例如，优选为3nm以上且100nm以下，更优选为5nm以上且50nm以下。通过将电介质层的厚度设为3nm以上，优选设为5nm以上，从而能够提高绝缘性，能够减小漏电流。此外，通过将电介质层的厚度设为100nm以下，从而能够得到更大的静电电容。
上述电介质层优选通过气相法，例如，真空蒸镀法、化学蒸镀(CVD：ChemicalVapor Deposition)法、溅射法、原子层沉积(ALD：Atomic Layer Deposition)法、脉冲激光沉积法(PLD：Pulsed Laser Deposition)等来形成，或者通过使用超临界流体的方法来形成。因为连多孔构件的细孔的细微部也能够形成更均质且致密的膜，所以更优选ALD法。
在本实施方式的电容器1中，在电介质层4的末端部设置有绝缘部16。通过设置绝缘部16，从而能够防止设置于其上的上部电极6与导电性多孔基材2间的短路(short)。
另外，虽然在本实施方式中，绝缘部16存在于低空隙率部14上的整体，但是并不限定于此，可以仅存在于低空隙率部14的一部分，此外，也可以超出低空隙率部而存在至高空隙率部上。
此外，虽然在本实施方式中，绝缘部16位于电介质层4与上部电极6之间，但是并不限定于此。绝缘部16只要位于导电性多孔基材2与上部电极6之间即可，例如，也可以位于低空隙率部14与电介质层4之间。
关于形成绝缘部16的材料，只要是绝缘性的，就没有特别限定，但是在以后利用原子层沉积法的情况下，优选为具有耐热性的树脂。作为形成绝缘部16的绝缘性材料，优选各种玻璃材料、陶瓷材料、聚酰亚胺类树脂、氟类树脂。
绝缘部16的厚度并无特别限定，但是从更可靠地防止端面放电的观点出发，优选为0.3μm以上，例如，可以为1μm以上或10μm以上。此外，从电容器的低高度化的观点出发，优选为100μm以下，例如，可以为50μm以下或20μm以下。
另外，在本发明的电容器中，绝缘部16不是必需的要素，也可以不存在。
在本实施方式的电容器1中，在上述电介质层4以及绝缘部16上形成有上部电极6。
关于构成上述上部电极6的材料，只要是导电性的，就没有特别限定，可举出Ni、Cu、Al、W、Ti、Ag、Au、Pt、Zn、Sn、Pb、Fe、Cr、Mo、Ru、Pd、Ta以及它们的合金例如CuNi、AuNi、AuSn、以及TiN、TiAlN、TiON、TiAlON、TaN等金属氮化物、金属氮氧化物、导电性高分子(例如，PEDOT(聚(3，4-乙撑二氧基噻吩))、聚吡咯、聚苯胺)等，优选为TiN、TiON。
上部电极的厚度并无特别限定，例如，优选为3nm以上，更优选为10nm以上。通过将上部电极的厚度设为3nm以上，从而能够减小上部电极本身的电阻。
上部电极可以通过ALD法形成。通过使用ALD法，从而能够使电容器的静电电容更大。作为其它方法，也可以通过能够被覆电介质层并实质上填补导电性多孔基材的细孔的化学蒸镀(CVD：Chemical Vapor Deposition)法、镀覆、偏压溅射、Sol-Gel(溶胶-凝胶)法、导电性高分子填充等方法来形成上部电极。优选地，可以通过ALD法在电介质层上形成导电性膜，并从其上起通过其它方法用导电性材料，优选用电阻更小的物质来填充细孔而形成上部电极。通过设为这种结构，从而能够有效地得到更高的静电电容密度以及低的ESR。另外，空隙无需用上部电极完全填补，也可以残存一部分空隙。此外，该空隙也可以用树脂或玻璃等填充。
另外，在形成上部电极后，在上部电极不具有作为电容器电极的充分的导电性的情况下，也可以通过溅射、蒸镀、镀覆等方法在上部电极的表面追加形成由Al、Cu、Ni等构成的引出电极层。
在本实施方式中，在上部电极6上形成有第一外部电极18。
在本实施方式中，在导电性多孔基材2的支承部10侧的主表面上形成有第二外部电极20。
构成上述第一外部电极18以及第二外部电极20的材料并无特别限定，例如可举出Au、Pb、Pd、Ag、Sn、Ni、Cu等金属和合金、以及导电性高分子等。第一外部电极的形成方法并无特别限定，例如能够使用CVD法、电解镀覆、无电解镀覆、蒸镀、溅射、导电性膏的烧附等，优选为电解镀覆、无电解镀覆、蒸镀、溅射等。
另外，虽然上述第一外部电极18以及第二外部电极20设置在电容器的上表面以及下表面的整体，但是并不限定于此，能够以任意的形状以及大小仅设置在各面的一部分。此外，上述第一外部电极18以及第二外部电极20不是必需的要素，也可以不存在。在该情况下，上部电极6还作为第一外部电极而发挥功能，支承部10还作为第二外部电极而发挥功能。即，上部电极6与支承部10也可以作为一对电极而发挥功能。在该情况下，可以是，上部电极6作为阳极而发挥功能，支承部10作为阴极而发挥功能。或者，也可以是，上部电极6作为阴极而发挥功能，支承部10作为阳极而发挥功能。
在本实施方式中，电容器的末端部(优选为周边部)的厚度可以与中央部的厚度相同或小于中央部的厚度，优选相同。在末端部中，层叠的层的数目多，此外，还容易产生由切断造成的厚度的变化，因此厚度的偏差可能变大。因此，通过减小末端部的厚度，从而能够减小对电容器的外形尺寸(特别是厚度)的影响。另一方面，末端部的厚度也可以大于中央部的厚度。
虽然在本实施方式中，电容器为大致长方体形状，但是本发明并不限定于此。本发明的电容器可以设为任意的形状，例如，平面形状可以为圆状、椭圆状或圆角的四边形等。
以上对本实施方式的电容器1进行了说明，但是本发明的电容器能够进行各种改变。
例如，也可以在各层之间具有用于提高层间的密接性的层，或用于防止各层间的成分的扩散的缓冲层等。此外，也可以在电容器的侧面等具有保护层。
此外，虽然在上述实施方式中，电容器的末端部依次设置有导电性多孔基材2、电介质层4、绝缘部16、上部电极6，但是本发明并不限定于此。例如，关于该设置顺序，只要绝缘部16位于上部电极6与导电性多孔基材2之间，就没有特别限定，例如，也可以按导电性多孔基材2、绝缘部16、电介质层4、上部电极6的顺序进行设置。
进而，虽然在上述实施方式的电容器1中，上部电极以及外部电极存在至电容器的边缘部，但是本发明并不限定于此。在一个方式中，上部电极(优选为上部电极以及第一外部电极)与电容器的边缘部隔离地设置。通过像这样设置，从而能够防止端面放电。即，上部电极可以不形成为覆盖导电性多孔基材的全部，上部电极也可以形成为仅覆盖高空隙率部。
进而，虽然本发明的电容器仅在一个主表面具有多孔部，但是也可以隔着支承部在两个主表面具有多孔部。
本发明的电容器能够通过使用如下导电性多孔基材并利用阳极氧化处理以外的方法来形成电介质层而得到，在上述导电性多孔基材中，在多孔部中，细孔间的基材厚度相对于应形成的电介质层的厚度为1.2倍以下的部分或细孔间的基材厚度为50nm以下的部分存在多孔部的基材整体的5％以上。
即，在一个方式中，本发明的电容器能够通过如下的方法来制造，该方法包括：
准备具有多孔部的导电性多孔基材；
在多孔部上，通过原子层沉积法在不使基材实质上氧化的情况下形成电介质层；以及
在得到的电介质层上形成上部电极，该方法的特征在于，
使用在多孔部中细孔间的基材厚度相对于应形成的电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上的导电性多孔基材。
在另一个方式中，本发明的电容器能够通过如下的方法来制造，该方法包括：
准备具有多孔部的导电性多孔基材；
在多孔部上通过原子层沉积法在不使基材实质上氧化的情况下形成电介质层；以及
在得到的电介质层上形成上部电极，该方法的特征在于，
使用细孔间的基材厚度为50nm以下的部分存在多孔部整体的5％以上的导电性多孔基材。
优选地，在上述的制造方法中，电介质层通过气相法，例如真空蒸镀法、化学蒸镀(CVD：Chemical Vapor Deposition)法、溅射法、原子层沉积(ALD：Atomic LayerDeposition)法、脉冲激光沉积法(PLD：Pulsed Laser Deposition)等来形成，或者通过使用超临界流体的方法来形成。更优选地，电介质层通过原子层沉积法来形成。
实施例
实施例1
作为导电性多孔基材，使用了厚度为100μm且仅在单侧的面形成了多孔部(多孔部厚度为60μm)的、比表面积为6m2/g的蚀刻后的铝箔。
在此，使用聚焦离子束装置(SII NanoTechnology株式会社制造，SM 13050SE)对所使用的蚀刻后的铝箔进行FIB加工，进行薄片加工，使得厚度为大约50nm。另外，使用Ar离子研磨装置(GATAN公司制造，PIPS型号691)去除了薄片化时生成的FIB受损层。对于进行FIB加工而得到的铝蚀刻箔的多孔部的剖面，通过TEM(日本电子株式会社制造，JEM-2200FS)观察了3μm×3μm的区域。测定了多孔部的剖面的中央部分的区域的图像整体的面积，结果为226572像素。此外，对该图像的任意的3处测定了铝基材的部分的面积，结果平均为91964像素。进而，对该TEM图像进行处理，消去基材的厚度为48nm以下的区域，并测定了剩余的基材部分的面积，结果3处的平均为84762像素。
接着，在多孔部上使用原子层沉积法作为电介质层而形成了厚度为40nm的Al2O3膜。接下来，使用原子层沉积法作为上部电极而形成了厚度为100nm的TiN膜。进而，通过镀覆法在上部电极上形成厚度为2μm的Cu镀膜，得到了实施例1的电容器。
比较例1
对于电介质层，除了通过阳极氧化法形成了电介质层以外，与实施例1同样地制作了比较例1的电容器。
(试验例)
对于在上述中制作的实施例1以及比较例1的电容器，通过交流阻抗法测定了静电电容。将结果示于表1。此外，对于电容器，也与蚀刻后的铝箔同样地，测定了多孔部中的基材的存在比例(基材的存在比例)以及相对于电介质层的厚度为1.2倍以下(48nm以下)的部分的比例(1.2倍以下比例)，并一同示出。
[表1]
根据以上结果可确认，在使用了细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分存在多孔部整体的大约8％的导电性多孔基材的情况下，通过使用原子层沉积法，从而可得到比使用阳极氧化高大约14％的静电电容。推测这是因为，在原子层沉积法中，基材未被侵蚀，基材的存在比例以及1.2倍以下比例在电介质层形成前后不变化，相对于此，在阳极氧化法中，基材的薄的部分被侵蚀(溶解)，该部分不能作为静电电容形成部而发挥功能。
实施例2～18
除了将使用的基材替换为表2所示的基材以外，与实施例1同样地制作了实施例2～18的电容器。
比较例2
除了将使用的基材替换为表2所示的基材以外，与实施例1同样地制作了比较例2的电容器。
(试验例)
与上述同样地，测定了制作的电容器中的基材的存在比例、静电电容、以及1.2倍以下比例。将结果示于下述表2。
[表2]
如表2所示，可确认，细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上的本发明的电容器，具有高于比较例2的静电电容密度，在比较例2中，细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分存在多孔部整体的3％。
另外，通过其它试验确认到，基材的比例为15％以下的电容器即使在基材厚度在本申请发明的范围内的情况下也会产生短路不良。认为这是因为，基材少，从而导电性多孔基材的强度弱。
产业上的可利用性
本发明的电容器具有高的静电电容，因此适合用于各种电子设备。本发明的电容器安装在基板上而作为电子部件使用。或者，本发明的电容器埋入到基板、内插器内而作为电子部件使用。
附图标记说明
1：电容器；
2：导电性多孔基材；
4：电介质层；
6：上部电极；
10：支承部；
12：高空隙率部(多孔部)；
14：低空隙率部；
16：绝缘部；
18：第一外部电极；
20：第二外部电极。

Claims (13)

1.一种电容器，具有以下部分而构成：
导电性多孔基材，具有多孔部；
电介质层，位于多孔部上；以及
上部电极，位于电介质层上，所述电容器的特征在于，
在导电性多孔基材的多孔部中，细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上，基材的存在比例为20％以上，
电介质层由化合物形成，该化合物由起源与导电性多孔基材不同的原子构成。
2.根据权利要求1所述的电容器，其特征在于，
细孔间的基材厚度相对于电介质层的厚度为1.2倍以下的部分为15％以上。
3.根据权利要求1或2所述的电容器，其特征在于，
电介质层通过气相法或使用超临界流体的方法形成。
4.根据权利要求1或2所述的电容器，其特征在于，
电介质层通过原子层沉积法形成。
5.根据权利要求3所述的电容器，其特征在于，
电介质层通过原子层沉积法形成。
6.一种电容器，具有以下部分而构成：
导电性多孔基材，具有多孔部；
电介质层，位于多孔部上；以及
上部电极，位于电介质层上，所述电容器的特征在于，
在导电性多孔基材的多孔部中，细孔间的基材厚度为50nm以下的部分存在多孔部整体的5％以上，基材的存在比例为20％以上，
电介质层由化合物形成，该化合物由起源与导电性多孔基材不同的原子构成。
7.根据权利要求6所述的电容器，其特征在于，
细孔间的基材厚度为50nm以下的部分为15％以上。
8.根据权利要求6或7所述的电容器，其特征在于，
电介质层通过气相法或使用超临界流体的方法形成。
9.根据权利要求6或7所述的电容器，其特征在于，
电介质层通过原子层沉积法形成。
10.根据权利要求8所述的电容器，其特征在于，
电介质层通过原子层沉积法形成。
11.一种电容器的制造方法，包括：
准备具有多孔部的导电性多孔基材；
在导电性多孔基材的多孔部上，在不使基材氧化的情况下形成电介质层；以及
在得到的电介质层上形成上部电极，
所述电容器的制造方法的特征在于，
使用在多孔部中细孔间的基材厚度相对于应形成的电介质层的厚度为1.2倍以下的部分存在多孔部整体的5％以上、基材的存在比例为20％以上的导电性多孔基材。
12.一种电容器的制造方法，包括：
准备具有多孔部的导电性多孔基材；
在导电性多孔基材的多孔部上，在不使基材氧化的情况下形成电介质层；以及
在得到的电介质层上形成上部电极，
所述电容器的制造方法的特征在于，
使用细孔间的基材厚度为50nm以下的部分存在多孔部整体的5％以上、基材的存在比例为20％以上的导电性多孔基材。
13.根据权利要求11或12所述的制造方法，其特征在于，
通过原子层沉积法形成电介质层。
CN201680043776.9A 2015-08-12 2016-07-22 电容器及其制造方法 Active CN107851515B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-159578 2015-08-12
JP2015159578 2015-08-12
PCT/JP2016/071562 WO2017026247A1 (ja) 2015-08-12 2016-07-22 コンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
CN107851515A CN107851515A (zh) 2018-03-27
CN107851515B true CN107851515B (zh) 2019-09-24

Family

ID=57983089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680043776.9A Active CN107851515B (zh) 2015-08-12 2016-07-22 电容器及其制造方法

Country Status (5)

Country Link
US (1) US20180158611A1 (zh)
JP (1) JP6558439B2 (zh)
CN (1) CN107851515B (zh)
TW (1) TWI634573B (zh)
WO (1) WO2017026247A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7445875B2 (ja) 2019-02-28 2024-03-08 パナソニックＩｐマネジメント株式会社 電解コンデンサ用電極箔、電解コンデンサおよびその製造方法
KR20220116560A (ko) 2020-06-29 2022-08-23 티디케이가부시기가이샤 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
JPWO2022230412A1 (zh) 2021-04-28 2022-11-03

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340091A (ja) * 1998-05-25 1999-12-10 Toyota Central Res & Dev Lab Inc コンデンサー及びその製造方法
CN1748271A (zh) * 2003-02-07 2006-03-15 昭和电工株式会社 电容器及该电容器的制造方法
JP2013157392A (ja) * 2012-01-27 2013-08-15 Tdk Corp 多孔質アルミニウム焼結体、固体電解コンデンサ用陽極電極材及び固体電解コンデンサ
WO2014097698A1 (ja) * 2012-12-17 2014-06-26 昭和電工株式会社 タングステン微粉の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW235392B (zh) * 1992-06-02 1994-12-01 Philips Electronics Nv
JP2009164412A (ja) * 2008-01-08 2009-07-23 Kobe Steel Ltd 多孔質金属薄膜およびその製造方法、ならびにコンデンサ
US20100123993A1 (en) * 2008-02-13 2010-05-20 Herzel Laor Atomic layer deposition process for manufacture of battery electrodes, capacitors, resistors, and catalyzers
EP2396817A4 (en) * 2009-02-12 2014-08-20 Laor Consulting Llc SINTERED NANOPORENE ELECTROCONDENSOR, ELECTROCHEMICAL CAPACITOR AND BATTERY THEREFOR, AND METHOD OF MANUFACTURING THEREOF
US20120281338A1 (en) * 2011-05-05 2012-11-08 Inpaq Technology Co., Ltd. Aluminum electrolytic capacitor and method of manfacturing the same
WO2015118901A1 (ja) * 2014-02-07 2015-08-13 株式会社村田製作所 コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340091A (ja) * 1998-05-25 1999-12-10 Toyota Central Res & Dev Lab Inc コンデンサー及びその製造方法
CN1748271A (zh) * 2003-02-07 2006-03-15 昭和电工株式会社 电容器及该电容器的制造方法
JP2013157392A (ja) * 2012-01-27 2013-08-15 Tdk Corp 多孔質アルミニウム焼結体、固体電解コンデンサ用陽極電極材及び固体電解コンデンサ
WO2014097698A1 (ja) * 2012-12-17 2014-06-26 昭和電工株式会社 タングステン微粉の製造方法

Also Published As

Publication number Publication date
CN107851515A (zh) 2018-03-27
TW201721682A (zh) 2017-06-16
JPWO2017026247A1 (ja) 2018-05-24
WO2017026247A1 (ja) 2017-02-16
TWI634573B (zh) 2018-09-01
US20180158611A1 (en) 2018-06-07
JP6558439B2 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
US10256045B2 (en) Capacitor
US10186383B2 (en) Capacitor
TWI646564B (zh) Capacitor
TWI616912B (zh) Capacitor and method of manufacturing same
CN107851515B (zh) 电容器及其制造方法
CN107710362B (zh) 电容器
JP6432685B2 (ja) コンデンサ
TWI698892B (zh) 電容器
TWI612544B (zh) 電容器及電子零件
US10074478B2 (en) Capacitor
TWI621222B (zh) Capacitor film

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant