CN107851076B - 用于控制存储器访问的装置、***及方法 - Google Patents

用于控制存储器访问的装置、***及方法 Download PDF

Info

Publication number
CN107851076B
CN107851076B CN201680045574.8A CN201680045574A CN107851076B CN 107851076 B CN107851076 B CN 107851076B CN 201680045574 A CN201680045574 A CN 201680045574A CN 107851076 B CN107851076 B CN 107851076B
Authority
CN
China
Prior art keywords
partition control
active
idle
memory access
partition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680045574.8A
Other languages
English (en)
Other versions
CN107851076A (zh
Inventor
R.哈克
L.N.皮尼拉皮科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107851076A publication Critical patent/CN107851076A/zh
Application granted granted Critical
Publication of CN107851076B publication Critical patent/CN107851076B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及存储器阵列访问控制。一种装置包括分区控制电路，其要控制存储器阵列的至少一个分区，至少一个分区控制电路还要接收受控制的时钟信号以使得能够执行合法存储器访问命令并生成活动/空闲信号，所述活动/空闲信号在执行所述合法存储器访问命令时具有活动状态且在执行所述合法存储器访问命令完成时具有空闲状态；其中当所述活动/空闲信号处于空闲状态中时，所述时钟信号被禁用。

Description

用于控制存储器访问的装置、***及方法
技术领域
本公开涉及存储器访问控制。
背景技术
不需要的存储器命令具有破坏数据的能力，这可能导致应用和***级处的故障。已经使用使***的成本和复杂度升高的各种复杂方案来提出存储器阵列中数据的保护。在***级处，当发生***关断时，维持电压序列是高成本的，这是因为需要功率管理以管理这些情形。但是，在没有功率管理的情况下，始终存在存储器组件内的阵列数据可能被破坏（例如，在未定序的功率关断期间）的可能性。
附图说明
要求保护的主题的特征和优势将从与该主题一致的实施例的以下详细描述中显而易见，该描述应当参照附图而考虑，附图中：
图1图示了与本公开的若干实施例一致的***框图；
图2图示了与本公开的一个实施例一致的存储器控制器电路的操作的流程图；
图3图示了与本公开的另一实施例一致的存储器控制器电路的操作的流程图；以及
图4图示了与本公开的一个实施例一致的分区控制电路的操作的流程图。
尽管以下具体实施方式将在参照说明性实施例的情况下继续，但其许多可替换方案、修改和变型将对本领域技术人员来说显而易见。
具体实施方式
一般地，本公开描述了一种用于存储器阵列中的数据保护的***和方法。在一些实施例中，存储器阵列被分段成多个分区。提供至少一个分区控制电路，其控制针对至少一个分区的存储器访问和/或功率管理。所述至少一个分区控制电路被配置成生成指示所述分区控制电路是处于空闲/低功率状态中还是处于操作（存储器访问）状态中的活动/空闲状态信号。存储器控制器电路被配置成从分区控制电路接收该状态信号并控制去往分区控制电路的时钟信号。存储器控制器电路还被配置成接收可合法或不合法的存储器访问命令。合法命令可以包括例如存储器读/写命令、强制读命令、只重置写命令等。不合法命令包括可能破坏阵列中的数据的不需要的和/或虚假的命令，且可能包括例如电压耦合、功率序列操作等。如果命令是合法的，则存储器控制器可以针对分区控制电路启用时钟信号，以使分区控制电路能够对合法命令进行解码和处理。在处理合法命令的同时，分区控制电路可以改变状态信号的状态以指示活动状态，且一旦完成就可以改变状态信号以指示空闲状态，使得存储器控制器电路可以从分区控制电路解耦时钟信号或对时钟信号进行门控。有利地，这可以使阵列分区能够在被保护免于不合法命令的同时进入空闲和/或低功率状态。
图1图示了与本公开的若干实施例一致的***框图100。***100包括：存储器阵列102；分区控制电路104，其包括多个分区控制电路104A、104B、……、104N；时钟复用（MUX）电路106；以及存储器控制器电路108。在本文描述的实施例中，存储器阵列102可以被分段（在逻辑上和/或在物理上）成多个分区（例如，多个“面板”或“瓦片”等）102A、102B、……、102N。每一个存储器分区102A、102B、……、102N的大小可以基于例如总体阵列102的大小、存储器地址、存储器结构的物理位置等。存储器阵列102可以包括非易失性存储器结构（例如相变或交叉点存储器等）和/或易失性存储器，诸如随机存取存储器、高速缓冲存储器等。在一些实施例中，分区控制电路104A、104B、……、104N被提供给存储器阵列102的相应分区102A、102B、……、102N的控制（例如读/写访问控制、功率管理控制等）。在其他实施例中，分区控制电路（例如，分区控制电路104A）可以控制多于一个存储器分区（例如，分区102A和102B），并且因此，可以存在少于N数目的个体分区控制电路。存储器控制器电路108一般被配置成接收存储器访问命令113并控制将控制信号109应用于至少一个分区控制电路104A、104B、……、104N，如下面将描述的那样。存储器访问命令113可以由例如执行要求对存储器阵列102的访问的一个或多个应用（未示出）的中央处理单元（例如，***CPU，未示出）和/或其子集（例如，***CPU的一个或多个核等，也未示出）生成。
在一个实施例中，分区控制电路104A、104B、……、104N均被配置成生成和传播活动/空闲信号105A、105B、……、105N。活动/空闲信号105A、105B、……、105N指示至少一个分区控制电路104A、104B、……、104N的状态。如本文所使用，“状态”意指：活动状态，其中至少一个分区控制电路104A、104B、……、和/或104N正在对合法存储器访问命令进行解码和/或处理；或者空闲/低功率状态，其中分区控制电路104A、104B、……、和/或104N是从存储器控制器电路108门控的。在一个实施例中，第一分区控制电路104A被配置成：如果分区控制电路104A未在处理存储器访问命令，则接收空闲信号101并传播该空闲信号作为活动/空闲信号105A。空闲信号101可以包括例如可用参考电压（例如Vcc等）。如果分区控制电路104A、104B、……、和/或104N中的任一个处于活动状态中，则该分区控制电路被配置成改变活动/空闲信号105A、105B、……、和/或105N的状态以指示活动状态。最后分区控制电路104N被配置成将活动/空闲信号105N发射到存储器控制器电路108。由于分区控制电路104A、104B、……、和/或104N中的任一个可以改变相应活动/空闲信号105A、105B、……、和/或105N的状态，因此最后活动/空闲信号105N指示所有分区控制电路104A、104B、……、和104N处于空闲/低功率状态中或者至少一个分区控制电路104A、104B、……、和/或104N处于活动状态中。在另一实施例中，取代通过每一个分区控制电路104A、104B、……、104N传播相应活动/空闲信号105A、105B、……、105N，可以以附加引脚输出要求和/或总线和总线控制要求的可能代价将每一个活动/空闲信号105A、105B、……、105N直接发射到存储器控制器电路108。
存储器控制器电路108一般被配置成至少部分地基于由存储器控制器电路108接收到的存储器访问命令113的类型来门控时钟信号109向至少一个分区控制电路104A、104B、……、和/或104N的应用。如上所描述，存储器访问命令113一般可以是合法的或不合法的。相应地，存储器控制器电路108还可以包括：存储器访问命令确定逻辑110，一般被配置成确定存储器访问命令113是合法的还是不合法的。为此目的，存储器访问命令确定逻辑110可以被配置成解析传入存储器访问命令以确定命令的某些特征，这些特征趋向于演示存储器访问命令113是合法的或不合法的。可演示存储器访问命令113为合法的特征包括例如命令解码信息、适当时钟信令等，而可演示存储器访问命令113为不合法的特征包括例如电压耦合、功率序列操作等。存储器控制器电路108可以在不存在存储器访问命令113的情况下保持处于低功率/空闲状态中。
如果存储器访问命令113被确定为合法，则存储器控制器电路108被配置成接通时钟信号109以使至少一个分区控制电路104A、104B、……、和/或104N能够对存储器访问命令113进行解码和/或处理。时钟信号109可以包括从***时钟生成器（未示出）接收到的时钟信号111等，且可以进一步包括来自不同的时钟域的时钟信号111。时钟MUX电路106一般被配置成接收时钟信号109，并取决于例如在存储器访问命令113中标识的地址信息将类似的时钟信号107路由到至少一个分区控制电路104A、104B、……、和/或104N。在一些实施例中，时钟MUX电路106被配置成将时钟信号107仅路由到将要处理（或正在处理）存储器访问命令113的分区控制电路104A、104B、……、和/或104N。一旦时钟信号107被应用于分区控制电路104A、104B、……、和/或104N中的一个或多个，存储器控制器就可以经由总线115发射唤醒信号，以将适当分区控制电路104A、104B、……、和/或104N置于接收和处理（解码）存储器访问命令113的状况中。一旦适当分区控制电路104A、104B、……、和/或104N处于准备好进行处理的状态（其可以由唤醒握手信号等验证）中，就可以经由总线115将存储器访问命令113发射到适当分区控制电路104A、104B、……、和/或104N以用于解码/处理。可以经由总线115来在存储器控制器电路108与适当分区控制电路104A、104B、……、和/或104N之间发射与存储器访问命令113相关联的数据和来自存储器访问命令的任何数据结果（例如，读结果）。
如上所描述，如果至少一个分区控制电路104A、104B、……、和/或104N正在处理存储器访问命令113，则活动/空闲信号105A、105B、……、和/或105N的状态可以指示活动状态。相应地，存储器控制器电路108被配置成：只要活动/空闲信号105A、105B、……、和/或105N指示活动状态，就启用时钟信号109。一旦电路104A、104B、……、和/或104N中的任一个或全部已经完成存储器访问命令113的处理，并且对应的活动/空闲信号105A、105B、……、和/或105N将状态从活动改变成空闲，存储器控制器电路108就被配置成禁用（例如，门控）去往适当电路104A、104B、……、和/或104N的时钟信号109（以及对应地，时钟信号107）。针对特定分区102A、102B、……、和/或102N的多于一个合法存储器访问命令113可以由存储器控制器电路108接收。在这样的情况下，存储器控制器电路108可以被配置成对存储器访问命令113进行排队并维持时钟信号直到所有这样的命令都已经被执行。这可以减少与存储器访问命令113之间分区控制电路104A、104B、……、和/或104N的唤醒相关联的滞后时间。如果存储器访问命令确定逻辑110确定存储器访问命令113是不合法的，则存储器控制器电路可以将时钟信号109保持为针对分区控制电路104A、104B、……、和/或104N中的全部或任一个而禁用。在一些实施例中，存储器控制器电路108可以被配置成生成指示所接收到的存储器访问命令113为不合法的信号。因此，分区控制电路104A、104B、……、和/或104N和/或对应的分区102A、102B、……、和/或102N可以进入低功率状态且可以被保护免于虚假的和/或不需要的（不合法的）存储器访问命令。
图2图示了与本公开的一个实施例一致的存储器控制器电路的操作的流程图200。这些操作可以例如由存储器控制器电路108（图1）和/或其他存储器控制器电路执行。该实施例的操作包括：将存储器控制器电路（MCC）维持在空闲状态中202；以及确定是否接收到存储器访问（MA）命令204。如果未接收到MA 204，则操作可以包括将MCC维持在空闲状态中202。如果接收到MA命令（204），则操作还可以包括确定MA命令是否是合法的206。如果MA命令不是合法的（不合法的）（206），则操作可以包括下述操作：其可以包括将MCC维持在空闲状态中202。如果MA命令是合法的（206），则操作可以包括：确定是否时钟（CLK）信号被启用208；以及如果是（指示当前MA命令正在被执行），则对MA命令进行排队208以在当前命令操作完成之后执行。如果CLK信号未被启用（208），则操作可以包括启用去往至少一个分区控制电路（PCC）的CLK信号212。操作还可以包括将唤醒信号发射到该至少一个PCC 214。唤醒信号可以是握手和/或其他信号类型，以使PCC能够从低功率和/或空闲状态转变到活动状态。操作还可以包括将MA命令发射到PCC 216。操作还可以包括：确定是否存在任何经排队的MA命令218；以及如果是，则将经排队的命令发射到PCC 216，从而避免不必要的时钟循环和/或唤醒转变。一旦MA命令由该至少一个PCC完成（并且一旦任何结果已经被发射到MCC），操作就还可以包括禁用CLK信号220，以准许例如PCC转变到低功率状态且对不合法存储器访问命令进行门控。
图3图示了与本公开的另一实施例一致的存储器控制器电路的操作的流程图300。这些操作可以例如由存储器控制器电路108（图1）和/或其他存储器控制器电路执行。该实施例的操作包括由存储器控制器从分区控制电路接收活动/空闲信号302。分区控制电路控制存储器阵列的至少一个分区，并且活动/空闲信号具有指示分区控制电路的活动状态或空闲状态之一的状态。操作还可以包括由存储器控制器接收存储器访问命令304。操作还可以包括由存储器控制器确定存储器访问命令是否是合法的306。操作还可以包括：如果存储器访问命令是合法的并且活动/空闲信号处于空闲状态中，则由存储器控制器针对分区控制电路启用时钟信号308。
图4图示了与本公开的一个实施例一致的分区控制电路的操作的流程图400。这些操作可以例如由分区控制电路（例如，电路104A（图1））和/或与存储器阵列的分区相关联的其他电路执行。该实施例的操作包括将分区控制电路（PCC）维持在空闲和/或低功率状态中402。操作还可以包括将活动/空闲（A/I）信号维持在空闲状态中404。操作还可以包括由PCC确定是否已经接收到唤醒信号406。唤醒信号可以由例如存储器控制器生成以使PCC能够从空闲状态转变到活动状态。如果未接收到唤醒信号（406），则PCC可以保持在空闲状态中402。如果接收到唤醒信号（406），则操作可以包括将A/I信号转变到活动状态408以及从例如存储器控制器接收存储器访问（MA）命令410。操作还可以包括处理MA命令以及将任何结果返回给存储器控制器412。操作还可以包括：确定是否存在任何附加MA命令414；以及如果是，则处理那些命令412。一旦所有命令已经被处理，操作就还可以包括将A/I信号转变到空闲状态416。
尽管图2-4图示了根据各种实施例的各种操作，但应当理解，不是图2、3或4中描绘的所有操作都对于其他实施例而言是必要的。的确，本文完全预料到，在本公开的其他实施例中，可以以未在附图中的任一个中具体示出但仍与本公开完全一致的方式组合图2、3和/或4中描绘的操作和/或本文描述的其他操作。因此，涉及未在一个附图中精确示出的特征和/或操作的权利要求被视为处于本公开的范围和内容内。
如本文的任何实施例中所使用，术语“逻辑”可以指代被配置成执行上述操作中的任一个的应用、软件、固件和/或电路。软件可以体现为在非瞬变计算机可读储存设备上记录的软件封装、代码、指令、指令集和/或数据。固件可以体现为在存储器设备中硬编码的（例如，非易失性的）代码、指令或指令集和/或数据。如本文的任何实施例中所使用，“电路”和“电路”可以例如单个地或以任何组合包括硬连线电路、可编程电路（诸如，包括一个或多个个体指令处理核的计算机处理器）、状态机电路和/或存储由可编程电路执行的指令的固件。电路可以包括被配置成执行一个或多个指令的处理器和/或控制器，该一个或多个指令执行本文描述的一个或多个操作。指令可以体现为例如被配置成使电路执行上述操作中的任一个的应用、软件、固件等。软件可以体现为在计算机可读储存设备上记录的软件封装、代码、指令、指令集和/或数据。固件可以体现为在存储器设备中硬编码的（例如，非易失性的）代码、指令或指令集和/或数据。电路可以共同地或个体地体现为形成更大***（例如集成电路（IC）、专用集成电路（ASIC）、片上***（SoC）、台式计算机、膝上型计算机、平板计算机、服务器、智能电话等）的一部分的电路。
本文描述的操作中的任一个可以被实现在包括一个或多个储存设备的***中，该一个或多个储存设备上个体地或组合地存储有在由一个或多个处理器执行时执行一个或多个操作的指令。而且，意图在于，本文描述的操作可以跨多个物理设备而分布，诸如，多于一个不同的物理位置处的处理结构。储存设备可以包括任何类型的有形设备，例如：包括硬盘、软盘、光盘、致密盘只读存储器（CD-ROM）、致密盘可重写装置（CD-RW）和磁光盘的任何类型的盘；半导体器件，诸如只读存储器（ROM）、随机存取存储器（RAM）（诸如动态和静态RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、闪速存储器、固态盘（SSD）、磁或光卡、或者适于存储电子指令的任何类型的介质。其他实施例可以被实现为由可编程控制设备执行的软件。如本文所描述，可以使用硬件元件、软件元件或其任何组合来实现各种实施例。硬件元件的示例可以包括处理器、微处理器、电路、电路元件（例如晶体管、电阻器、电容器、电感器等等）、集成电路、专用集成电路（ASIC）、可编程逻辑器件（PLD）、数字信号处理器（DSP）、现场可编程门阵列（FPGA）、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集等等。
遍及本说明书对“一个实施例”或“实施例”的引用意味着结合该实施例而描述的特定特征、结构或特性被包括在至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”在遍及本说明书各处的出现不必然全部指代相同实施例。此外，可以在一个或多个实施例中以任何合适方式组合这些特定特征、结构或特性。
在一些实施例中，可以使用硬件描述语言以针对本文描述的各种模块和/或电路指定（一个或多个）电路和/或逻辑实现方式。例如，在一个实施例中，硬件描述语言可以遵照或兼容于可实现本文描述的一个或多个电路和/或模块的半导体制造的甚高速集成电路（VHSIC）硬件描述语言（VHDL）。VHDL可以遵照或兼容于IEEE标准1076-1987、IEEE标准1076.2、IEEE1076.1、VHDL-2006的IEEE草案3.0、VHDL-2008的IEEE草案4.0和/或IEEE VHDL标准和/或其他硬件描述标准的其他版本。
示例
本公开的示例包括诸如方法、用于执行该方法的动作的部件、设备或者与控制对存储器阵列的访问相关的装置或***之类的主题材料，如下面所提供。
示例1
根据该示例，提供了一种装置。所述装置包括分区控制电路，其要控制存储器阵列的至少一个分区，所述分区控制电路还要接收受控制的时钟信号以使得能够执行合法存储器访问命令并生成活动/空闲信号，所述活动/空闲信号在所述合法存储器访问命令的执行期间具有活动状态或者响应于所述合法存储器访问命令的执行的完成而具有空闲状态。
示例2
该示例包括示例1的要素，其中所述合法存储器访问命令包括命令，所述命令包括读命令、写命令、强制写命令和只重置写命令中的至少一个。
示例3
该示例包括示例1的要素，其中所述分区控制电路还要接收将所述分区控制电路从空闲状态转变到活动状态的唤醒命令。
示例4
该示例包括根据示例1至3中任一项的要素，其中所述分区控制电路包括多个分区控制电路，所述多个分区控制电路中的每一个要控制所述存储器阵列的相应分区，并且其中每一个分区控制电路要生成相应活动/空闲信号。
示例5
该示例包括根据示例4的要素，其中每一个分区控制电路要将相应活动/空闲信号从先前分区控制电路传播到后续分区控制电路，并且其中最后分区控制电路被配置成发射指示至少一个分区控制电路的活动或空闲状态的活动/空闲信号。
示例6
根据该示例，提供了一种方法。该方法包括：由存储器控制器从分区控制电路接收活动/空闲信号；其中所述分区控制电路要控制存储器阵列的至少一个分区，并且其中所述活动/空闲信号具有指示所述分区控制电路的活动状态或空闲状态之一的状态；由所述存储器控制器接收存储器访问命令；由所述存储器控制器确定所述存储器访问命令是否是合法的；以及如果所述存储器访问命令是合法的并且如果所述活动/空闲信号处于空闲状态中，则由所述存储器控制器针对所述分区控制电路启用时钟信号。
示例7
该示例包括根据示例6的要素，其中由所述存储器控制器确定所述存储器访问命令是否是合法的包括：解析所述存储器访问命令，以发现所述命令包括读命令、写命令、强制写命令和只重置写命令中的至少一个。
示例8
该示例包括根据示例6的要素，进一步包括：由所述存储器控制器通过解析所述存储器访问命令以确定所述存储器访问命令是否包括电压耦合或功率序列操作，来确定所述存储器访问命令是否是不合法的。
示例9
该示例包括根据示例6的要素，进一步包括：由所述存储器控制器根据先前存储器访问命令确定所述时钟信号是否被启用；以及如果所述时钟信号被启用，则对所述存储器访问命令进行排队。
示例10
该示例包括根据示例6的要素，进一步包括：将唤醒信号发射到所述分区控制电路，以使所述分区控制电路能够从空闲状态转变到活动状态。
示例11
根据该示例，提供了一种用于存储器访问控制的***。所述***包括：存储器控制器电路，要接收存储器访问命令并确定所述存储器访问命令是合法的还是不合法的，且要在所述存储器访问命令为合法的情况下启用时钟信号；以及分区控制电路，要控制存储器阵列的至少一个分区，所述分区控制电路还要接收受控制的时钟信号以使得能够执行合法存储器访问命令并生成活动/空闲信号，所述活动/空闲信号在所述合法存储器访问命令的执行期间具有活动状态或者响应于所述合法存储器访问命令的执行的完成而具有空闲状态；其中当所述活动/空闲信号处于空闲状态中时，所述存储器控制器电路要禁用去往至少一个分区控制电路的时钟信号。
示例12
该示例包括根据示例11的要素，其中所述存储器控制器电路还要解析所述存储器访问命令，以发现所述存储器访问命令是否包括读命令、写命令、强制写命令和只重置写命令中的至少一个。
示例13
该示例包括根据示例11的要素，其中所述存储器控制器电路还要解析所述存储器访问命令，以确定所述存储器访问命令是否包括电压耦合或功率序列操作。
示例14
该示例包括根据示例11的要素，其中所述存储器控制器还要：根据先前存储器访问命令确定所述时钟信号是否被启用；以及如果所述时钟信号被启用，则对所述存储器访问命令进行排队。
示例15
该示例包括根据示例11的要素，其中所述存储器控制器还要将唤醒信号发射到所述分区控制电路，以使所述分区控制电路能够从空闲状态转变到活动状态。
示例16
该示例包括根据示例11的要素，其中所述分区控制电路包括多个分区控制电路，所述多个分区控制电路中的每一个要控制所述存储器阵列的相应分区，并且其中每一个分区控制电路要生成相应活动/空闲信号。
示例17
该示例包括根据示例16的要素，其中每一个分区控制电路要将相应活动/空闲信号从先前分区控制电路传播到后续分区控制电路，并且其中最后分区控制电路被配置成将所述活动/空闲信号发射到所述存储器控制器电路。
示例18
该示例包括根据示例16的要素，进一步包括：时钟复用器电路，要将所述时钟信号路由到分区控制电路，以执行至少一个存储器访问命令。
示例19
根据该示例，提供了一种计算机可读储存设备，其上存储有在由一个或多个处理器执行时导致包括下述各项的以下操作的指令：由存储器控制器从分区控制电路接收活动/空闲信号；其中所述分区控制电路要控制存储器阵列的至少一个分区，并且其中所述活动/空闲信号具有指示所述分区控制电路的活动状态或空闲状态之一的状态；由所述存储器控制器接收存储器访问命令；由所述存储器控制器确定所述存储器访问命令是否是合法的；以及如果所述存储器访问命令是合法的并且如果所述活动/空闲信号处于空闲状态中，则由所述存储器控制器针对所述分区控制电路启用时钟信号。
示例20
该示例包括示例19的要素，其中所述指令导致包括下述各项的以下附加操作：解析所述存储器访问命令，以发现所述存储器访问命令是否包括读命令、写命令、强制写命令和只重置写命令中的至少一个。
示例21
该示例包括示例19的要素，其中所述指令导致包括下述各项的以下附加操作：解析所述存储器访问命令，以确定所述存储器访问命令是否包括电压耦合或功率序列操作。
示例22
该示例包括示例19的要素，其中所述指令导致包括下述各项的以下附加操作：根据先前存储器访问命令确定所述时钟信号是否被启用；以及如果所述时钟信号被启用，则对所述存储器访问命令进行排队。
示例23
该示例包括示例19的要素，其中所述指令导致包括下述各项的以下附加操作：将唤醒信号发射到所述分区控制电路，以使所述分区控制电路能够从空闲状态转变到活动状态。
示例24
该示例包括一种计算机可读储存设备，其上存储有在由一个或多个处理器执行时导致包括下述各项的以下操作的指令：
根据示例6至10中任一项的方法。
示例25
该示例包括一种***，包括被布置成执行示例6至10中任一项的方法的至少一个设备。
示例26
该示例包括一种设备，其包括用于执行示例6至10中任一项的方法的部件。
示例27
根据该示例，提供了一种用于控制对存储器阵列的访问的装置。所述装置包括：存储器控制器，要接收存储器访问命令并确定所述存储器访问命令是合法的还是不合法的；以及要在所述存储器访问命令为合法的情况下启用去往存储器阵列的至少部分的时钟信号；以及要接收与存储器阵列的至少一部分相关联的活动/空闲信号，当所述存储器阵列的所述至少一部分正在执行合法存储器访问命令时，所述活动/空闲信号具有活动状态，并且当执行合法存储器访问命令完成时，所述活动/空闲信号具有空闲状态；其中当所述活动/空闲信号处于空闲状态中时，所述存储器控制器要禁用去往所述存储器阵列的所述至少一部分的时钟信号。
示例28
该示例包括示例27的要素，其中所述存储器控制器还要解析所述存储器访问命令，以发现所述存储器访问命令是否包括读命令、写命令、强制写命令和只重置写命令中的至少一个。
示例29
该示例包括示例27的要素，其中所述存储器控制器电路还要解析所述存储器访问命令，以确定所述存储器访问命令是否包括电压耦合或功率序列操作。
示例30
该示例包括示例27的要素，其中所述存储器控制器还要：根据先前存储器访问命令确定所述时钟信号是否被启用；以及如果所述时钟信号被启用，则对所述存储器访问命令进行排队。
示例31
该示例包括示例27的要素，其中所述存储器控制器还要将唤醒信号发射到所述存储器阵列的所述至少一部分，以使所述存储器阵列的所述至少一部分能够从空闲状态转变到活动状态。
本文已经描述了各种特征、方面和实施例。该特征、方面和实施例易受与彼此的组合以及变型和修改影响，如本领域技术人员将理解的那样。因此，本公开应当被视为涵盖这样的组合、变型和修改。

Claims (23)

1.一种用于控制存储器访问的装置，包括：
总线，用于接收存储器访问命令以访问包括在存储器阵列的多个分区中的分区；以及
分区控制模块，用于：
接收时钟信号以使得能够执行所述存储器访问命令；
经由活动/空闲信号指示在执行所述存储器访问命令时的活动状态；以及
经由活动/空闲信号指示响应于所述存储器访问命令的执行的完成的空闲状态。
2.如权利要求1所述的用于控制存储器访问的装置，所述存储器访问命令包括读命令、写命令、强制写命令、或只重置写命令。
3.如权利要求1所述的用于控制存储器访问的装置，所述分区控制模块包括多个分区控制模块，所述多个分区控制模块中的单独分区控制模块用以控制多个分区中的相应分区，所述单独分区控制模块用以提供指示相应的活动或空闲状态的单独活动/空闲信号。
4.如权利要求3所述的用于控制存储器访问的装置，包括所述单独分区控制模块用以将相应单独活动/空闲信号从先前分区控制模块传播到后续分区控制模块，所述单独分区控制模块中的最后分区控制模块用以发送指示所述分区控制模块是处于活动状态还是处于空闲状态的活动/空闲信号。
5.如权利要求3所述的用于控制存储器访问的装置，还包括所述分区控制模块用以：
经由总线接收唤醒命令以使得所述单独分区控制模块中的分区模块从空闲状态转变到活动状态，所述分区模块布置为控制对所述存储器访问命令将要访问的所述多个分区中包括的分区的访问。
6.如权利要求1所述的用于控制存储器访问的装置，所述存储器阵列包括非易失性存储器阵列，所述非易失性存储器阵列包括相变存储器。
7.一种用于控制存储器访问的方法，包括：
从分区控制模块接收活动/空闲信号，所述分区控制模块布置成控制存储器阵列的多个分区；
响应于接收到指示所述分区控制模块处于空闲状态的活动/空闲信号，对所述分区控制模块启用时钟信号；以及
使得存储器访问命令经由与所述分区控制模块耦合的总线被发送到所述分区控制模块。
8.如权利要求7所述的用于控制存储器访问的方法，所述存储器访问命令包括读命令、写命令、强制写命令、或只重置写命令。
9.如权利要求7所述的用于控制存储器访问的方法，所述分区控制模块包括多个分区控制模块，所述多个分区控制模块中的单独分区控制模块用以控制多个分区中的相应分区，所述单独分区控制模块用以提供指示相应的活动或空闲状态的单独活动/空闲信号。
10.如权利要求9所述的用于控制存储器访问的方法，进一步包括：
经由所述总线向所述分区控制模块发送唤醒信号，以使得所述单独分区控制模块中的分区控制模块从空闲状态转变到活动状态，所述分区控制模块布置为控制对所述存储器访问命令将要访问的所述多个分区中包括的分区的访问；以及
使得所述时钟信号被路由到所述分区控制模块。
11.如权利要求7所述的用于控制存储器访问的方法，所述存储器阵列包括非易失性存储器阵列，所述非易失性存储器阵列包括相变存储器。
12.一种用于控制存储器访问的***，包括：
总线；
与所述总线耦合的分区控制模块，所述分区控制模块布置成控制存储器阵列的多个分区； 以及
与所述总线耦合的存储器控制器，所述存储器控制器用以：
从所述分区控制模块接收指示所述分区控制模块是处于活动状态还是处于空闲状态的活动/空闲信号；
基于所述活动/空闲信号指示所述分区控制模块处于空闲状态，针对所述分区控制模块启用时钟信号；以及
使得存储器访问命令经由所述总线被发送到所述分区控制模块。
13.如权利要求12所述的用于控制存储器访问的***，所述存储器访问命令包括读命令、写命令、强制写命令、或只重置写命令。
14.如权利要求12所述的用于控制存储器访问的***，所述分区控制模块包括多个分区控制模块，所述多个分区控制模块中的单独分区控制模块用以控制多个分区中的相应分区，所述单独分区控制模块用以提供指示相应的活动或空闲状态的单独活动/空闲信号。
15.如权利要求14所述的用于控制存储器访问的***，还包括存储器控制器用以：
经由所述总线向所述分区控制模块发送唤醒信号，以使得所述单独分区控制模块中的分区控制模块从空闲状态转变到活动状态，所述分区控制模块布置为控制对所述存储器访问命令将要访问的所述多个分区中包括的分区的访问。
16.如权利要求14所述的用于控制存储器访问的***，包括所述单独分区控制模块用以将相应单独活动/空闲信号从先前分区控制模块传播到后续分区控制模块，所述单独分区控制模块中的最后分区控制模块用以发送指示所述分区控制模块是处于活动状态还是处于空闲状态的活动/空闲信号。
17.如权利要求12所述的用于控制存储器访问的***，所述存储器阵列包括非易失性存储器阵列，所述非易失性存储器阵列包括相变存储器。
18.一种用于控制存储器访问的装置，包括：
总线，用于将存储器访问命令发送到分区控制模块，所述分区控制模块布置为控制存储器阵列的多个分区；以及
存储器控制器，用以：
从所述分区控制模块接收活动/空闲信号，以指示所述分区控制模块是处于活动状态还是处于空闲状态；
基于所述活动/空闲信号指示所述分区控制模块处于空闲状态，针对所述分区控制模块启用时钟信号；以及
使得存储器访问命令经由所述总线被发送到所述分区控制模块。
19.如权利要求18所述的用于控制存储器访问的装置，所述存储器访问命令包括读命令、写命令、强制写命令、或只重置写命令。
20.如权利要求18所述的用于控制存储器访问的装置，所述分区控制模块包括多个分区控制模块，所述多个分区控制模块中的单独分区控制模块用以控制多个分区中的相应分区，所述单独分区控制模块用以提供指示相应的活动或空闲状态的单独活动/空闲信号。
21.如权利要求20所述的用于控制存储器访问的装置，还包括所述存储器控制器用以：
经由所述总线向所述分区控制模块发送唤醒信号，以使得所述单独分区控制模块中的分区控制模块从空闲状态转变到活动状态，所述分区控制模块布置为控制对所述存储器访问命令将要访问的所述多个分区中包括的分区的访问。
22.如权利要求18所述的用于控制存储器访问的装置，所述存储器阵列包括非易失性存储器阵列，所述非易失性存储器阵列包括相变存储器。
23.一种其上存储有指令的计算机可读存储介质，当由处理器执行指令时使所述处理器执行根据权利要求7-11中任一项所述的方法。
CN201680045574.8A 2015-08-03 2016-07-05 用于控制存储器访问的装置、***及方法 Active CN107851076B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/817029 2015-08-03
US14/817,029 US10095437B2 (en) 2015-08-03 2015-08-03 Memory access control
PCT/US2016/040981 WO2017023470A1 (en) 2015-08-03 2016-07-05 Memory access control

Publications (2)

Publication Number Publication Date
CN107851076A CN107851076A (zh) 2018-03-27
CN107851076B true CN107851076B (zh) 2021-06-15

Family

ID=57943437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680045574.8A Active CN107851076B (zh) 2015-08-03 2016-07-05 用于控制存储器访问的装置、***及方法

Country Status (5)

Country Link
US (2) US10095437B2 (zh)
EP (2) EP3332331B1 (zh)
CN (1) CN107851076B (zh)
TW (1) TWI703576B (zh)
WO (1) WO2017023470A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10223226B2 (en) * 2016-11-14 2019-03-05 International Business Machines Corporation Controlling an electronic circuit
US11249679B2 (en) * 2019-07-31 2022-02-15 Micron Technology, Inc. Selecting a write operation mode from multiple write operation modes
EP3796128B1 (en) * 2019-09-23 2023-08-30 NXP USA, Inc. Power mode transition management for power supply
CN112965816B (zh) * 2020-07-17 2023-06-02 华为技术有限公司 内存管理技术及计算机***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141283A (en) * 1999-04-01 2000-10-31 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state
JP2003303030A (ja) * 2002-04-08 2003-10-24 Matsushita Electric Ind Co Ltd クロック制御回路
CN101336419A (zh) * 2006-01-31 2008-12-31 富士通株式会社 存储器访问控制装置及存储器访问控制方法
CN101853343A (zh) * 2009-03-31 2010-10-06 巴比禄股份有限公司 存储装置
CN103049372A (zh) * 2012-11-20 2013-04-17 葛冠男 计算机存储器的维护方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378018B1 (en) * 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
US6701457B2 (en) 2001-01-30 2004-03-02 Rockwell Collins Partitioned avionics computer and a method and system for debugging
US20070245036A1 (en) * 2006-03-03 2007-10-18 Khaled Fekih-Romdhane Illegal commands handling at the command decoder stage
US20080046997A1 (en) 2006-08-21 2008-02-21 Guardtec Industries, Llc Data safe box enforced by a storage device controller on a per-region basis for improved computer security
US8984249B2 (en) * 2006-12-20 2015-03-17 Novachips Canada Inc. ID generation apparatus and method for serially interconnected devices
US7836269B2 (en) 2006-12-29 2010-11-16 Spansion Llc Systems and methods for access violation management of secured memory
US8862827B2 (en) * 2009-12-29 2014-10-14 International Business Machines Corporation Efficient multi-level software cache using SIMD vector permute functionality
US9342471B2 (en) 2010-01-29 2016-05-17 Mosys, Inc. High utilization multi-partitioned serial memory
US8856482B2 (en) * 2011-03-11 2014-10-07 Micron Technology, Inc. Systems, devices, memory controllers, and methods for memory initialization

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141283A (en) * 1999-04-01 2000-10-31 Intel Corporation Method and apparatus for dynamically placing portions of a memory in a reduced power consumption state
JP2003303030A (ja) * 2002-04-08 2003-10-24 Matsushita Electric Ind Co Ltd クロック制御回路
CN101336419A (zh) * 2006-01-31 2008-12-31 富士通株式会社 存储器访问控制装置及存储器访问控制方法
CN101853343A (zh) * 2009-03-31 2010-10-06 巴比禄股份有限公司 存储装置
CN103049372A (zh) * 2012-11-20 2013-04-17 葛冠男 计算机存储器的维护方法

Also Published As

Publication number Publication date
EP3825860A1 (en) 2021-05-26
TWI703576B (zh) 2020-09-01
TW201717197A (zh) 2017-05-16
WO2017023470A1 (en) 2017-02-09
EP3332331A4 (en) 2019-03-13
US10802742B2 (en) 2020-10-13
US10095437B2 (en) 2018-10-09
US20190129642A1 (en) 2019-05-02
EP3332331A1 (en) 2018-06-13
US20170038997A1 (en) 2017-02-09
EP3332331B1 (en) 2020-12-30
CN107851076A (zh) 2018-03-27

Similar Documents

Publication Publication Date Title
US10802742B2 (en) Memory access control
EP3001323B1 (en) Serial peripheral interface
US20130028039A1 (en) Power management in semiconductor memory system
KR20210011451A (ko) 하드웨어 가속을 위한 하드웨어 리소스들의 임베디드 스케줄링
US11513734B2 (en) Hardware-based power management integrated circuit register file write protection
US20160246514A1 (en) Memory system
KR20140035776A (ko) 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들의 동작 방법
US20110185145A1 (en) Semiconductor storage device and control method thereof
JP2008009817A (ja) 半導体装置及びデータ転送方法
US9075765B2 (en) State change in systems having devices coupled in a chained configuration
CN114446363A (zh) 存储装置和存储装置的操作方法
WO2021113778A1 (en) Data transfers between a memory and a distributed compute array
US20150378427A1 (en) Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
US8543802B2 (en) Booting in systems having devices coupled in a chained configuration
US10642328B2 (en) Solid state drive with reset circuit and reset method thereof
US6842831B2 (en) Low latency buffer control system and method
CN115794694A (zh) 存储器设备可管理性总线
US20180004274A1 (en) Determining power state support
CN112416677B (zh) 一种具有软关机功能的服务器和软关机方法
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
JPH10198524A (ja) ハードディスク制御装置
WO2014072770A1 (en) Method and apparatus for performing state retention for at least one functional block within an ic device
JP2016181052A (ja) データ転送装置、並びに、ｄｍａコントローラを外部から制御する制御装置及びその制御方法
JP2014160433A (ja) 複数のメモリからデータを提供するための装置および方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant