CN107850831B - 用于制造隔膜组件的方法 - Google Patents

用于制造隔膜组件的方法 Download PDF

Info

Publication number
CN107850831B
CN107850831B CN201680042163.3A CN201680042163A CN107850831B CN 107850831 B CN107850831 B CN 107850831B CN 201680042163 A CN201680042163 A CN 201680042163A CN 107850831 B CN107850831 B CN 107850831B
Authority
CN
China
Prior art keywords
layer
stack
planar substrate
mask
diaphragm assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680042163.3A
Other languages
English (en)
Other versions
CN107850831A (zh
Inventor
J·H·克洛特韦克
W·T·A·J·范登艾登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Holding NV
Original Assignee
ASML Holding NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Holding NV filed Critical ASML Holding NV
Priority to CN202111094353.9A priority Critical patent/CN113777894A/zh
Priority to CN202310632992.9A priority patent/CN116819885A/zh
Publication of CN107850831A publication Critical patent/CN107850831A/zh
Application granted granted Critical
Publication of CN107850831B publication Critical patent/CN107850831B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G03F1/64—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof characterised by the frames, e.g. structure or material, including bonding means therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/62—Pellicles, e.g. pellicle assemblies, e.g. having membrane on support frame; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70808—Construction details, e.g. housing, load-lock, seals or windows for passing light in or out of apparatus
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908—Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70916—Pollution mitigation, i.e. mitigating effect of contamination or debris, e.g. foil traps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7095—Materials, e.g. materials for housing, stage or other support having particular properties, e.g. weight, strength, conductivity, thermal expansion coefficient
    • G03F7/70958—Optical materials or coatings, e.g. with particular transmittance, reflectance or anti-reflection properties
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70983—Optical system protection, e.g. pellicles or removable covers for protection of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Epidemiology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Atmospheric Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)
  • Micromachines (AREA)

Abstract

一种制造用于EUV光刻术的隔膜组件的方法，所述方法包括：提供包括平坦衬底和至少一个隔膜层的叠层，其中所述平坦衬底包括内部区域和围绕所述内部区域的边界区域；以及选择性地移除所述平坦衬底的所述内部区域。所述隔膜组件包括：由所述至少一个隔膜层形成的隔膜；和保持所述隔膜的边界，所述边界由所述平坦衬底的所述边界区域形成。所述叠层设置有机械保护材料，所述机械保护材料被配置成在选择性地移除所述平坦衬底的所述内部区域的步骤期间以机械的方式保护所述边界区域。

Description

用于制造隔膜组件的方法
相关申请的交叉引用
本申请要求于2015年7月17日提交的欧洲申请15177332.2的优先权，并且它通过引用而全文合并到本文中。
技术领域
本发明涉及一种用于制造隔膜组件的方法和一种隔膜组件。
背景技术
光刻设备是一种将所需图案应用到衬底(通常是衬底的目标部分)上的机器。例如，可以将光刻设备用在集成电路(IC)的制造中。在这种情况下，可以将可选地称为掩模或掩模版的图案形成装置用于生成待形成于IC的单层上的电路图案。可以将该图案转移到衬底(例如，硅晶片)上的目标部分(例如，包括一部分、一个或多个管芯)上。图案的转移通常通过将图案成像到设置在衬底上的辐射敏感材料(抗蚀剂)层上来进行。通常，单个的衬底将包含被连续形成图案的相邻目标部分的网络。
光刻术被广泛地看作制造IC和其他器件和/或结构的关键步骤之一。然而，随着通过使用光刻术制造的特征的尺寸变得越来越小，光刻术正变成允许制造微型IC或其他器件和/或结构的更加关键的因素。
图案印刷的极限的理论估计可以由用于分辨率的瑞利法则给出，如等式(1)所示：
其中λ是所用辐射的波长，NA是用以印刷图案的投影***的数值孔径，k1是依赖于工艺的调节因子，也称为瑞利常数，CD是所印刷的特征的特征尺寸(或临界尺寸)。由等式(1)知道，特征的最小可印刷尺寸的减小可以由三种途径实现：通过缩短曝光波长λ、通过增大数值孔径NA或通过减小k1的值。
为了缩短曝光波长并因此减小最小可印刷尺寸，已经提出使用极紫外(EUV)辐射源。EUV辐射是波长在10-20nm范围内的电磁辐射，例如波长在13-14nm范围内。进一步地还提出可以使用具有小于10nm波长的EUV辐射，例如波长在5-10nm范围内，例如6.7nm或6.8nm的波长。这样的辐射被称为术语“极紫外辐射”或“软X射线辐射”。可用的源包括例如激光产生的等离子体源、放电等离子体源或者基于由电子存储环提供的同步加速器辐射的源。
光刻设备包括图案形成装置(例如掩模或掩模板)。辐射被提供通过图案形成装置或从图案形成装置反射以在衬底上形成图像。可以提供隔膜组件以保护图案形成装置免受空气中悬浮颗粒和其它形式的污染物影响。用于保护图案形成装置的隔膜组件可以被称为薄膜。图案形成装置的表面上的污染物可能导致在衬底上制造出缺陷。隔膜组件可以包括边界和横跨边界伸展的隔膜。例如由于隔膜的薄度，很难制造出一种隔膜组件并且该隔膜组件在所述过程中不发生变形。尤其是在隔膜组件中的隔膜仅在边界处被支撑时，在隔膜下面没有诸如栅格或衬底的其它支撑件或加强装置来提供额外的机械强度，这样隔膜组件可能变得较容易变形。另外，具有对于光刻图案形成装置所需要的大的隔膜区域的薄膜组件很可能在应力下变形。隔膜组件的变形可能导致性能降低、隔膜损坏或甚至破裂，这不是期望的。
期望减小在隔膜组件制造期间隔膜组件诸如薄膜变形或损坏的可能性。
发明内容
根据本发明的一个方面，提供一种用于制造用于EUV光刻术的隔膜组件的方法，所述方法包括：提供包括平坦衬底和至少一个隔膜层的叠层，其中所述平坦衬底包括内部区域和围绕所述内部区域的边界区域；以及选择性地移除所述平坦衬底的所述内部区域，使得所述隔膜组件包括：由所述至少一个隔膜层形成的隔膜；和保持所述隔膜的边界，所述边界由所述平坦衬底的所述边界区域形成；其中所述叠层设置有机械保护材料，所述机械保护材料被配置成在选择性地移除所述平坦衬底的所述内部区域的步骤期间以机械的方式保护所述边界区域。
根据本发明的一个方面，提供一种用于EUV光刻术的隔膜组件，所述隔膜组件包括：隔膜，所述隔膜由包括多晶硅或单晶硅的至少一个隔膜层形成；以及边界，所述边界保持所述隔膜；其中所述隔膜由上覆盖层和下覆盖层覆盖，所述上覆盖层和所述下覆盖层中的每一个包括下述中的至少一个：Ru、Zr、Mo、氧化硅、氧化锆、氧化铝、氮化硼、氧化钌、氮化钌、氮化锆、氧化钼或氮化钼或硅化钼，其中所述边界由平坦衬底形成，所述平坦衬底包括内部区域和围绕所述内部区域的边界区域，其中所述边界通过选择性地移除所述平坦衬底的所述内部区域形成，其中所述平坦衬底包括氧化层和非氧化层，使得所述边界包括所述氧化层和所述非氧化层，其中所述氧化层在所述非氧化层与所述至少一个隔膜层之间，其中所述边界包括掩模层，其中所述平坦衬底的所述边界区域在所述掩模层与所述至少一个隔膜层之间。
附图说明
现在将参考随附的示意性附图仅通过举例的方式描述本发明的实施例，其中相应的参考标记表示相应的部件，在附图中：
图1示出根据本发明的一实施例的光刻设备；
图2是光刻设备的更详细的视图；
图3是图1和图2的设备的源收集器模块的更详细的视图；
图4至37示意性地示出根据本发明的实施例的用于制造薄膜的阶段；
图38至39示出根据本发明的实施例的薄膜；和
图40示意性地示出根据本发明的实施例的在制造薄膜的方法中使用的LPCVD腔。
在结合附图的情况下，根据下文给出的详细描述，本发明的特征和优点将变得更加清晰；在所有附图中，类似的附图标记表示对应的元件。在附图中，类似的参考标号通常表示相同的、功能相似和/或结构相似的元件。
具体实施方式
图1示意性地示出根据本发明的一个实施例的包括源收集器模块SO的光刻设备100。所述光刻设备100包括：
照射***(或照射器)IL，配置用于调节辐射束B(例如，EUV辐射)；
支撑结构(例如掩模台)MT，构造用于支撑图案形成装置(例如掩模或掩模版)MA并与配置用于精确地定位图案形成装置的第一定位装置PM相连；
衬底台(例如晶片台)WT，构造用于保持衬底(例如涂覆有抗蚀剂的晶片)W，并与配置用于精确地定位衬底的第二定位装置PW相连；和
投影***(例如反射式投影***)PS，所述投影***PS配置用于将由图案形成装置MA赋予辐射束B的图案投影到衬底W的目标部分C(例如包括一根或更多根管芯)上。
照射***IL可以包括各种类型的光学部件，例如折射型、反射型、磁性型、电磁型、静电型或其它类型的光学部件、或其任意组合，以引导、成形、或控制辐射。
所述支撑结构MT以依赖于图案形成装置的方向、光刻设备的设计以及诸如图案形成装置是否保持在真空环境中等其他条件的方式保持图案形成装置MA。所述支撑结构MT可以采用机械的、真空的、静电的或其它夹持技术保持图案形成装置MA。所述支撑结构MT可以是框架或台，例如，其可以根据需要成为固定的或可移动的。所述支撑结构MT可以确保图案形成装置MA位于所需的位置上(例如相对于投影***PS)。
术语“图案形成装置”应该被广义地理解为表示能够用于将图案在辐射束B的横截面上赋予辐射束、以便在衬底W的目标部分C上形成图案的任何装置。被赋予辐射束B的图案可以与在目标部分C上形成的器件中的特定的功能层相对应，例如集成电路。
图案形成装置MA可以是透射式或反射式的。图案形成装置的示例包括掩模、可编程反射镜阵列以及可编程液晶显示(LCD)面板。掩模在光刻术中是公知的，并且包括诸如二元掩模类型、交替型相移掩模类型、衰减型相移掩模类型和各种混合掩模类型之类的掩模类型。可编程反射镜阵列的示例采用小反射镜的矩阵布置，每一个小反射镜可以独立地倾斜，以便沿不同的方向反射入射的辐射束。所述已倾斜的反射镜将图案赋予由所述反射镜矩阵反射的辐射束。
与照射***IL类似，投影***PS可以包括多种类型的光学部件，例如折射型、反射型、磁性型、电磁型、静电型光学部件、或其它类型的光学部件，或其任意组合，如对于所使用的曝光辐射所适合的、或对于诸如使用真空之类的其他因素所适合的。可以期望将真空用于EUV辐射，因为其他气体可能会吸收太多的辐射。因此借助真空壁和真空泵可以在整个束路径上提供真空环境。
如此处所示，所述光刻设备100是反射型的(例如采用反射式掩模)。
光刻设备100可以是具有两个(双平台)或更多衬底台WT(和/或两个或更多的支撑结构MT)的类型。在这种“多平台”的光刻设备中，可以并行地使用附加的衬底台WT(和/或附加的支撑结构MT)，或可以在一个或更多个衬底台WT(和/或一个或更多个支撑结构MT)上执行预备步骤的同时，将一个或更多个其它的衬底台WT(和/或一个或更多的其它支撑结构MT)台用于曝光。
参考图1，照射***IL接收来自源收集器模块SO的极紫外辐射束。用以产生EUV光的方法包括但不必限于将材料转换为等离子体状态，该材料具有在EUV范围内具有一个或更多个发射线的至少一种元素，例如氙、锂或锡。在通常称为激光产生等离子体(“LPP”)的一种这样的方法中，所需的等离子体可以通过使用激光束照射燃料来产生，燃料例如是具有所需的发射线元素的材料的液滴、束流或簇团。源收集器模块SO可以是包括用于提供用于激发燃料的激光束的激光器(在图1中未示出)的EUV辐射***的一部分。所形成的等离子体发射输出辐射，例如EUV辐射，其通过使用设置在源收集器模块中的辐射收集器收集。激光器和源收集器模块SO可以是分立的实体，例如当使用CO2激光器提供激光束用于燃料激发时。
在这种情况下，激光器不看作是形成光刻设备100的一部分，并且，借助于包括例如合适的定向反射镜和/或扩束器的束传递***，辐射束B被从激光器传递至源收集器模块SO。在其他情况下，所述源可以是源收集器模块SO的组成部分，例如当源是放电产生等离子体EUV产生器，通常称为DPP源。
照射***IL可以包括调节器，用于调节辐射束的角度强度分布。通常，可以对所述照射***IL的光瞳平面中的强度分布的至少所述外部和/或内部径向范围(一般分别称为σ-外部和σ-内部)进行调整。此外，所述照射***IL可以包括各种其它部件，例如琢面场反射镜装置和琢面光瞳反射镜装置。可以将所述照射***IL用于调节所述辐射束B，以在其横截面中具有所需的均匀性和强度分布。
所述辐射束B入射到保持在支撑结构(例如，掩模台)MT上的所述图案形成装置(例如，掩模)MA上，并且通过所述图案形成装置MA来形成图案。在已经由图案形成装置(例如，掩模)MA反射之后，所述辐射束B通过投影***PS，所述投影***PS将辐射束B聚焦到所述衬底W的目标部分C上。通过第二定位装置PW和位置传感器PS2(例如，干涉仪器件、线性编码器或电容传感器)的帮助，可以精确地移动所述衬底台WT，例如以便将不同的目标部分C定位于所述辐射束B的路径中。类似地，可以将所述第一定位装置PM和另一个位置传感器PS1用于相对于所述辐射束B的路径精确地定位图案形成装置(例如，掩模)MA。可以使用掩模对准标记M1、M2和衬底对准标记P1、P2来对准图案形成装置(例如，掩模)MA和衬底W。
控制器500控制光刻设备100的总体操作，且尤其是执行下文进一步所描述的操作过程。控制器500可被具体实施为合适地编程的通用目的计算机，该通用目的计算机包括中央处理单元、易失性和非易失性储存装置、一个或更多个输入输出装置(诸如键盘和屏幕)、一个或更多个网络连接，以及至光刻设备100的各个部分的一个或更多个接口。应了解，控制计算机与光刻设备100之间的一对一关系不是必须的。在本发明的实施例中，一个计算机可以控制多个光刻设备100。在本发明的实施例中，多个网络计算机可以用于控制一个光刻设备100。控制器500也可以被配置成控制光刻单元(lithocell)或簇(cluster)中的一个或更多个相关联的加工装置和衬底处置装置，所述光刻设备100形成所述光刻单元或簇的一部分。控制器500也可以被配置成附属于光刻单元或簇的监控***和/或工厂车间(fab)的总控制***。
图2更详细地示出光刻设备100，包括源收集器模块SO、照射***IL以及投影***PS。源收集器模块SO构造并布置成使得在源收集器模块SO的包围结构220内保持真空环境。用于发射EUV辐射的等离子体210可以通过放电产生等离子体源形成。EUV辐射可以通过气体或蒸汽产生，例如氙气、锂蒸汽或锡蒸汽，其中形成发射辐射等离子体210以发射在电磁波谱的EUV范围内的辐射。通过例如引起至少部分离子化的等离子体的放电来形成发射辐射等离子体210。例如，有效生成辐射可能要求Xe、Li、Sn蒸汽或任何其他合适的气体或蒸汽的10Pa的分压。在一个实施例中，被激发的锡(Sn)的等离子体被提供以产生EUV辐射。
由发射辐射等离子体210发射的辐射从源腔211经由可选的定位在源腔211内的开口内或其后面的气体阻挡件或污染物阱230(在某些情况下也被称为污染物阻挡件或翼片阱)被传递到收集器腔212中。污染物阱230可以包括通道结构。污染物阱230还可以包括气体阻挡件或气体阻挡件和通道结构的组合。此处进一步示出的污染物阱230至少包括通道结构，如现有技术中已知的。
收集器腔212可以包括辐射收集器CO，其可以是所谓的掠入射收集器。辐射收集器CO具有上游辐射收集器侧251和下游辐射收集器侧252。穿过辐射收集器CO的辐射可以被反射离开光栅光谱滤光片240以被聚焦在虚源点IF。虚源点IF通常称为中间焦点，并且该源收集器模块SO布置成使得虚源点IF位于包围结构220的开口221处或其附近。虚源点IF是发射辐射等离子体210的像。
随后辐射穿过照射***IL，照射***IL可以包括布置成在图案形成装置MA处提供未图案化束21的期望的角分布以及在图案形成装置MA处提供期望的辐射强度均匀性的琢面场反射镜装置22和琢面光瞳反射镜装置24。在未图案化束21在由支撑结构MT保持的图案形成装置MA处反射时，图案化的束26被形成，并且图案化的束26通过投影***PS经由反射元件28、30成像到由衬底台WT保持的衬底W上。
在照射***IL和投影***PS中通常可以存在比示出的元件更多的元件。光栅光谱滤光片240可以可选地存在，这依赖于光刻设备的类型。此外，可以存在比图中示出的反射镜更多的反射镜，例如在投影***PS中可以存在在图2中示出的元件以外的1-6个附加的反射元件。
如图2所示，辐射收集器CO在图中被示出为具有掠入射反射器253、254以及255的巢状收集器，仅作为辐射收集器CO的一个示例。掠入射反射器253、254以及255围绕光学轴线O轴向对称地设置，该类型的辐射收集器CO优选地与放电产生的等离子体源结合使用，通常称为DPP源。
可替代地，源收集器模块SO可以是如图3所示的LPP辐射***的一部分。激光器LA布置成将激光能量入射到燃料，例如氙气(Xe)、锡(Sn)或锂(Li)，由此产生具有几十eV的电子温度的发射辐射等离子体210。在这些离子的去激发和复合期间生成的高能辐射由等离子体发射，被近正入射辐射收集器CO收集并被聚焦到包围结构220的开口221上。
如图1中所示出，在实施例中，光刻设备100包括照射***IL和投影***PS。照射***IL被配置成发射辐射束B。投影***PS通过介入空间(intervening space)与衬底台WT分离开。投影***PS被配置成将赋予辐射束B的图案投影至衬底W上。所述图案用于辐射束B的EUV辐射。
可以至少部分抽空介于投影***PS与衬底台WT之间的空间。可在投影***PS的位置处由固体表面界定所述介入空间，所使用的辐射从所述固体表面被朝向衬底台WT引导。
在一实施例中，光刻设备100包括动态气锁。动态气锁包括隔膜组件80。在一实施例中，动态气锁包括由位于介入空间中的隔膜组件80覆盖的中空部。中空部位于辐射的路径周围。在一实施例中，光刻设备100包括鼓风机，所述鼓风机被配置成用气流冲刷中空部分的内部。辐射行进通过隔膜组件80，之后照射到衬底W上。
在一实施例中，光刻设备100包括隔膜组件80。如上文所解释，在一实施例中，隔膜组件80用于动态气锁。在这种情况下，隔膜组件80用作用于对DUV辐射进行滤光的滤光器。另外或替代地，在一实施例中，隔膜组件80为用于EUV光刻术的图案形成装置MA的薄膜。本发明的隔膜组件80可用于动态气锁或用于薄膜或用于另一目的。在一实施例中，隔膜组件80包括由至少一个隔膜层50形成的隔膜，所述至少一个隔膜层50被配置成透射至少80％的入射EUV辐射。为了确保最大化的EUV透射和最小化对成像性能的影响，优选地使隔膜仅在边界处被支撑。隔膜的面积优选地在500平方毫米至25000平方毫米的范围内、更优选地在800平方毫米至20000平方毫米的范围内，甚至更优选地在1000平方毫米至18500平方毫米的范围内。
在一实施例中，薄膜被配置成密封图案形成装置MA以保护图案形成装置MA免受空气悬浮颗粒和其他形式的污染物影响。图案形成装置MA的表面上的污染物可以造成衬底W上的制造缺陷。例如，在一实施例中，薄膜被配置成减小颗粒可能迁移至光刻设备100中的图案形成装置MA的步进场中的可能性，即，以便防止颗粒落在图案形成装置MA的成像表面上。
如果图案形成装置MA未受到保护，则污染物可能要求清洁或弃用图案形成装置MA。清洁图案形成装置MA会中断宝贵的制造时间，弃用图案形成装置MA成本高。更换图案形成装置MA也会中断宝贵的制造时间。
图4至图37示意性地示出根据本发明的一实施例的用于制造隔膜组件80的方法的阶段。在一实施例中，用于制造隔膜组件80的方法包括提供叠层40。如图4中所示出，叠层40包括平坦衬底41。叠层也可以包括沉积于平坦表面41上的几个其他材料层，所述层在掩模组件80的制造过程具有各种保护功能，或用于增强隔膜组件80的特性，诸如，对化学物质/环境的耐性和/或改善的(热)机械强度和/或减小的成像影响(例如，通过减小薄膜反射)。
在一实施例中，平坦衬底41由硅形成。例如，平坦衬底41具有诸如正方形、圆形或矩形的形状。平坦衬底41的形状不受特别限制。平坦衬底41的大小不受特别限制。例如，在一实施例中，平坦衬底41具有在约100毫米至约500毫米的范围内(例如，约200毫米)的直径。平坦衬底41的厚度不受特别限制。例如，在一实施例中，平坦衬底41具有为至少300微米、可选地至少400微米的厚度。在一实施例中，平坦衬底41具有至多1000微米、可选地至多800微米的厚度。在一实施例中，平坦衬底41具有约725微米的厚度。
硅可以结晶成金刚石立方晶体结构。在一实施例中，平坦衬底41包括硅的立方晶体。在一实施例中，平坦衬底41具有<100>晶向。
在一实施例中，用于制造隔膜组件80的方法包括蚀刻平坦衬底41的步骤。预期本发明的实施例实现减小执行蚀刻平坦衬底41的步骤所需的时间。本文进一步所提及的作为边界区域72的平坦衬底41的部分形成隔膜组件80的边界75的部分(在移除平坦衬底的内部区域之后)，如(例如)在图37和图38中所示出。边界75保持隔膜组件80的隔膜。预期本发明的实施例实现增加隔膜组件80的边界75的机械强度。边界75由平坦衬底41至少部分地形成。边界75可被称为隔膜组件载体。
在一实施例中，平坦衬底41被抛光。叠层40具有顶侧和底侧。顶侧被示出为处于图4至图41中的叠层40的顶部。底侧被示出为处于图4至图41中的叠层40的底部。在一实施例中，平坦衬底41在顶侧和底侧两者处被抛光。然而，这种情况不是必须的。在一实施例中，平坦衬底41在顶侧和底侧中的仅一个上被抛光。
如图5中所示出，在一实施例中，平坦衬底41包括氧化层42。氧化层42为平坦衬底41的部分。平坦衬底41的其余部分形成平坦衬底41的非氧化层。氧化层42为牺牲层。氧化层42在平坦衬底41的非氧化层被蚀刻时形成蚀刻阻挡物。如图33中所示出，例如，平坦衬底41被从底侧蚀刻。氧化层42是耐蚀刻剂的。
在一实施例中，氧化层42具有大于100纳米、可选地大于200纳米、以及可选地大于300纳米的厚度。例如，在一实施例中，氧化层42具有约350纳米或约400纳米的厚度。在一实施例中，氧化层具有小于5微米且优选地小于1微米的厚度。预期本发明的实施例实现改善对蚀刻平坦衬底41的步骤的鲁棒性。
在一实施例中，氧化层42在平坦衬底41的外表面上形成为薄氧化物层。在一实施例中，氧化层42由热氧化过程形成(例如)为热湿式氧化物。在一实施例中，氧化层42和用于蚀刻平坦衬底41的蚀刻剂被配置成使得氧化层42在蚀刻剂中的蚀刻速率小于约5纳米/分钟，例如为约3纳米/分钟。在一实施例中，氧化层42包括非晶二氧化硅。
如图9至图37中所示出，叠层40包括至少一个隔膜层45、50。如图38和图39中所示出，隔膜组件80包括由至少一个隔膜层50形成的隔膜。在一实施例中，至少一个隔膜层50包括多晶硅。在一实施例中，多晶硅由使在至少一个隔膜层45中的非晶硅晶化而形成。例如，如图8中所示出，在一实施例中，将隔膜层45作为非晶硅层而添加至叠层40。当温度升高时，非晶硅层晶化成多晶硅层。例如，如从图16至图17的转变中所显示，图16中所显示的作为非晶硅层的隔膜层45转变成图17中所显示的作为多晶硅层的隔膜层50。
在一实施例中，多晶硅层在其生长期间被原位掺杂。通过添加p型或n型掺杂，硅的传导性增加，这对处理EUV源的电力有积极作用。
如图6中所示出，在一实施例中，叠层40包括下牺牲层43。下牺牲层43设置于平坦衬底41与至少一个隔膜层45、50之间。当平坦衬底41包括氧化层42时，下牺牲层43设置于氧化层42与至少一个隔膜层45、50之间。
在一实施例中，平坦衬底41包括内部区域71和边界区域72。边界区域72围绕内部区域71。内部区域71和边界区域72在平坦衬底41的平面中。在一实施例中，边界区域72在平坦衬底41的平面中围绕内部区域71。
在一实施例中，用于制造隔膜组件80的方法包括选择性地移除平坦衬底41的内部区域71。在一实施例中，使用诸如氢氧化钾(KOH)的湿式蚀刻剂来选择性地移除平坦衬底41的非氧化层。替代地，通过干式蚀刻过程或通过用以移除平坦衬底41的非氧化层的任何已知的方式来选择性地移除平坦衬底41的非氧化层。平坦衬底41的氧化层42对用以选择性地移除平坦衬底41的非氧化层的内部区域71的蚀刻剂是耐性的。
如图35中所显示，选择性地移除存在于隔膜的底部处的任何层，诸如平坦衬底41的氧化层42。可使用任何合适方法以执行所述选择性移除以便使隔膜的底部不受约束。
下牺牲层43在存在于隔膜的底部处的任何层(诸如，平坦衬底41的氧化层42)的选择性移除期间保护至少一个隔膜层45、50。
下牺牲层43的厚度不受特别限制。在一实施例中，下牺牲层43的厚度为至少约5纳米、可选地至少约10纳米。在一实施例中，下牺牲层43的厚度为至多约100纳米，可选地至多约50纳米。在一实施例中，下牺牲层43的厚度为约20纳米。
在一实施例中，将下牺牲层43提供至叠层40的顶部表面和底部表面两者，如图6中所显示。可在稍后的过程或工艺步骤中从叠层40的底部表面移除下牺牲层43，例如如图12中所显示。然而，这种情况不是必须的。在一替代实施例中，将下牺牲层43仅施加至叠层40的顶部表面或仅施加至叠层40的底部。在叠层40的顶部表面处的下牺牲层43被定位于平坦衬底41与形成隔膜组件80的隔膜的隔膜层45、50之间。
在一实施例中，下牺牲层43由诸如非晶硅的材料形成。然而，这种情况不是必须的。
将下牺牲层43沉积至叠层40上的方法不受特别限制。在一实施例中，由化学气相沉积将下牺牲层43施加至叠层40。例如，在一实施例中，由在300℃至700℃的范围内的温度下的低压化学气相沉积将下牺牲层43施加至叠层40。然而，这种情况不是必须的。例如，在一替代实施例中，由(例如)溅射法或由薄膜成型法将下牺牲层43施加至叠层40。
如图7中所示出，在一实施例中，叠层40包括下覆盖层44。下覆盖层44设置于平坦衬底41与隔膜层45、50之间。当叠层40包括下牺牲层43时，下覆盖层44设置于下牺牲层43与隔膜层45、50之间。如图38和图39中所显示，在一实施例中，下覆盖层44形成由根据本发明的一实施例的方法而制造的隔膜组件80的隔膜的部分。
下覆盖层44被配置为包含由所述制造方法而生产的隔膜组件80的隔膜的隔膜层50。当除了下覆盖层44以外也提供上覆盖层46(如例如图9中所显示)时尤其是这样。下覆盖层44和上覆盖层46被配置成在隔膜组件80的隔膜断裂时减小碎片的分布。
在一实施例中，下覆盖层44和上覆盖层46中的每一个具有小于3纳米的厚度。在一实施例中，下覆盖层44、隔膜层45以及上覆盖层46的组合厚度为大约50纳米。
在光刻设备100的使用期间，隔膜组件80有可能断裂。当隔膜组件80断裂时，隔膜可以断裂成许多颗粒。尤其是，如果隔膜层50由具有脆性性质的材料形成，则隔膜层50可以在隔膜组件80断裂时碎裂成许多颗粒。来自已断裂的隔膜组件80的碎片可能污染光刻设备100的其他部分。例如，来自已断裂的隔膜组件80的碎片可能污染光刻设备100的光学部件。来自已断裂的隔膜组件80的碎片的污染可能降低由光刻设备100的光学部件进行的光学功能的品质。
例如，在一实施例中，隔膜层50由多晶硅形成。多晶硅具有脆性性质。因此，包括一包括由多晶硅形成的隔膜层50的隔膜的隔膜组件80可能在隔膜组件80断裂时碎裂成许多颗粒。预期本发明的实施例实现改善隔膜组件80的机械性质。
如图7中所示出，在一实施例中，将下覆盖层44施加至叠层40的顶部表面和底部表面。可在稍后的过程步骤中移除下覆盖层44，如图12中所显示。然而，这种情况不是必须的。例如，在一替代实施例中，将下覆盖层44仅施加至叠层40的顶部表面。将在叠层40的顶部表面处的下覆盖层44设置于平坦衬底41与隔膜层45、50之间。
在一实施例中，用于下覆盖层44的材料为低应力氮化物(即，具有为300MPa或低于300MPa的膜应力(诸如，张应力)的氮化物)。例如，在一实施例中，用于下覆盖层44的材料为非晶氮化硅。然而，其他低应力的氮化物可能是合适的。在一实施例中，下覆盖层44足够厚以允许下覆盖层44在隔膜组件80断裂时执行其包含隔膜层50的功能。在一实施例中，下覆盖层44的厚度为至少约1纳米、可选地至少约2纳米。在一实施例中，下覆盖层44足够薄使得包括下覆盖层44的隔膜组件80的隔膜具有足够良好的光学性质，特别是对EUV辐射的透射。在一实施例中，下覆盖层44的厚度为至多约10纳米、可选地至多约5纳米。在一实施例中，下覆盖层44的厚度为约2.5纳米。
将下覆盖层44施加至叠层40的方法不受特别限制。在一实施例中，由化学气相沉积(CVD)(例如，在约850℃的温度下的低压化学气相沉积(LPCVD))将下覆盖层44施加至叠层。然而，在一替代实施例中，例如，由溅射法或由薄膜成型法将下覆盖层44施加至叠层40。在这种情形下，术语低应力的意思是下覆盖层44具有低的张应力。
提供下覆盖层44并非是必须的。在一实施例中，叠层40不包括任何下覆盖层44。在一实施例中，由制造方法生产的隔膜组件80不包括任何下覆盖层44。
图8示出将隔膜层45施加至叠层40的步骤。如图8中所示出，在一实施例中，将隔膜层45施加至叠层40的顶部表面和底部表面两者。可在稍后的过程步骤中从叠层40的底侧移除隔膜层45，例如如图12中所显示。然而，这种情况不是必须的。在一替代实施例中，将隔膜层45仅施加至叠层40的顶侧。在叠层40的顶侧处的隔膜层45变成由制造方法生产的隔膜组件80的隔膜中的隔膜层50，如图38和图39中所显示。
在一实施例中，由化学气相沉积法将隔膜层45施加至叠层40。例如，在一实施例中，由在约560℃的温度下的低压化学气相沉积施加隔膜层45。然而，可使用诸如溅射法和薄膜成型法的其他方法。下文中参考图40进一步解释适合于执行低压化学气相沉积法的示例性设备。
在一实施例中，隔膜层45足够薄使得其对EUV辐射的透射足够高，例如大于50％。在一实施例中，隔膜层45的厚度为至多约200纳米，可选地至多约150纳米。150纳米厚的纯Si隔膜将透射约77％的入射EUV辐射。在一实施例中，隔膜层45的厚度为至多约100纳米。100纳米厚的纯Si隔膜将透射约84％的入射EUV辐射。
在一实施例中，隔膜层45足够厚使得其在隔膜组件80固定至光刻设备100的图案形成装置MA时以及在光刻设备100的使用期间在机械上是稳定的。在一实施例中，隔膜层45的厚度为至少约10纳米、可选地至少约20纳米，可选地至少约35纳米。在一实施例中，隔膜层45的厚度为约55纳米。
如图9中所示出，在一实施例中，叠层40包括上覆盖层46。可以与上文参考图7所描述的下覆盖层44的特征相同的方式来选择和改变上覆盖层46的特征。因此，此处将不更进一步详细地描述上覆盖层46的特征。
上覆盖层46被设置成使得隔膜层45、50设置于平坦衬底41与上覆盖层46之间。提供上覆盖层46并非是必需的。在一实施例中，叠层40不包括任何上覆盖层46。在一实施例中，由所述制造方法而生产的隔膜组件80在隔膜组件80的隔膜中不包括任何上覆盖层46。
如图10中所示出，在一实施例中，叠层40包括上牺牲层47。上牺牲层47设置成使得隔膜层45、50设置于平坦衬底41与上牺牲层47之间。
可以与下牺牲层43的特征可被选择和改变的方式相同的方式来选择和改变关于上牺牲层47的其他特征。下牺牲层43的特征在上文尤其参考图6被描述。因此，本文将不更进一步详细地论述上牺牲层47的另外特征。
在一实施例中，叠层40包括保护层(未示出)。将保护层施加至叠层40使得隔膜层45设置于平坦衬底41与保护层之间。当叠层40设置有上牺牲层47时，上牺牲层47设置于隔膜层45与保护层之间。
如图11中所示出，在一实施例中，用于制造隔膜组件80的方法包括将前侧漆层51施加至叠层40的顶侧。前侧漆层51被配置成保护叠层40的顶侧处的层免受在叠层40的底侧上执行的后续蚀刻过程影响。
在一实施例中，前侧漆层51具有为约2微米或更小的厚度。在一实施例中，使用旋涂法来施加前侧漆层。
如图12中所示出，在一实施例中，用于制造隔膜组件80的方法包括从叠层40的底侧移除隔膜层45。在一实施例中，从叠层40的底侧移除隔膜层45的步骤还包括从叠层40的底侧移除下牺牲层43、下覆盖层44、上覆盖层46和/或上牺牲层47。当然，如果根本不提供这些层中的一个或更多个或这些层中的一个或更多个未被提供至叠层40的底侧，则从叠层40的底侧移除层的步骤并非是必需的。
在一实施例中，由干法蚀刻过程来执行从叠层40的底侧移除隔膜层45的步骤。在一实施例中，干法蚀刻过程包括将隔膜层45曝光于离子轰击，该离子轰击使得从曝光后的表面移除隔膜层45的部分。在一实施例中，离子来自等离子体，诸如碳氟化合物，例如四氟化碳(CF4)。如图12中所示出，当在叠层40的底侧已经到达平坦衬底41的氧化层42时停止干法蚀刻过程。如果在叠层40的底侧处不存在氧化层42，则在已经在叠层40的底侧处到达平坦衬底41时停止干式蚀刻过程。
如图13中所示出，在一实施例中，用于制造隔膜组件80的方法包括移除前侧漆层51。在一实施例中，由蚀刻过程来移除前侧漆层51。前侧漆层51可能由于在从叠层40的底侧移除氮化物层和硅层的过程期间的处理而已经受损。因此，可由首先移除前侧漆层51来替换前侧漆层51。
如图14中所示出，在一实施例中，用于制造隔膜组件80的方法包括将替换的前侧漆层52施加至叠层40的顶侧。所述替换的前侧漆层52被配置成保护叠层的顶侧免受施加至叠层40的底侧的蚀刻过程影响。在一实施例中，替换的前侧漆层52的厚度为约2微米或更小。在一实施例中，使用旋涂法来施加替换的前侧漆层52。
然而，提供替换的前侧漆层52并非是必需的。例如，如果前侧漆层51尚没有由于处理而特别受损，则可能没有必要用替换的前侧漆层52来替换前侧漆层51。替代地，如果在叠层40的底侧处不存在氧化层42，则可能没有必要在已移除前侧漆层51之后提供的替换的前侧漆层52。
如图15中所示出，在一实施例中，用于制造隔膜组件80的方法包括从叠层40的底侧移除氧化层42。在一实施例中，使用湿法蚀刻过程来移除氧化层42。例如，在一实施例中，蚀刻剂可以是湿式蚀刻剂，诸如，缓冲氧化物蚀刻。当在叠层40的底侧处使平坦衬底41的非氧化层曝光时停止蚀刻过程。
如图16中所示出，在一实施例中，用于制造隔膜组件80的方法包括移除替换的前侧漆层52。在一实施例中，通过蚀刻过程移除替换的前侧漆层52。
在一实施例中，用于制造隔膜组件80的方法包括选择性地移除平坦衬底41的内部区域71。结果，隔膜组件80包括来自隔膜层50的隔膜和保持隔膜的边界75。边界75由平坦衬底41的边界区域72形成。
边界75改善了隔膜组件80的隔膜的机械稳定性。预期本发明的实施例实现隔膜组件80的机械稳定性的改善。这使得较容易在隔膜组件80不受损的情况下封装和运输隔膜组件80。这也使得较容易在隔膜组件80不受损的情况下由框架将隔膜组件80附接至图案形成装置MA。
在一实施例中，隔膜组件80的边界75被配置为连接至框架，该框架将隔膜组件80连接至图案形成装置MA。框架无需直接附接至隔膜组件80的隔膜。框架可以附接至隔膜组件80的边界75。这减小隔膜组件80的隔膜在将隔膜组件80装配至图案形成装置MA的过程期间受损的可能性。
如图17中所示出，在一实施例中，选择性地移除平坦衬底41的内部区域71的步骤包括将掩模材料49沉积至叠层40的顶部表面和叠层40的底部表面。在一实施例中，选择性地移除平坦衬底41的内部区域71的步骤包括选择性地移除掩模材料49使得掩模层由沉积至叠层40的底部表面的对应于平坦衬底41的边界区域72的掩模材料49形成。在一实施例中，选择性地移除平坦衬底41的内部区域71的步骤包括各向异性地蚀刻平坦衬底41的内部区域71。
图17示意性地示出沉积至叠层40的顶部表面和底部表面的掩模材料49。掩模材料49被沉积成使得隔膜层50设置于平坦衬底41与掩模材料49之间。
掩模材料49被用作用于从叠层40的底侧蚀刻平坦衬底41的过程的掩模(即，用作掩模层)，例如用作蚀刻阻挡物。如图17中所示出，由最初用掩模材料49覆盖叠层40的顶部表面和底部表面两者来提供掩模。
在一实施例中，掩模材料49包括非晶氮化硅(例如，a-Si3N4或SiN)。掩模材料49对用以选择性地移除平坦衬底41的内部区域71的方式是耐受性的。例如，在一实施例中，使用诸如KOH的湿式蚀刻剂以选择性地移除平坦衬底41的内部区域71。因此，在一实施例中，掩模材料49化学上对KOH是耐受性的。
在一实施例中，掩模材料49足够厚以提供针对用以选择性地移除平坦衬底41的内部区域71的蚀刻剂的稳固的蚀刻阻挡物。在一实施例中，掩模材料49的厚度为至少约50纳米，可选地至少约100纳米。在一实施例中，掩模材料49足够薄以便不将相当大体积添加至由制造方法生产的隔膜组件80。尤其是，掩模材料49可在由制造方法生产的隔膜组件80的底侧处保持为边界75的部分。在一实施例中，掩模材料49的厚度为至多约500纳米，可选地至多约200纳米。在一实施例中，掩模材料49的厚度为约120纳米。
在一实施例中，通过化学气相沉积沉积掩模材料49。例如，在一实施例中，由在约850℃的温度下的低压化学气相沉积施加掩模材料49。
通过施加高温，可以改变隔膜层45的性质。例如，当最初应用作为非晶硅的隔膜层45时，隔膜层45可以转变成由多晶硅形成的隔膜层50。所述温度造成非晶硅晶化成多晶硅。
多晶硅具有对EUV辐射的高透射率。多晶硅具有良好机械强度。相比于制造由诸如多晶格材料或甚至单晶硅的另一材料形成的隔膜，制造具有由多晶硅形成的隔膜的隔膜组件80更容易(这是因为单晶硅可能在结晶结构方面具有诸如针孔的缺陷)。多晶硅实质上对EUV辐射进行滤光。
然而，并非必需使隔膜组件80的隔膜由多晶硅形成。例如，在一替代实施例中，隔膜组件80的隔膜由多晶格隔膜形成。
在另一替代实施例中，隔膜组件80的隔膜由单晶硅形成。在这一实施例中，单晶硅隔膜可由绝缘体上硅(SOI)技术形成。用于这一产品的起始材料为所谓的SOI衬底。SOI衬底为包括硅载体衬底的衬底，其中在内埋式隔离SiO2层的顶部具有薄单晶硅层。在一实施例中.，单晶硅层的厚度可以在约5纳米至约5微米之间的范围内。在一实施例中，在SOI衬底用于制造方法中之前硅隔膜层设置于SOI衬底上。
如图18中所示出，可在隔膜的上侧处移除一些掩模材料49。可以由蚀刻过程或任何已知的移除方法来移除掩模材料49。替代地，在一实施例中，掩模材料49仅提供于隔膜的下侧处，在这种情况下，没有必要从隔膜的上侧移除任何掩模材料49。
如图18中所示出，在一实施例中，从叠层40的顶部表面移除掩模材料49的步骤涉及从叠层40的顶部表面和侧表面移除实质上全部掩模材料49。然而，这种情况不是必须的。如图19中所显示，在一替代实施例中，掩模材料49保持在叠层50的顶部表面的周边区域中和/或在叠层40的边缘表面处。
叠层40的顶部表面的周边区域处和叠层40的边缘表面处的掩模材料49可形成由制造方法生产的隔膜组件80的边界75的部分。叠层40的顶部表面的周边区域处和叠层40的边缘表面处的掩模材料49也可以保护较低层使得较低层也可以形成隔膜组件80的边界75的部分。预期本发明的实施例实现边界75的机械强度的改善，从而导致隔膜组件80的机械稳定性改善。
如图20中所示出，在一实施例中，从叠层40的底部表面选择性地移除掩模材料49的步骤包括将前侧掩模漆层53施加至叠层40的顶侧。在一实施例中，前侧掩模漆层53具有约3微米或更小的厚度。在一实施例中，由喷涂法施加前侧掩模漆层53。前侧掩模漆层53被配置成保护叠层40的前侧免受用以从叠层40的后表面选择性地移除掩模材料49的蚀刻过程影响。
如图21中所示出，在一实施例中，从叠层40的后表面选择性地移除掩模材料49的步骤包括将后侧掩模漆层54施加至叠层40的后表面。在一实施例中，后侧掩模漆层54具有约3微米或更小的厚度。在一实施例中，由喷涂法施加后侧掩模漆层54。
后侧掩模漆层54被配置成保护选择性区(例如，对应于平坦衬底41的边界区域72)免受用以从叠层40的后表面选择性地移除掩模材料49的蚀刻过程影响。
如图22中所示出，在一实施例中，从叠层的后表面选择性地移除掩模材料49的步骤包括使后侧掩模漆层54的选定区(例如，对应于平坦衬底41的内部区域71)曝光。该曝光过程被配置成限定隔膜组件区域。在一实施例中，可针对单个衬底来限定多个隔膜组件区域。单个衬底可以用以形成多个隔膜组件80。
如图22中所示出，在一实施例中，提供曝光掩模60以便图案化辐射至后侧掩模漆层54上的光。曝光掩模60包括掩模开口61。掩模开口61限定将对应于平坦衬底41的内部区域71的区或区域。平坦衬底41的内部区域71对应于隔膜组件80中的具有隔膜而不具有EUV辐射可以透射通过的边界75的区域。
如图22中所示出，提供辐射源62。辐射源62通过曝光掩模60的掩模开口61辐照后侧掩模漆层54。形成后侧掩模漆层54的曝光后的区域55，如图22中所显示。
如图23中所示出，在一实施例中，从叠层40的后表面选择性地移除掩模材料49的步骤包括移除后侧掩模漆层54的曝光后的区域55。在一实施例中，使曝光后的区域55溶解。应注意，在从叠层40的后表面选择性地移除掩模材料49的过程中，可使用正性掩模或负性掩模。
如图24中所示出，在一实施例中，从叠层40的后表面选择性地移除掩模材料49的步骤包括蚀刻对应于曝光后的区域55被移除(例如，被溶解)的区域中的掩模材料49。当移除曝光后的区域55时，在其位置产生蚀刻开口56。移除对应于蚀刻开口56的区域中的掩模材料49。蚀刻开口56延伸至从叠层40的后表面移除掩模材料49的区域中。在一实施例中，选择性地移除对应于蚀刻开口56的叠层40的后表面的区域处的掩模材料49的步骤包括干法蚀刻掩模材料49。
如上所述，在一实施例中，使用光刻过程和干法蚀刻过程来构造叠层40的下表面。替代地，在一实施例中，使用替代的构造方法来构造叠层40的下表面。
如图25中所示出，在一实施例中，用于制造隔膜组件80的方法包括移除前侧掩模漆层53和后侧掩模漆层54。在已经完成选择性地移除掩模材料49的步骤之后，不再需要前侧掩模漆层53和后侧掩模漆层54。可以移除前侧掩模漆层53和后侧掩模漆层54使得它们不干涉后续过程步骤。
如上文参考图19所提及的，在一实施例中，掩模材料49保持在叠层40的顶部表面处的周边区域中和/或在叠层40的边缘表面处。如图26中所示出，在这个实施例中，掩模材料49在已经移除前侧掩模漆层53和后侧掩模漆层54之后保持在叠层40的顶部表面的周边区域中和叠层40的边缘表面处。
如图27中所示出，在一实施例中，用于制造隔膜组件80的方法包括移除隔膜的顶部上的任何层，诸如上牺牲层47。结果，隔膜在顶侧上不受约束。当然，如果不提供牺牲层47，则所述方法不包括移除上牺牲层47的任何步骤。
如上文关于图19和图26所提及，在一实施例中，掩模材料49保持在叠层40的顶部表面的周边区域中和在叠层40的边缘表面处。如图28中所示出，在这一实施例中，上牺牲层47在已经完成移除上牺牲层47的过程之后保持在叠层40的顶部表面处的周边区域中和叠层40的边缘表面处。因此，移除上牺牲层47的步骤可能不导致整个上牺牲层47被移除。
如图29至图32中所示出，在一实施例中，用于制造隔膜组件80的方法包括提供具有机械保护材料66的叠层40。机械保护材料66被配置成在选择性地移除平坦衬底41的内部区域71的步骤期间机械地保护边界区域72。选择性地移除平坦衬底41的内部区域71的步骤可以在隔膜组件80的制造期间导致对隔膜组件80的损害。在制造方法的这一阶段，叠层40特别薄。当选择性地移除平坦衬底41的内部区域71时，叠层40包括极薄部分(其中已移除内部区域71)与薄部分(对应于其中尚未移除平坦衬底41的边界区域72的边界75)的混合。这可能导致叠层40上的机械应力。叠层40有可能断裂，或以其他方式不期望地受损。
机械保护材料66在选择性地移除平坦衬底41的内部区域71的步骤期间机械地保护叠层40、特别是边界区域72。预期本发明的实施例实现在隔膜组件80的制造期间减小隔膜组件80受损或被毁坏的可能性。预期本发明的实施例实现隔膜组件80的制造时改善的生产率。
如图29中所示出，在一实施例中，提供机械保护材料66的步骤包括将保护材料掩模65施加至叠层40的底部表面。保护材料掩模65实质上覆盖叠层40的整个底部表面。保护材料掩模65被配置成防止机械保护材料66与叠层40的底部表面接触。机械保护材料66不期望地填充叠层40的底部表面处的蚀刻开口56的可能性被减小。在一实施例中，保护材料掩模65采取箔片的形式。可由(例如)薄膜成型法来施加箔片。
如图30中所示出，在一实施例中，提供机械保护材料66的步骤包括用机械保护材料66围绕叠层40和保护材料掩模65的组合。这是一个精密的步骤。当在施加机械保护材料66之前在叠层40的顶部表面处存在颗粒时，颗粒可在机械保护材料66被移除时不期望地造成隔膜层50或上覆盖层46上的蚀刻。
在一实施例中，机械保护材料66足够厚以提供对叠层40的足够的机械保护。在一实施例中，机械保护材料具有为至少约1微米、可选地至少约2微米的厚度。在一实施例中，机械保护材料66足够薄以便充分减小施加机械保护材料66所需的过程时间。在一实施例中，机械保护材料具有为至多约10微米、可选地至多约5微米的厚度。在一实施例中，机械保护材料66具有为约4微米的厚度。
机械保护材料66机械上充分稳固以便在选择性地移除平坦衬底41的内部区域71的步骤期间提供对边界区域72的机械保护。机械保护材料66可以是用于保护涂覆表面的保形涂层，其具有诸如抗溶剂(例如，在室温下不可溶解的)、抗潮湿、抗腐蚀、抗化学侵蚀的良好阻挡性质。通常期望机械保护材料66提供均一的层厚度，而不具有针孔。在一实施例中，选择性地移除平坦衬底41的内部区域71的步骤包括使用化学蚀刻剂以便选择性地移除平坦衬底41的内部区域71。例如，在一实施例中，化学蚀刻剂为提供暂时的湿式蚀刻保护的KOH。机械保护材料是在化学上耐化学蚀刻剂的。例如，在一实施例中，机械保护材料66是在化学上耐KOH的。这意味着当使用化学蚀刻剂时，机械保护材料66根本不被蚀刻掉，或以相比于平坦衬底41的内部区域71低得多的蚀刻速率而蚀刻掉。
在一实施例中，机械保护材料66为交联聚合物。在一实施例中，机械保护材料66为有机聚合物。在一实施例中，机械保护材料66为聚(对二甲苯)聚合物，诸如帕利灵(Parylene)或型材料。例如帕利灵C可无针孔，其已经用于小达约600纳米的层厚度。
在一实施例中，机械保护材料66被施加为在其中实质上不具有孔的连续层。机械保护材料66形成对于蚀刻剂不可渗透的层。在使用蚀刻剂来选择性地移除平坦衬底41的部分的过程步骤期间，蚀刻剂不可扩散通过施加至叠层40的机械保护材料66。
如图31中所示出，在一实施例中，提供机械保护材料66的步骤包括移除保护材料掩模65。当移除保护材料掩模65时，也移除附接至保护材料掩模65的任何机械保护材料66。结果，如图31中所显示，机械保护材料66保持在叠层40的顶部表面和边缘表面处。
图32示出在图31中所示出的一实施例的替代实施例。在图32中所示出的实施例中，掩模材料49连同上牺牲层47已保持在叠层40的顶部表面的周边区域处。
图33示意性地示出选择性地移除平坦衬底41的内部区域71的步骤。当KOH用作蚀刻剂时，可需要约12个小时的蚀刻时间。平坦衬底41的边界区域72在蚀刻过程之后继续存在。替代地，在一实施例中，可以由干法蚀刻过程或用以移除平坦衬底41的内部区域71的任何已知方式来移除平坦衬底41的内部区域71。
图33示意性地示出如理想地各向异性的蚀刻过程。然而，蚀刻过程可以不完美地各向异性，如图34中所示出。图34示出掩模材料49已保持在叠层40的顶部表面处的周边区域中的替代实施例。
氧化层42对用以选择性地移除平坦衬底41的内部区域71的蚀刻剂是耐性的。当提供氧化层42时，在氧化层42曝光于叠层40的底侧处时停止蚀刻过程。
如图35中所示出，由任何合适方法移除存在于隔膜的底部处的任何层，诸如氧化层42。结果，使隔膜的底部不受约束。
图36示出掩模材料49已保持在叠层40的顶部表面处的周边区域中的替代实施例。
如图37中所示出，在一实施例中，用于制造隔膜组件的方法包括移除机械保护材料66。在选择性地移除平坦衬底41的内部区域71之后移除机械保护材料66。在选择性地移除平坦衬底41的内部区域71的步骤之前将机械保护材料66提供至叠层40。在平坦衬底41的KOH蚀刻之前施加机械保护材料66。
在一实施例中，由执行筒蚀刻过程移除机械保护材料66。在一实施例中，使用氧等离子体执行蚀刻过程以移除机械保护材料66。
如图38中所示出，由制造方法生产的隔膜组件80包括隔膜，该隔膜包括隔膜层50(还包括下覆盖层44和上覆盖层46)和边界75。边界75由平坦衬底41的边界区域72形成。在一实施例中，边界75包括叠层40的其他层的部分。尤其是，如图39中所示出，在一实施例中，边界75(除了平坦衬底41的边界区域72以外)还包括掩模材料49的部分、上牺牲层47、上覆盖层46、隔膜层50、下覆盖层44、下牺牲层43、平坦衬底41的氧化层42和隔膜组件80的底部表面处的掩模材料。
图36示出掩模材料49已保持在叠层40的顶部表面处的周边区域中的替代实施例。
图40示意性地示出用于根据本发明的实施例的制造隔膜组件的方法中的低压化学气相沉积(LPCVD)腔室90。LPCVD可用以施加诸如下牺牲层43、下覆盖层44、隔膜层45、上覆盖层46、上牺牲层47和掩模材料49的层。
如图40中所示出，在一实施例中，LPCVD腔室90包括管子91。管子91被配置成容纳其上沉积层的叠层40。在一实施例中，管子91包括石英。
在一实施例中，LPCVD腔室90包括熔炉92。熔炉92被配置成加热管子91的壁。例如，熔炉可以将管子91的壁加热至目标温度。在一实施例中，熔炉92被形成围绕管子91。
在一实施例中，LPCVD腔室90包括气体入口93。该气体入口被配置成允许气体流动至管子91中。在一实施例中，LPCVD腔室90包括压力检测器95。压力检测器95被配置成感测管子91内部的压力。基于来自压力检测器95的测量，通过气体入口93到达管子的气流可以被控制以便提供管子91内的目标压力。
在一实施例中，LPCVD腔室90包括加载门94。加载门94被配置成打开和关闭以便控制对管子91的内部的进出。当加载门94打开时，可以将叠层40***至管子91中。当加载门94关闭时，不能将叠层40***至管子91中。加载门94关闭使得管子91内部的温度和压力可以被更准确地和更容易地控制。
预期本发明的实施例实现到达衬底W的带外辐射的减小。这种带外辐射可由基于Sn等离子体的EUV源发射。带外辐射包括在DUV范围内(100至400纳米)的辐射。在LPP EUV源的情况下，带外辐射包括来自激光的通常在IR辐射范围内的辐射(诸如处于10.6微米的波长)，其否则可能呈现大量不希望的辐射。
抗蚀剂可能对带外波长敏感。因此，通过减少带外辐射，可以改善图像品质。不希望的辐射(尤其是LPP源中的10.6微米的辐射)可能导致图案形成装置MA、衬底W和光学装置的不希望的加热。通过减少带外辐射，图案形成装置MA、衬底W和光学装置的加热被减少。
DUV辐射可能造成抗蚀剂的模糊。通过减少到达衬底W的DUV辐射，可以减少抗蚀剂模糊。图案形成装置MA上的颗粒可能造成图像品质劣化。预期本发明的实施例实现图案形成装置MA上的颗粒的减少。通过减少图案形成装置MA上的颗粒，可以改善图像品质。
在一实施例中，隔膜组件80可以用作放置于图案形成装置MA的前方且因此保护图案形成装置MA的薄膜。预期本发明的实施例实现薄膜的脆性减少。预期本发明的实施例使得较容易以高容量生产隔膜组件。预期本发明的实施例实现处理集成于框架中的自支撑隔膜。
在一实施例中，隔膜组件80被配置成透射至少90％的具有13.5纳米的波长或在用于光刻曝光的EUV辐射范围内的另一波长的辐射。在一实施例中，隔膜组件80被配置成透射小于5％的DUV辐射(大约100至400纳米)。
在一实施例中，隔膜组件80的隔膜层50包括硅。硅为对EUV辐射最透明元素中之一。硅为通常被加工且可用的材料。在一实施例中，用选自如下各种材料的一个或更多个层来覆盖隔膜层50:Ru、Zr、Mo、氧化硅、氧化锆、氧化铝、氮化硼、氧化钌、氮化钌、氮化锆、氧化钼或氮化钼。隔膜组件80可以用于含有氢自由基的环境中。预期这一组合减少氢诱发的除气和随之而来的硅的再沉积。
在一实施例中，将隔膜组件80应用为薄膜或应用为动态气锁的部分。替代地，隔膜组件80可应用于诸如介入空间的其他滤光区域中，或应用于分束器。
虽然在本文中详述了光刻设备用在制造IC(集成电路)中，但是应该理解到这里所述的光刻设备可以有其他的应用，例如制造集成光学***、磁畴存储器的引导和检测图案、平板显示器、液晶显示器(LCD)、薄膜磁头等。这里所指的衬底可以在曝光之前或之后进行处理，例如在轨道(一种典型地将抗蚀剂层涂到衬底上并且对已曝光的抗蚀剂进行显影的工具)、量测工具和/或检验工具中。在可应用的情况下，可以将此处的公开内容应用于这种和其他衬底处理工具中。另外，所述衬底可以处理一次以上，例如为产生多层IC，使得这里使用的术语“衬底”也可以表示已经包含多个已处理层的衬底。
尽管以上已经描述了本发明的具体实施例，但应该认识到，本发明可以以与上述不同的方式来实现。例如，可以通过执行相同功能的非漆层来替换各种漆层。
上文描述意图是示例性的而不是限制性的。因此，本领域技术人员将明白，可以在不背离下文所阐述的权利要求的范围的情况下对所描述的本发明进行修改。

Claims (9)

1.一种用于制造用于EUV光刻术的隔膜组件的方法，所述方法包括：
提供叠层，所述叠层包括平坦衬底和至少一个隔膜层，其中所述平坦衬底包括内部区域和围绕所述内部区域的边界区域；
选择性地移除所述平坦衬底的所述内部区域，使得所述隔膜组件包括：
由所述至少一个隔膜层形成的隔膜；和
保持所述隔膜的边界，所述边界由所述平坦衬底的所述边界区域形成；
其中，所述选择性地移除所述平坦衬底的所述内部区域的步骤包括下列步骤：
向所述叠层提供保护材料掩模，所述保护材料掩模实质上覆盖所述叠层的整个底部表面，
向所述叠层和所述保护材料掩模提供机械保护材料，所述机械保护材料被配置成在选择性地移除所述平坦衬底的所述内部区域的步骤期间以机械的方式保护所述边界区域；和
其中所述保护材料掩模被配置成防止机械保护材料与叠层的底部表面接触。
2.如权利要求1所述的方法，其中选择性地移除所述平坦衬底的所述内部区域的所述步骤包括：
使用化学蚀刻剂以便选择性地移除所述平坦衬底的所述内部区域，其中所述机械保护材料在化学上是抗所述化学蚀刻剂的。
3.如权利要求1所述的方法，包括：
在选择性地移除所述平坦衬底的所述内部区域之后移除所述机械保护材料。
4.如权利要求1所述的方法，其中所述机械保护材料具有至少1微米且至多5微米的厚度。
5.如权利要求1所述的方法，其中所述机械保护材料为交联聚合物。
6.如权利要求1所述的方法，其中所述机械保护材料为聚(对二甲基苯)聚合物。
7.如权利要求1所述的方法，其中，
在步骤“向所述叠层提供保护材料掩模”之前，选择性地移除所述平坦衬底的所述内部区域的所述步骤包括如下进一步的步骤：
将掩模材料沉积至所述叠层的底部表面；
选择性地移除所述掩模材料使得掩模层由沉积至所述叠层的所述底部表面的对应于所述平坦衬底的所述边界区域的所述掩模材料形成；和
在步骤“向所述叠层和所述保护材料掩模提供机械保护材料”之后，各向异性地蚀刻所述平坦衬底的所述内部区域。
8.如权利要求1所述的方法，其中所述平坦衬底包括具有大于100纳米的厚度的氧化层和非氧化层，其中所述氧化层在所述非氧化层与所述至少一个隔膜层之间。
9.如权利要求1所述的方法，其中所述至少一个隔膜层包括至少一个多晶硅层。
CN201680042163.3A 2015-07-17 2016-07-04 用于制造隔膜组件的方法 Active CN107850831B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111094353.9A CN113777894A (zh) 2015-07-17 2016-07-04 用于euv光刻的隔膜组件和用于制造隔膜组件的方法
CN202310632992.9A CN116819885A (zh) 2015-07-17 2016-07-04 用于制造隔膜组件的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15177332 2015-07-17
EP15177332.2 2015-07-17
PCT/EP2016/065703 WO2017012846A1 (en) 2015-07-17 2016-07-04 Method for manufacturing a membrane assembly

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202111094353.9A Division CN113777894A (zh) 2015-07-17 2016-07-04 用于euv光刻的隔膜组件和用于制造隔膜组件的方法
CN202310632992.9A Division CN116819885A (zh) 2015-07-17 2016-07-04 用于制造隔膜组件的方法

Publications (2)

Publication Number Publication Date
CN107850831A CN107850831A (zh) 2018-03-27
CN107850831B true CN107850831B (zh) 2024-06-07

Family

ID=53673834

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202310632992.9A Pending CN116819885A (zh) 2015-07-17 2016-07-04 用于制造隔膜组件的方法
CN201680042163.3A Active CN107850831B (zh) 2015-07-17 2016-07-04 用于制造隔膜组件的方法
CN202111094353.9A Pending CN113777894A (zh) 2015-07-17 2016-07-04 用于euv光刻的隔膜组件和用于制造隔膜组件的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310632992.9A Pending CN116819885A (zh) 2015-07-17 2016-07-04 用于制造隔膜组件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111094353.9A Pending CN113777894A (zh) 2015-07-17 2016-07-04 用于euv光刻的隔膜组件和用于制造隔膜组件的方法

Country Status (9)

Country Link
US (4) US10712657B2 (zh)
EP (1) EP3326032A1 (zh)
JP (1) JP6898867B2 (zh)
KR (1) KR20180030673A (zh)
CN (3) CN116819885A (zh)
CA (2) CA3225142A1 (zh)
NL (1) NL2017093A (zh)
TW (4) TWI750786B (zh)
WO (1) WO2017012846A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3326032A1 (en) 2015-07-17 2018-05-30 ASML Netherlands B.V. Method for manufacturing a membrane assembly
EP3391138A1 (en) 2015-12-14 2018-10-24 ASML Netherlands B.V. A membrane for euv lithography
EP3391140A1 (en) 2015-12-14 2018-10-24 ASML Netherlands B.V. A membrane assembly
US10908496B2 (en) * 2016-04-25 2021-02-02 Asml Netherlands B.V. Membrane for EUV lithography
NL2021084B1 (en) 2017-06-15 2019-03-27 Asml Netherlands Bv Pellicle and Pellicle Assembly
KR101900720B1 (ko) * 2017-11-10 2018-09-20 주식회사 에스앤에스텍 극자외선 리소그래피용 펠리클 및 그의 제조방법
WO2019211083A1 (en) * 2018-05-04 2019-11-07 Asml Netherlands B.V. Pellicle for euv lithography
NL2023657B1 (en) * 2018-09-28 2020-07-10 Asml Netherlands Bv Lithographic system and method
KR20200059061A (ko) 2018-11-20 2020-05-28 삼성전자주식회사 극자외선 리소그래피용 펠리클 및 그 제조방법
CN113196168A (zh) 2018-12-20 2021-07-30 Asml荷兰有限公司 制造隔膜组件的方法
JP2020160345A (ja) * 2019-03-27 2020-10-01 三井化学株式会社 ペリクル自立膜の製造方法、ペリクルの製造方法、および半導体装置の製造方法
EP3798728A1 (en) * 2019-09-26 2021-03-31 S&S Tech Co., Ltd. Pellicle for euv lithography and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111713A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 露光用マスク、露光方法、半導体装置の製造方法および露光用マスクの製造方法
CN101056714A (zh) * 2004-11-08 2007-10-17 布鲁尔科技公司 用于在微电子制造期间涂覆基板外边缘的设备
CN102740958A (zh) * 2010-02-03 2012-10-17 皇家飞利浦电子股份有限公司 用于制氧的膜
JP2014211474A (ja) * 2013-04-17 2014-11-13 凸版印刷株式会社 ペリクル及びペリクルの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916554Y2 (ja) 1979-12-08 1984-05-15 山田油機製造株式会社 撹拌機能を持つたポンプ等の吸入管
AU1389799A (en) 1997-11-07 1999-05-31 California Institute Of Technology Micromachined membrane particle filter using parylene reinforcement
DE19913683C2 (de) 1998-03-25 2003-10-30 Stuttgart Mikroelektronik Verfahren zur Herstellung großflächiger Membranmasken
US7349223B2 (en) * 2000-05-23 2008-03-25 Nanonexus, Inc. Enhanced compliant probe card systems having improved planarity
US6623893B1 (en) 2001-01-26 2003-09-23 Advanced Micro Devices, Inc. Pellicle for use in EUV lithography and a method of making such a pellicle
JP5519908B2 (ja) 2004-11-08 2014-06-11 ブルーワー サイエンス アイ エヌ シー． 微細電子部品製造時に基板の外側エッジをコーティングする装置
KR101494024B1 (ko) * 2007-02-28 2015-02-16 엔테그리스, 아이엔씨. 기판 컨테이너를 위한 퍼지 시스템
KR20090032876A (ko) * 2007-09-28 2009-04-01 주식회사 하이닉스반도체 리소그래피 장치 및 이를 이용한 반도체 소자의 형성 방법
EP2051139B1 (en) 2007-10-18 2010-11-24 Shin-Etsu Chemical Co., Ltd. Pellicle and method for manufacturing the same
DE102008011501A1 (de) * 2008-02-25 2009-08-27 Carl Zeiss Smt Ag Verfahren zum Betreiben eines Beleuchtungssystems einer mikrolithographischen Projektionsbelichtungsanlage
JP4928494B2 (ja) * 2008-05-02 2012-05-09 信越化学工業株式会社 ペリクルおよびペリクルの製造方法
JP5394808B2 (ja) * 2009-04-22 2014-01-22 信越化学工業株式会社 リソグラフィ用ペリクルおよびその製造方法
KR101572269B1 (ko) * 2009-09-14 2015-12-04 에스케이하이닉스 주식회사 극자외선 마스크를 보호하는 펠리클 제조 방법
KR101952465B1 (ko) * 2011-03-23 2019-02-26 칼 짜이스 에스엠테 게엠베하 Ｅｕｖ 미러 배열체, ｅｕｖ 미러 배열체를 포함하는 광학 시스템 및 ｅｕｖ 미러 배열체를 포함하는 광학 시스템을 작동시키는 방법
NL2011237A (en) 2012-08-03 2014-02-04 Asml Netherlands Bv Lithographic apparatus and method.
US10139725B2 (en) * 2013-03-27 2018-11-27 Asml Netherlands B.V. Lithographic apparatus
US9057957B2 (en) * 2013-06-13 2015-06-16 International Business Machines Corporation Extreme ultraviolet (EUV) radiation pellicle formation method
US9140975B2 (en) * 2013-12-13 2015-09-22 Globalfoundries Inc. EUV pellicle frame with holes and method of forming
JP5686394B1 (ja) 2014-04-11 2015-03-18 レーザーテック株式会社 ペリクル検査装置
KR102604554B1 (ko) 2014-07-04 2023-11-22 에이에스엠엘 네델란즈 비.브이. 리소그래피 장치 내에서 사용하는 멤브레인 및 이러한멤브레인을 포함한 리소그래피 장치
EP3326032A1 (en) * 2015-07-17 2018-05-30 ASML Netherlands B.V. Method for manufacturing a membrane assembly
KR20180048937A (ko) * 2015-09-02 2018-05-10 에이에스엠엘 네델란즈 비.브이. 멤브레인 조립체를 제조하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111713A (ja) * 2002-09-19 2004-04-08 Semiconductor Leading Edge Technologies Inc 露光用マスク、露光方法、半導体装置の製造方法および露光用マスクの製造方法
CN101056714A (zh) * 2004-11-08 2007-10-17 布鲁尔科技公司 用于在微电子制造期间涂覆基板外边缘的设备
CN102740958A (zh) * 2010-02-03 2012-10-17 皇家飞利浦电子股份有限公司 用于制氧的膜
JP2014211474A (ja) * 2013-04-17 2014-11-13 凸版印刷株式会社 ペリクル及びペリクルの製造方法

Also Published As

Publication number Publication date
US20200301269A1 (en) 2020-09-24
US20230213851A1 (en) 2023-07-06
JP2018519547A (ja) 2018-07-19
JP6898867B2 (ja) 2021-07-07
TW202331410A (zh) 2023-08-01
TW201712427A (zh) 2017-04-01
US11624980B2 (en) 2023-04-11
CA2992804A1 (en) 2017-01-26
TWI750786B (zh) 2021-12-21
TWI797867B (zh) 2023-04-01
CN113777894A (zh) 2021-12-10
US11061320B2 (en) 2021-07-13
US11971656B2 (en) 2024-04-30
CA3225142A1 (en) 2017-01-26
KR20180030673A (ko) 2018-03-23
US20210311385A1 (en) 2021-10-07
TW202210935A (zh) 2022-03-16
US10712657B2 (en) 2020-07-14
EP3326032A1 (en) 2018-05-30
CN116819885A (zh) 2023-09-29
US20180203345A1 (en) 2018-07-19
WO2017012846A1 (en) 2017-01-26
NL2017093A (en) 2017-01-19
CN107850831A (zh) 2018-03-27
TW202109179A (zh) 2021-03-01
TWI706217B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
CN107850831B (zh) 用于制造隔膜组件的方法
US10928722B2 (en) Method of manufacturing a membrane assembly for EUV lithography, a membrane assembly, a lithographic apparatus, and a device manufacturing method
CN108351586B (zh) 用于制造隔膜组件的方法
EP3371655B1 (en) A method for manufacturing a membrane assembly and the membrane assembly

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant