CN107832244B - 一种安全计算机的处理器*** - Google Patents

一种安全计算机的处理器*** Download PDF

Info

Publication number
CN107832244B
CN107832244B CN201710973157.6A CN201710973157A CN107832244B CN 107832244 B CN107832244 B CN 107832244B CN 201710973157 A CN201710973157 A CN 201710973157A CN 107832244 B CN107832244 B CN 107832244B
Authority
CN
China
Prior art keywords
interface
processor
coprocessor
main processor
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710973157.6A
Other languages
English (en)
Other versions
CN107832244A (zh
Inventor
孙超
刘贞
左林
王一民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRSC Research and Design Institute Group Co Ltd
Original Assignee
CRSC Research and Design Institute Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CRSC Research and Design Institute Group Co Ltd filed Critical CRSC Research and Design Institute Group Co Ltd
Priority to CN201710973157.6A priority Critical patent/CN107832244B/zh
Publication of CN107832244A publication Critical patent/CN107832244A/zh
Application granted granted Critical
Publication of CN107832244B publication Critical patent/CN107832244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明提供了一种安全计算机的处理器***，该***包括：载板和主板，载板与主板之间的接口为通用定义接口，其中，载板包括：主处理器最小***，用于进行安全数据处理；主板包括：协处理器，用于为主处理器最小***拓展低速总线接口，协处理器通过低速总线接口进行底层输入输出控制。通过本发明的协处理器，可以拓展主处理器最小***不具备的低速总线接口，从而可以实现底层IO控制。

Description

一种安全计算机的处理器***
技术领域
本发明涉及通信领域，具体地，涉及一种安全计算机的处理器***。
背景技术
目前，在工业设备领域，通常要求安全计算机具有较高的运算、传输和控制能力，在全生命周期(10-15年)具有良好通用型，可升级维护性。但是，目前高速处理器芯片升级很快，传统计算机设备在3-5年后，初始设计的处理器已经停产，若要继续对计算机维护和升级，只能对整个***进行重新设计。并且，目前高运算性能处理器普遍对各种低速端口(例如，SPI(Serial Peripheral Interface，串行外设接口)、I2C、CAN(ControllerAreaNetwork，控制器局域网络)、UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)等)扩展较少，对底层控制响应很慢，无法完成主处理器对内部其他低速总线、实时功能模块的控制。
发明内容
有鉴于此,本发明的目的在于提供一种安全计算机的处理器***，以解决上述提及的至少一个问题。
本发明提供了一种安全计算机的处理器***，该***包括：载板和主板，载板与主板之间的接口为通用定义接口，其中，载板包括：主处理器最小***，用于进行安全数据处理；主板包括：协处理器，用于为主处理器最小***拓展低速总线接口，协处理器通过低速总线接口进行底层输入输出控制。
上述主处理器最小***与协处理器通过串行总线进行通信。
具体地，通用定义接口包括高速通信接口和低速通信接口。
上述主板还包括：通信模块，与高速通信接口连接，用于与其他设备进行通信。
上述主板还包括：接口拓展模块，与低速通信接口连接，用于拓展主处理器最小***的并行总线接口。
上述接口拓展模块与协处理器通过串行总线连接。
具体地，上述主板还包括：电源模块，用于为载板提供电源并监测主处理器最小***的电源信息。
上述主板还包括：存储模块，用于为主板和载板存储数据。
上述主板还包括：监控模块，用于对主处理器最小***的工作状态进行监控。
上述主处理器最小***通过安全数据网络进行安全数据处理。
通过协处理器拓展主处理器最小***不具备的低速总线接口，可以实现底层IO(Input Output，输入输出)控制，从而可以克服现有技术中的高运算性能处理器对各种低速端口扩展较少、对底层控制响应很慢、无法完成主处理器对内部其他低速总线、实时功能模块控制的缺陷。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是根据本发明实施例的安全计算机处理器***的结构框图；
图2是根据本发明实施例的安全计算机处理器***的详细结构框图；
图3是根据本发明实施例的安全计算机处理器***的结构拓扑图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。
基于现有技术中的高运算性能处理器对各种低速端口扩展较少、对底层控制响应很慢、无法完成主处理器对内部其他低速总线、实时功能模块控制的问题，本发明实施例提供了一种安全计算机的处理器***，以解决上述问题。
图1是根据本发明实施例的安全计算机处理器***的结构框图，如图1所示，该***包括：载板101和主板102，载板101与主板102之间的接口为通用定义接口，其中，载板101包括：主处理器最小***1011，用于进行安全数据处理；主板102包括：协处理器1021，用于为主处理器最小***拓展低速总线接口，协处理器1021通过低速总线接口进行底层IO控制。
本发明实施例通过协处理器拓展主处理器最小***不具备的低速总线接口，实现了底层IO控制，从而克服了现有技术中的高运算性能处理器对各种低速端口扩展较少、对底层控制响应很慢、无法完成主处理器对内部其他低速总线、实时功能模块控制的缺陷。
在实际操作中，协处理器还用于执行传感器控制、指示灯控制、铁电存储控制、板功能位置识别、通信接口输出控制、主处理器最小***看门狗等功能。
具体地，主处理器最小***与协处理器通过串行总线进行通信。主处理器最小***通过安全数据网络进行安全数据处理。
载板与主板之间的通信接口定义是通用的，不随未来处理器升级而发生改变。为了便于升级维护，通信接口接插件分两组，一组传输较低速信号，包括但不限于LPC(LowPin Count)、USB2.0、VGA(Video GraphicsArray，视频图形阵列)、10/100/1000M以太网。其中，LPC总线是基于Intel标准的33MHz 4bit的并行总线协议，代替以前的ISA总线协议，两者性能相似。VGA是IBM于1987年提出的一个使用模拟信号的电脑显示标准。VGA接口即电脑采用VGA标准输出数据的专用接口。是另一组专门传输高速信号，包括但不限于USB3.0、PCIe(Peripheral Component Interconnect express)、SATA(Serial AdvancedTechnology Attachment，串行高级技术附件)以及10G以太网。PCIe接口是一种高速串行计算机扩展总线标准，属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，主要支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。SATA接口是一种基于行业标准的串行硬件驱动器接口，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范。
具体地，如图2所示，上述主板102还包括：通信模块1022、接口拓展模块1023、电源模块1024、存储模块1025以及监控模块1026，其中：
通信模块1022，与上述传输高速信号接口连接，用于与其他设备进行通信。
接口拓展模块1023与上述传输低速信号接口连接，用于拓展主处理器最小***的并行总线接口。
电源模块1024用于为载板提供电源并监测主处理器最小***的电源信息。
存储模块1025用于为主板和载板存储各类数据。
监控模块1026用于对主处理器最小***的工作状态进行监控。
本发明实施例中的主处理器为高运算性能通用主处理器，具有强大的数据处理和逻辑运算能力。该高运算性能通用主处理器可以是X86架构处理器，但是X86架构处理器对各种低速端口(SPI、I2C、CAN、UART等)扩展较少，无法完成***CPU部分对内部其他单元的控制。
本发明实施例通过协处理器，可以完成除主处理器最小***完成功能之外的其他功能，也就是说，协处理器处理运算之外的其他底层事情，因为这些是高性能处理器不擅长的。通过协处理器与主处理器最小***的这种互补关系，使得***可以减少改动量，增加可升级性和可维护性。
在实际操作中，主处理最小***单元主要执行安全数据处理和逻辑运算，通过安全数据网与其他执行设备和控制节点进行通信，根据故障安全准则进行数据处理、比较、编解码，执行数据下发等操作。协处理器主要用于控制***其他单元、采集***的运行信息和拓展主处理器最小***的接口。协处理器与主处理器最小***形成互补关系，有效地解决了传统***设计中存在的问题。
为了更好地理解本发明实施例，以下结合图3所示的拓扑图来详细描述本发明实施例。
如图3所示，该***包括由主处理器最小***组成的载板和主板，主板负责给载板提供电源并执行除主处理器最小***执行功能之外的其他功能，主处理器最小***分别通过高速通信接口和低速通信接口与主板进行通信。
主处理最小***单元主要执行安全数据处理和逻辑运算，通过安全数据网与其他执行设备和控制节点进行通信，根据故障安全准则进行数据处理、比较、编解码，执行数据下发等操作。
主板主要执行如下***功能：接口拓展、协议转换、大容量数据存储、控制传感器进行环境监测、指示灯控制、板卡功能识别、控制铁电存储器进行秘钥存储以及监控主处理器工作等功能。如图3所示，主板包括：通信单元、接口拓展模块、协处理器、电源模块、***时钟和大容量数据存储单元。以下详细描述主板上的各单元。
通信单元与高速通信接口连接，通信单元包括高速通信接口和多个协议转换模块。其中，高速通信接口包括USB3.0和多个以太网转换单元，多个以太网转换单元均为千兆以太网转换单元，为***提供足够的高速接口；协议转换模块用于实现高速总线协议转换。通过通信单元，处理器***就可以与外部设备进行通信。
接口拓展模块与低速通信接口连接，接口拓展模块将主处理器最小***的LPC并行总线拓展出多种接口，并与协处理器通过串行总线连接。在实际操作中，接口拓展模块可以是接口拓展芯片。
协处理器通过串行总线、经由接口拓展模块与主处理器最小***进行通信。协处理器主要用于控制***其他单元、采集***的运行信息和拓展主处理器最小***的接口。如图3所示，协处理器通过SPI总线控制铁电存储器，通过I2C总线控制各类传感器，通过GPIO总线控制指示灯、各个接口芯片的使能引脚，通过读取外部信息判断板卡功能位置，通过电压、通信等监控信号实现主处理器的看门狗等功能。
电源模块为主处理器最小***提供电源并实现电源监测功能。在实际操作中，电源模块可以包括DC-DC(直流变(到)直流)模块、LDO(低压差线性稳压器)模块。
***时钟执行***时钟产生功能，为接口拓展模块和通信单元提供***时钟。
大容量数据存储单元实现***的大容量数据存储，主要功能为存储***程序数据及一部分记录数据。在实际操作中,该数据存储单元可以由SATA总线接口存储设备组成。
通过设置协处理器，可以与主处理器最小***形成互补关系，用于拓展主处理器最小***不具备的低速总线接口，实现底层IO控制等功能，从而克服了现有技术中的高运算性能处理器对各种低速端口扩展较少、对底层控制响应很慢、无法完成主处理器对内部其他低速总线、实时功能模块控制的缺陷。
本发明实施例提供的安全计算机处理器***，使安全计算机具有更长寿命、更高的运算性能、通用性和可维护性，该设计可以适用于RBC(无线闭塞中心)、TSRS(临时限速服务器)、CCS(通信控制服务器)、ZC、TCC(列控中心)、TWC(Train to WaysideCommunication，车对地通信)、CBI(计算机联锁)等安全计算机设计中。
显然，本领域技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算机***来实现，它们可以集中在单个计算机上，或者分布在多个计算装置所组成的网络上，可选地，他们可以用计算机装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件的结合。
本领域内的技术人员应明白，本发明的实施例可提供为***、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种安全计算机的处理器***，其特征在于，所述***包括：载板和主板，所述载板与所述主板之间的接口为通用定义接口，其中，
所述载板包括：主处理器最小***，用于进行安全数据处理和逻辑运算，根据故障安全准则进行数据处理、比较、编解码和数据下发操作；
所述主板包括：协处理器，用于为所述主处理器最小***拓展低速总线接口，所述协处理器通过所述低速总线接口进行底层输入输出控制；协处理器还用于控制***其他单元、采集***的运行信息；
所述主处理器最小***与所述协处理器通过串行总线进行通信；
所述通用定义接口包括高速通信接口和低速通信接口；所述通用定义接口不随未来处理器升级而发生改变；
所述主板还包括：
通信模块，与所述高速通信接口连接，用于与其他设备进行通信；
所述主板还包括：
接口拓展模块，与所述低速通信接口连接，用于拓展所述主处理器最小***的并行总线接口；
所述接口拓展模块与所述协处理器通过串行总线连接；
所述主板还包括：监控模块，用于对所述主处理器最小***的工作状态进行监控。
2.根据权利要求1所述的安全计算机的处理器***，其特征在于，所述主板还包括：
电源模块，用于为所述载板提供电源并监测所述主处理器最小***的电源信息。
3.根据权利要求1所述的安全计算机的处理器***，其特征在于，所述主板还包括：
存储模块，用于为所述主板和所述载板存储数据。
4.根据权利要求1所述的安全计算机的处理器***，其特征在于，
所述主处理器最小***通过安全数据网络进行安全数据处理。
CN201710973157.6A 2017-10-18 2017-10-18 一种安全计算机的处理器*** Active CN107832244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710973157.6A CN107832244B (zh) 2017-10-18 2017-10-18 一种安全计算机的处理器***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710973157.6A CN107832244B (zh) 2017-10-18 2017-10-18 一种安全计算机的处理器***

Publications (2)

Publication Number Publication Date
CN107832244A CN107832244A (zh) 2018-03-23
CN107832244B true CN107832244B (zh) 2020-10-20

Family

ID=61648439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710973157.6A Active CN107832244B (zh) 2017-10-18 2017-10-18 一种安全计算机的处理器***

Country Status (1)

Country Link
CN (1) CN107832244B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111624926A (zh) * 2020-06-15 2020-09-04 深圳市优必选科技股份有限公司 一种机器人控制器和机器人

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1488103A (zh) * 2001-01-31 2004-04-07 ������������ʽ���� 数据处理***和数据处理器
CN101676894A (zh) * 2008-08-15 2010-03-24 北京北大众志微***科技有限责任公司 面向集中地址译码的非pci片上总线的pci虚拟化装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7069442B2 (en) * 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1488103A (zh) * 2001-01-31 2004-04-07 ������������ʽ���� 数据处理***和数据处理器
CN101676894A (zh) * 2008-08-15 2010-03-24 北京北大众志微***科技有限责任公司 面向集中地址译码的非pci片上总线的pci虚拟化装置及方法

Also Published As

Publication number Publication date
CN107832244A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
US10896113B2 (en) Method for implementing backplane lighting for multiple NVMe hard disks
US9921933B2 (en) System and method for indicator light control of storage devices
CN106462114B (zh) 可扩展存储***中的电力处理
CN100541444C (zh) 多主板***之管理***
US9934187B2 (en) Hot-pluggable computing system
US9965442B2 (en) Node card management in a modular and large scalable server system
US7073022B2 (en) Serial interface for a data storage array
US8711153B2 (en) Methods and apparatuses for configuring and operating graphics processing units
CN203786723U (zh) 基于x86 pc/104嵌入式cpu模块的双机冗余***
US9367510B2 (en) Backplane controller for handling two SES sidebands using one SMBUS controller and handler controls blinking of LEDs of drives installed on backplane
US20100153684A1 (en) Modular Avionics System of an Aircraft
CN208188815U (zh) Bmc模块化***
CN201665226U (zh) 一种列控中心主处理设备
CN102063747B (zh) 一种can数据记录仪
WO2023020451A1 (zh) 一种主板及计算设备
CN109857622A (zh) 一种用于PCIe NVME的指示灯控制***及方法
CN104111867A (zh) 一种虚拟机迁移装置及方法
CN107832244B (zh) 一种安全计算机的处理器***
CN113190084B (zh) 一种支持多种位宽硬盘的硬盘背板连接方法及装置
CN104460857A (zh) 一种高速外设部件互连标准卡及其使用方法和装置
CN102880574B (zh) 利用gpio模拟低速并行接口的方法
CN111338907A (zh) 一种pcie设备的远程状态监测***及方法
CN104516333A (zh) 多核cpu多操作***的控制器
CN107395478B (zh) 一种用于高速卷烟包装设备的网络控制***以及网络通信模块
CN103180819A (zh) 多处理器计算机***和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant