CN107818810B - 存储装置和用于管理存储装置的方法 - Google Patents

存储装置和用于管理存储装置的方法 Download PDF

Info

Publication number
CN107818810B
CN107818810B CN201710649157.0A CN201710649157A CN107818810B CN 107818810 B CN107818810 B CN 107818810B CN 201710649157 A CN201710649157 A CN 201710649157A CN 107818810 B CN107818810 B CN 107818810B
Authority
CN
China
Prior art keywords
threshold voltage
memory cell
data
voltage
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710649157.0A
Other languages
English (en)
Other versions
CN107818810A (zh
Inventor
长瀬宽和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107818810A publication Critical patent/CN107818810A/zh
Application granted granted Critical
Publication of CN107818810B publication Critical patent/CN107818810B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Read Only Memory (AREA)

Abstract

本公开涉及存储装置和用于管理存储装置的方法。存储装置包括多个闪速存储器单元；控制器，将数据写入所述多个闪速存储器单元中用作在其中存储数据的单元的存储器单元中，并且执行用于判定所述多个闪速存储器单元中的所述存储器单元的阈值电压的定时器单元的阈值电压的重置，以及电平判定部件，在作为所述定时器单元的当前阈值电压的第一阈值电压的基础上，估计作为所述存储器单元的当前阈值电压的第二阈值电压的状态。

Description

存储装置和用于管理存储装置的方法
相关申请的交叉引用
2016年9月13日提交的日本专利申请No.2016-178194的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
技术领域
本发明涉及存储装置和用于管理存储装置的方法。
背景技术
在闪速存储器中，晶体管的阈值电压(Vth)的每个电平与诸如0或1等的数据对应地设置。此外，在闪速存储器中，通过将电荷注入到安装在晶体管的栅部分中的捕获层(也称为浮栅)并由此操纵阈值电压来存储期望的数据。然而，由于诸如时间流逝、环境、重写频率等因素，存储在捕获层中的电荷量以各种速度减少。因此，难以掌握当前的电荷量，并且存在可能错误地读出存储的数据的风险。
因此，提出了一种管理数据保留期(也称为保持期)的技术。例如，日本未审查专利申请公开No.2000-11670公开了一种设备，其具有用于测量在对非易失性存储器执行写入操作之后经过的时间的定时器和当由定时器测量的经过时间已超过预定时间时对非易失性存储器再次执行写入操作的刷新电路。
发明内容
然而，在日本未审查专利申请公开No.2000-11670中描述的保持期的管理中，要求安装定时器电路。另外，当该定时器电路不是不取决于电源的定时器(例如，RTC(实时时钟))时，使用定时器电路的校正准确性取决于电源的状态。在日本未审查专利申请公开No.2000-11670中描述的保持期的管理以这种方式具有要求安装诸如RTC等的定时器电路这样的缺点。
从本说明书和附图的描述，本发明的要解决的其它问题和新颖特征将变得明显。
本发明是鉴于上述情况而作出的。根据本发明的一个实施例，提供了一种存储装置，其包括多个闪速存储器单元、控制部件和估计部件，所述估计部件在用于判定的一个单元的当前阈值电压的基础上估计另一个存储器单元的当前阈值电压。
根据本发明的上述一个实施例，可以在不安装定时器电路的情况下管理闪速存储器单元的阈值电压。
附图说明
图1是例示闪速存储器单元的保持特性的一个示例的曲线图。
图2是例示根据第一实施例的存储装置的构造的一个示例的框图。
图3是例示定时器单元的保持特性的一个具体示例的曲线图。
图4是例示根据第一实施例的存储装置的操作的一个示例的流程图。
图5是例示根据第二实施例的存储装置的构造的一个示例的框图。
图6是例示定时器单元的保持特性的一个具体示例的曲线图。
图7是例示存储器单元的保持特性的一个具体示例的曲线图。
图8是例示要存储到数据库中的保持特性之间的对应关系的一个示例的曲线图。
图9是例示其中图8所示的对应关系以表格形式存储的情况的一个示例的表格。
图10A是例示其中存储器单元的读取数据变得不确定的一个状态的一个示例的曲线图。
图10B是例示其中存储器单元的读取数据变得不确定的另一状态的一个示例的曲线图。
图10C是例示其中存储器单元的读取数据变得不确定的又一状态的一个示例的曲线图。
图11是例示在图10A所示的状态下控制部件操纵了阈值电压时的情况的一个示例的曲线图。
图12是例示其中存储器单元的读取数据变得不确定的状态的一个示例的曲线图。
图13A是例示根据第二实施例的存储装置的操作的一个示例的流程图。
图13B是例示根据第二实施例的存储装置的操作的一个示例的流程图。
图14是例示根据第二实施例的变型例的存储装置的构造的一个示例的框图。
图15是例示要存储到数据库中的存储器单元的保持特性的表格的一个示例的表格。
具体实施方式
为了进行清楚地解释，适当地省略并简化了以下描述和附图。在各个附图中，相同的附图标记被分配给相同的元件，并且根据需要省略重复的描述。
在描述实施例之前，首先将描述闪速存储器中晶体管的阈值电压(Vth)的转变。在闪速存储器中，通过调整构造单元的晶体管的捕获层中的电荷量，将阈值电压调整为对应于要存储的数据的值。例如，当要存储第一值(例如，1)作为数据时，阈值电压被设置为使得阈值电压具有第一预定值(称为Vth_low)，而当第二值(例如，0)被存储为数据时，阈值电压被设置为使得阈值电压具有第二预定值(称为Vth_high)。顺便提及，这里，定义Vth_low<Vth_high。在下文中，当存储第一值作为数据时对应于将设置的两个阈值电压中较低阈值电压的存储数据被称为低侧数据。此外，当存储第二值作为数据对应于时将设置的两个阈值电压中较高阈值电压的存储数据称为高侧数据。
图1是例示闪速存储器单元的保持特性的一个示例的曲线图。也就是说，图1例示了阈值电压的时间转变。即使当已经执行了重写处理并且阈值电压已经在时刻0被设置时，阈值电压也不会维持固定值而是如图1所示随时间而改变。当取决于在形成晶体管时注入的电荷量、晶体管的结构等确定的固有阈值电压(称为Vth_i)具有如图1所示的Vth_low和Vth_high之间的电压值时，当重写时设置的阈值电压会收敛于Vth_i。更具体地说，已经执行了用于存储高侧数据的重写时设置的阈值电压随时间逐渐减小，而已经执行了用于存储低侧数据的重写时设置的阈值电压随时间逐渐增加。然后，阈值电压冲入不能确保正确的数据读取的电压范围。在下文中，该电压范围将被称为读取限制的电压范围。
在读取限制的电压范围中，读取数据由于用于读取处理的电路的操作限制而变得不确定。因此，无法确保正确执行数据读取。更具体地说，尽管在当对晶体管施加了预定电压时获得的电流值的基础上判定晶体管中设置的阈值电压，但是当阈值电压冲入读取限制的电压范围中时，在电流值的基础上无法唯一确定判定结果。例如，在单型闪速存储器中，流过晶体管的电流值与参考电流值之间的差被放大器放大。然而，当阈值电压处于上述电压范围时，由于流过晶体管的电流值与参考电流值之间的差太小，所以放大器的功能不正确，读取数据的值变得不确定。同样，在互补闪速存储器中，流过一个晶体管的电流值与流过另一个晶体管的电流值之间的差被放大器放大。然而，当阈值电压处于上述电压范围中时，由于差过小，放大器的功能不正确，读取数据的值变得不确定。也就是说，读取限制的电压范围是其内读取数据的值未被唯一确定的电平的电流流过晶体管的阈值电压范围。换句话说，读取限制的电压范围是其内存储器单元的读取数据变得不确定的电压范围。顺便提及，电压范围的上限和下限取决于用于读取处理的电路的特性而确定，并且具有在设计和制造阶段已知的值。
顺便提及，单型闪速存储器是一个晶体管存储一个位的闪速存储器。互补闪速存储器是两个晶体管存储一个位的闪速存储器。在互补闪速存储器中，当要存储1时，第一晶体管的阈值电压被设置为Vth_low，第二晶体管的阈值电压被设置为Vth_high。另一方面，当要存储0时，将第一晶体管的阈值电压被设置为Vth_high，并且第二晶体管的阈值电压被设置为Vth_low。
<第一实施例>
接下来，将描述第一实施例。图2是例示根据第一实施例的存储装置1的构造的一个示例的框图。如图2所示，存储装置1包括多个闪速存储器单元10、存储器控制器11、电平判定电路12等。
闪速存储器单元10由MOS晶体管来构造，MOS晶体管通过改变捕获层中的电荷量从而控制阈值电压来存储数据。也就是说，闪速存储器单元10由称为例如浮栅MOS晶体管等的晶体管来构造。在第一实施例中，多个闪速存储器单元10被分成存储器单元101和定时器单元102。在第一实施例中，包括如图2所示作为示例的一个或多个存储器单元101和一个定时器单元102。存储器单元101和定时器单元102是对阈值电压的改变表现出相似特性的单元。也就是说，对于改变阈值电压的因素，存储器单元101和定时器单元102在阈值电压改变特性上彼此相似。换句话说，存储器单元101的阈值电压改变特性与定时器单元102的阈值电压改变特性之间存在相关性。作为一个示例，可以给出存储器单元101和定时器单元102是具有相同的构造的单元的情况。
存储器单元101是多个闪速存储器单元10中用作存储数据的单元的单元。此外，定时器单元102是用于判定多个闪速存储器单元10中的存储器单元101的阈值电压的单元。定时器单元102也被称为判定单元。
存储器控制器11是控制闪速存储器单元10的电子电路。另外，存储器控制器11也称为控制部件。存储器控制器11执行读取存储在存储器单元101中的数据的处理、将数据重写到存储器单元101的处理以及刷新存储器单元101的处理。此外，存储器控制器11还执行重置处理，所述重置处理是将定时器单元102的阈值电压设置为预定的初始值的处理。这里，存储器控制器11将数据写入存储器单元101中，以及执行重置定时器单元102的处理，即当数据写入时重置定时器单元102的阈值值。在第一实施例中，存储装置1包括一个定时器单元102，并且存储器控制器11当首先将数据写入多个存储器单元101中的任一个时执行重置定时器单元102的处理，之后当从存储器单元101中的任何一个读出数据时，每当执行刷新处理时执行重置定时器单元102的处理。
电平判定电路12是一种电子电路，其获取定时器单元102的当前阈值值并在所获取的阈值电压的基础上判定(估计)存储器单元101的当前阈值电压的状态。顺便提及，电平判定电路12也称为估计部件。电平判定电路12例如使施加到定时器单元102的电压波动，并且通过测量当预定电流值的电流已经流入定时器单元102时的电压来获取阈值电压。如上所述，定时器单元102针对阈值电压改变具有与存储器单元101类似的特性。因此，通过检查在将数据写入存储器单元101时执行了重置处理的定时器单元102的当前阈值电压，可以掌握在写入数据之后存储器单元101的当前阈值电压改变至何种程度。
图3是例示定时器单元102的保持特性的一个具体示例的曲线图。在图3中，纵轴指示定时器单元102的阈值电压的值，横轴指示在定时器单元102的阈值电压被设置为初始值之后经过的时间。从图3中看出，通过测量定时器单元102的阈值电压，可以掌握在定时器单元102的阈值电压已经被设置为初始值之后经过的时间。这里，当执行将用于数据存储的阈值电压设置到存储器单元101中时，定时器单元102被重置，并且定时器单元102的阈值电压被设置为初始值。因此，可以从定时器单元102的阈值电压的测量值来掌握在存储器单元101的阈值电压被设置用于数据存储之后经过的时间。
这意味着可以掌握在存储器单元101被设置之后它的阈值值波动至何种程度。例如，在定时器单元102的阈值电压随时间而减小的这种保持特性(图3所示的保持特性)的情况下，通过判定定时器单元102的阈值电压从初始值减小至何种程度，可以推定在存储器单元101被设置之后它的阈值电压的波动量。因此，电平判定电路12通过将定时器单元102的当前阈值电压与预先定义的参考值进行比较来估计存储器单元101的当前阈值电压的状态。
定时器单元102的初始值例如是高于存储器单元101的读取限制的电压范围的上限电压值的可选预定值，或低于存储器单元101的读取限制的电压范围的下限电压值的可选预定值。然而，优选地，定时器单元102的保持特性在保持期中比存储器单元101的保持特性长。也就是说，优选地，从当定时器单元102的阈值电压已经被设置为初始值时到当定时器单元102的阈值电压冲入读取限制的电压范围时的时间比从当存储器单元101的阈值电压被设置时到当存储器单元101的阈值电压冲入读取限制的电压范围时的时间长。这是因为当定时器单元102的阈值电压达到读取限制的电压范围时，可能不能正常地执行定时器单元102的阈值电压的测量。也就是说，限制了可以估计存储器单元101的状态的时期。可以通过使定时器单元102的保持特性在保持期中比存储器单元101的保持特性长来防止该时期被限制。
电平判定电路12具体如下估计存储器单元101的当前阈值电压的状态。首先，将描述当定时器单元102的阈值电压的初始值高于存储器单元101的读取限制的电压范围的上限电压值时执行的操作的一个示例。也就是说，将描述当定时器单元102的阈值电压被设置为高于在由存储器控制器11执行的重置处理中存储器单元101的读取限制的电压范围的上限电压值的预定初始值时执行的操作的示例。在这种情况下，由于定时器单元102的Vth_i存在于读取限制的电压范围中，所以定时器单元102的阈值电压随时间而减小，如图3所示。因此，当定时器单元102的阈值电压的测量值低于作为比初始值低的预定值的刷新参考值(见图3)时，电平判定电路12估计存储器单元101处于需要刷新的状态。此外，当定时器单元102的阈值电压低于作为比刷新参考值低的预定值的读取限制参考值(见图3)时，电平判定电路12估计存储器单元101处于读取数据变得不确定的状态。也就是说，电平判定电路12估计存储器单元101的阈值值冲入读取限制的电压范围中。此外，电平判定电路12可以执行进一步的估计。例如，当定时器单元102的阈值电压低于作为比读取限制参考值低的预定值的空白参考值(见图3)时，电平判定电路12可以估计存储器单元101处于数据未存储在存储器单元101中的状态。
接下来，将描述当定时器单元102的阈值电压的初始值低于存储器单元101的读取限制的电压范围的下限电压值时执行的操作的一个示例。也就是说，将描述当定时器单元102的阈值电压设置为低于在由存储器控制器11执行的重置处理中存储器单元101的读取限制的电压范围的下限电压值的预定初始值时执行的操作的示例。在这种情况下，由于定时器单元102的Vth_i存在于读取限制的电压范围中，所以与图3所示的示例相反，定时器单元102的阈值电压随着时间而增加。因此，当定时器单元102的阈值电压的测量值高于作为比初始值高的预定值的刷新参考值时，电平判定电路12估计存储器单元101处于需要刷新的状态。此外，当定时器单元102的阈值电压高于作为比刷新参考值高的预定值的读取限制参考值时，电平判定电路12估计存储器单元101处于读取数据变得不确定的状态。也就是说，电平判定电路12估计存储器单元101的阈值电压冲入读取限制的电压范围中。此外，电平判定电路12可以执行进一步的估计。例如，当定时器单元102的阈值电压高于作为比读取限制参考值高的预定值的空白参考值时，电平判定电路12可以估计数据未被存储在存储器单元101中。
当由电平判定电路12估计存储器单元101处于需要刷新的状态时，存储器控制器11对存储器单元101执行刷新处理。也就是说，存储器控制器11通过对存储器单元101执行读取处理来获取读取数据，并将与读取数据相同的数据再次写入存储器单元101中。因此，恢复了阈值电压，从而可以使保持期变长。然而，当存储器单元101的阈值电压处于读取限制的电压范围中时，担心当刷新时可能不执行使用原始存储在存储器单元101中的数据的改写。因此，在第一实施例中，当由电平判定电路12估计存储器单元101处于需要刷新的状态并且还估计存储器单元101不处于存储器单元101的读取数据变得不确定的状态时，存储器控制器11对存储器单元101执行刷新处理。由此，可以防止存储数据被通过刷新处理更新为错误的数据。
接下来，将描述根据第一实施例的存储装置1的操作的一个示例。图4是例示根据第一实施例的存储装置1的操作的一个示例的流程图。在下文中，首先将描述当数据读取时存储装置1执行的操作的一个示例。
在步骤100(S100)中，存储装置1从另一装置等接收读取指令。接下来，在步骤101(S101)中，电平判定电路12获取定时器单元102的当前阈值电压。然后，在步骤102(S102)中，电平判定电路12判定获取的阈值电压是否达到刷新参考值。当判定为阈值电压未达到刷新参考值时，处理进行到步骤103(S103)，而当判定为阈值电压达到刷新参考值时，处理进行到步骤104(S104)。在步骤103(S103)中，由于存储器单元101的阈值电压的状态为正常电平，所以存储器控制器11执行读取处理。
另一方面，在步骤104(S104)中，电平判定电路12判定获取的阈值电压是否达到读取限制参考值。当判定为阈值电压达到读取限制参考值时，不允许正确读出读取数据，因此终止存储器访问处理。当判定为阈值电压未达到读取限制参考值时，处理进行到步骤105(S105)。
在步骤105(S105)中，存储器控制器11除了读取处理之外还执行刷新处理。也就是说，存储器控制器11执行读取处理并使用读取数据对存储器单元101执行改写处理。然后，处理进行到步骤106(S106)。在步骤106(S106)中，存储器控制器执行重置定时器单元102的阈值电压的处理。
在上文中，描述了当数据读取时执行的操作的示例。接下来，将描述当数据重写时执行的操作的一个示例。
在步骤150(S150)中，存储装置1从另一装置等接收重写指令。接下来，在步骤151(S151)中，存储器控制器11判定是否为到存储器单元101中的第一数据写入，即是否为到存储装置1中的第一数据写入。当是第一数据写入时，处理进行到步骤152(S152)。当是第二或更晚的数据写入时，处理进行到步骤153(S153)。在步骤152(S152)中，存储器控制器11对定时器单元102执行重置处理，并将定时器单元102的阈值电压设置为初始值。在步骤153(S153)中，存储器控制器11对存储器单元101执行数据重写处理。
以上描述了根据第一实施例的存储装置1。根据与第一实施例有关的存储装置1，可以从定时器单元102的状态估计存储器单元101的当前状态。因此，可以不安装定时器电路来管理闪速存储器单元。此外，由于无论存在/不存在电源，定时器单元102的阈值电压都与存储器单元101的阈值电压类似地改变，所以可以避免当由定时器电路管理经过时间时要求使用RTC的缺点。顺便提及，由于在第一实施例中，不直接检测存储器单元101的阈值电压，所以具有以下有益效果。也就是说，当要直接检测存储器单元101的阈值电压时，通过向存储器单元101施加电压并扫描栅电压来检测阈值电压。然而，在这种情况下，担心在进行检测的同时对存储器单元101共享偏置线的其它单元的保持电荷可能产生影响，从而可能修改数据。在第一实施例中，由于不直接检测存储器单元101的阈值电压，并且从定时器单元102的阈值电压估计存储器单元101的阈值电压，因此可以避免出现上述这样的缺点。此外，还具有这样的优点：通过仅检测与多个存储器单元101相对应地安装的一个定时器单元102的阈值电压而不是逐个检测多个存储器单元101的阈值电压，可以更大程度地减少检测所需的时间。此外，当存储装置1被设计为使得存在定时器单元102和存储器单元101之间共享的偏置线时，检测所花费的时间的减少导致在检测时施加在存储器单元101上的应力的减小。也就是说，可以抑制存储器单元101中的数据的修改。
顺便提及，在第一实施例中，已经描述了在安装一个定时器单元102的情况下的构造示例。然而，可以安装多个定时器单元102。例如，可以为作为重写部件的每个存储器单元组(存储器块)安装定时器单元102。在这种情况下，尽管要求另外准备用于安装定时器单元102的区域，但是可以减少冗余刷新处理。也就是说，当利用在多个存储器块之间共享的定时器单元102时，根据数据写入时刻中最早的存储器块的阈值电压的状态来执行刷新处理，因此担心即使在原始不要求执行刷新处理的情况下也可能执行刷新处理。通过为每个存储器块安装定时器单元102来改善这个缺点。顺便提及，当为每个存储器块安装定时器单元102时，存储器控制器11对对应于作为每次执行重写处理的数据重写对象的存储器块的定时器单元102执行重置处理，无论它是否是在上述操作示例中的第一数据重写。此外，定时器单元10可以不针对每个存储器块而是针对每预定数量的存储器块而安装。
<第二实施例>
接下来，将描述第二实施例。在根据第一实施例的存储装置1中，当估计为存储器单元101的阈值电压冲入读取限制的电压范围中时，不执行读取处理。相反，在第二实施例中，将描述即使当估计为存储器单元101的阈值电压冲入读取限制的电压范围中时也能够获取读取数据的存储装置。
图5是例示根据第二实施例的存储装置2的构造的一个示例的框图。如图5所示，存储装置2包括多个闪速存储器单元20、控制部件21、数据库22、电流比较电路23等。
如图5所示，多个闪速存储器单元20为每个重写部件构造存储器块200。存储器块200包括一个或多个存储器单元201和一个定时器单元202。也就是说，在第二实施例中，为作为重写部件的每个存储器单元组，即为每个存储器块安装定时器单元202。顺便提及，虽然在第二实施例中，例如为每个存储器块安装了定时器单元202，但可以为存储装置2安装一个定时器单元202和/或可以为每预定数量的存储器块安装定时器单元202。由于存储器单元201与第一实施例中的存储器单元101相同，并且定时器单元202与第一实施例中的定时器单元102相同，因此省略其具体描述。
控制部件21是包括存储器控制器、CPU(中央处理单元)等的电子电路。控制部件21与上述存储器控制器11类似地执行读取存储在存储器单元201中的数据的处理、将数据重写到存储器单元201中的处理和刷新存储器单元201的处理。顺便提及，控制部件21将数据写入存储器块200中的存储器单元201中并且当数据写入时执行重置存储器块200中的定时器单元202的处理。
此外，控制部件21与上述存储器控制器11类似地对定时器单元202执行重置处理。此外，控制部件21执行用于操纵存储器单元201的阈值电压的阈值电压改变处理。顺便提及，稍后将描述阈值电压改变处理的细节。此外，控制部件21获取定时器单元202的当前阈值电压，并且在获取的定时器单元202的阈值电压和数据库22中的信息的基础上，估计存储器单元201的当前阈值电压的电压值。在控制部件21的功能构造中，执行该估计处理的功能构造也将被称为估计部件。
数据库22是将用于计算的数据提供给控制部件21的存储部件，并且由例如非易失性存储器等的存储器来构造。具体地，数据库22在其中存储定时器单元202的代表性保持特性和存储器单元201的代表性保持特性之间的对应关系。另外，数据库22还在其中存储用于改变存储器单元201的阈值电压的处理的阈值电压的电压值改变特性。控制部件21参照该变化特性，执行用于将阈值电压改变期望的电压值的阈值电压改变处理。
电流比较电路23将当预定电压已经被施加到存储器单元201时获得的电流值与预定值进行比较。当存储装置2是单型闪速存储器时，电流比较电路23将当预定电压已经被施加到晶体管时获得的电流值与预定值进行比较，并判定是否至少为该预定值的值的电流流过晶体管。此外，在存储装置2是互补闪速存储器的情况下，电流比较电路23将当预定电压已经被施加到晶体管时流过晶体管中的一个的电流的值与流过另一晶体管的电流的值进行比较，并且判定更多电流流过哪个晶体管。控制部件21通过获取电流比较电路23的比较结果来读出存储在存储器单元201中的数据。
接下来，将详细描述控制部件21的估计处理。控制部件21例如通过CPU执行程序来实现估计处理。图6是例示定时器单元202的保持特性的一个具体示例的曲线图。与图3类似，在图6中，纵轴指示定时器单元202的阈值电压的值，横轴指示在将定时器单元202的阈值电压设置为初始值之后经过的时间。将参考图6描述使用定时器单元202的时间转变。当预先知道定时器单元202的保持特性时，从定时器单元202的阈值电压的测量值来指定将阈值电压设置为初始值之后经过的时间。然而，如图6所示，估计的经过时间取决于哪个保持特性作为用于估计的定时器单元202的保持特性而变化。当经过时间被低估时，担心可能忽视已经设置到存储器单元201的阈值电压处于已经冲入读取限制的电压范围中的状态或者处于要冲入读取限制的电压范围中的状态的情况。虽然定时器单元202的保持特性取决于诸如温度等的环境条件、个体差异等而变化，但是假定是最好的保持特性(参见附图中的“最好情况”)用作定时器单元202的代表性保持特性，以避免在第二实施例中的这种忽视。因此，如图6所示，在第二实施例中，当测量了定时器单元202的阈值电压时，不是估计了实际经过时间t1，而是估计了经过时间t2。在第二实施例中，以这种方式，数据库22中定时器单元202的保持特性指示的阈值电压的时间依赖的改变程度小于该定时器单元202的阈值电压的实际时间依赖的改变程度。
接下来，将描述存储器单元201的阈值电压的估计。图7是例示存储器单元202的保持特性的一个具体示例的曲线图。顺便提及，在图7中，例示了当存储器单元201的阈值电压被设置为Vth_low时获得的保持特性。当在相同的时刻执行定时器单元202的阈值电压的设置和存储器单元201的阈值电压的设置时，可以如上所述从定时器单元202的阈值电压的测量值来估计经过时间。另外，如图7所示，可以从经过时间估计存储器单元201的阈值电压的电压值。例如，当估计经过时间为t3时，将Vth1估计为存储器单元201的阈值电压值。同样，当估计经过时间为t4时，将Vth2估计为存储器单元201的阈值电压值。
这里，如图7所示，估计阈值电压取决于哪个保持特性被用作用于估计的存储器单元201的保持特性而变化。当阈值电压的劣化被低估时，担心可能忽视已经设置到存储器单元201的阈值电压处于已经冲入读取限制的电压范围的状态或处于要冲入读取限制的电压范围的状态的情况。虽然存储器单元201的保持特性也取决于诸如温度等环境条件、个体差异等而变化，但是在第二实施例中，被假定为最坏的保持特性(参见附图中的“最坏情况”)用作定时器单元202的代表性保持特性，以避免如上所述的那种忽视。在第二实施例中，以这种方式，数据库22中存储器单元201的保持特性指示的阈值电压的时间依赖的改变程度大于存储器单元201的阈值电压的实际时间依赖的改变程度。
如上所述，在第二实施例中，为定时器单元202的保持特性和用于估计的存储器单元201的保持特性中的每一个准备了余量。因此，可以防止存储器单元201的阈值电压冲入读取限制的电压范围中被忽视。
当接收到读取指令时，控制部件21根据存储器单元201的估计阈值电压确定对存储器单元201执行的处理。具体地，当存储器单元201的估计阈值电压未达到刷新参考值(参见图7中的电压范围R1)时，控制部件21对存储器单元201执行读取处理，而当存储器单元201的估计阈值电压达到刷新参考值(参见图7中的电压范围R2)时，除了读取处理之外，控制部件21对存储器单元201执行刷新处理。此外，当存储器单元201的估计阈值电压进一步劣化并达到读取限制参考值(参见图7中的电压范围R3)时，控制部件21对存储器单元201执行阈值电压改变处理。
接下来，将通过使用具体示例来例示数据库22存储的存储器单元201的保持特性与定时器单元202的保持特性之间的对应关系。图8是例示存储在数据库22中的保持特性之间的对应关系的一个示例的曲线图。此外，图9是例示图8所示的对应关系以表格的形式存储的情况的一个示例的表格。如图9所示，数据库22可以在其中存储表格，其中定时器单元202的阈值电压、阈值电压已经被设置之后经过的时间和存储器单元201的阈值电压已经被设置为彼此对应。在图9所示的表格中，具体而言，估计最好保持特性(“最好情况”中的保持特性)中的定时器单元202的电压值、阈值电压被设置后经过的时间和估计最坏保持特性(“最坏情况”中的保持特性)中的存储器单元201的电压值被彼此对应地存储。
顺便提及，如后所述，在第二实施例中，控制部件21根据设置用于存储低侧数据的阈值电压，即当数据写入时已经被设置为Vth_low的阈值电压的估计值，确定要执行的处理。因此，不是设置用于存储低侧数据的阈值电压的保持特性和设置用于存储高侧数据的阈值电压的保持特性两者，而且仅设置用于存储低侧数据的阈值电压的保持特性可以作为存储器单元201的代表性保持特性存储在表格中。另外，在第二实施例中，由于只要从定时器单元202的阈值电压的值找到存储器单元201的阈值电压的估计值就足够了，所以可以不将经过时间存储在表格中。
数据库22可能不一定在其中存储表格形式的值之间的对应关系。在数据库22在其中存储数据的基础上，可以采用可选数据格式作为数据格式。例如，当保持特性的建模成为可能时，可以将用于从定时器单元202的阈值电压计算存储器单元201的阈值电压的算术运算公式存储在数据库22中。
例如，假定在最好情况下的定时器单元202的保持特性用如下公式(1)中的函数f建模。同样，假定在最坏情况下的存储器单元201的保持特性(设置用于存储低侧数据的阈值电压的保持特性)用如下公式(2)中的函数g建模，并且在最坏情况下的存储器单元201的保持特性(设置用于存储高侧数据的阈值电压的保持特性)用如下公式(3)中的函数h进行建模。顺便提及，在公式(1)至(3)中，ar、br…aMH、bMH、…和aML、bML…是通过实验、模拟等分别确定的参数。此外，t是指示时间的变量，VthT指示定时器单元202的当前阈值电压的值，VthMH指示阈值电压被设置为Vth_high的存储器单元201的当前阈值电压的值，VthML指示阈值电压被设置为Vth_low的存储器单元201的当前阈值电压的值。
[数值表达式1]
VthT＝f(aT，bT，···，t)···(1)
[数值表达式2]
VthMH＝g(aMH，bMH，···，t)···(2)
[数值表达式3]
VthML＝h(aML，bML，···，t)···(3)
可以从上述算术表达式计算存储器单元201的阈值电压VthMH和VthML。数据库22可以在其中存储上述算术表达式来代替表格。
当通过表格指示各个值之间的对应关系时，可以在估计存储器单元201的阈值电压时省略数值计算的执行。例如，当难以将算术表达式(1)至(3)建模时等等，使用表格。此外，当通过算术表达式指示值之间的对应关系时，还可以通过添加指示重写频率等的参数来建模算术表达式以改善估计准确性。
控制部件21通过使用存储在数据库22中的对应关系从定时器单元202的当前阈值电压估计存储器单元201的当前阈值电压，并且判定存储器单元201的阈值电压是否达到其内要求执行刷新处理的电压范围以及存储器单元201的阈值电压是否达到读取限制的电压范围。因此，无需安装定时器电路即可管理闪速存储器单元20的阈值电压。在下文中，将进一步描述由控制部件21执行的估计和阈值电压改变处理。在第二实施例中，当如上所述的数据读取时，控制部件21从定时器单元202的阈值电压估计作为数据读取对象的存储器单元201的阈值电压。当判定为阈值电压的估计值达到读取限制的电压范围(见图7的电压范围R3)时，控制部件21对作为数据读取对象的存储器单元201执行阈值电压改变处理。在阈值电压改变处理中，控制部件21将存储器单元201的阈值电压改变了对应于存储器单元201的当前阈值电压的估计值与读取限制的电压范围中的边界值之间的差的电压值。然后，控制部件21获取存储器单元201的读取数据。
下面，将更详细地描述控制部件21的操作。在第二实施例中，控制部件21如下操作。首先，当估计作为数据读取对象的存储器单元201的阈值电压时，控制部件21在假定作为数据读取对象的存储器单元201是已经存储了低侧数据的存储器单元的基础上估计存储器单元201的阈值电压的值。也就是说，控制部件21估计当阈值电压被设置为Vth_low时获得的存储器单元201的当前阈值电压的值。
当判定阈值电压的估计值达到读取限制的电压范围时，控制部件21对存储器单元201执行如下的阈值电压改变处理。当阈值电压被假定设置为Vth_low的存储器单元201的当前阈值电压的估计值超过读取限制的电压范围的下限值时，控制部件21计算估计值与下限值之间的差。然后，控制部件21将存储器单元201的阈值电压降低了对应于参照存储在数据库22中的电压值改变特性的差的电压值。也就是说，控制部件21通过对应于该差的量对存储器单元201执行擦除处理。然后，控制部件21获取由电流比较电路23执行的判定结果。将使用附图进一步说明该点。
当在阈值电压被设置为Vth_low的存储器单元201的保持特性与阈值电压被设置为Vth_high的存储器单元201的保持特性相交的时刻之前执行数据读取时，图10A至图10C所示的三个状态被认为是存储器单元201的读取数据变得不确定的状态。
在图10A所示的状态下，虽然对应于阈值电压被设置为Vth_low的存储器单元201的保持特性的估计值达到读取限制的电压范围，但是对应于阈值电压被设置为Vth_high的存储器单元201的保持特性的估计值未达到读取限制的电压范围。在这种情况下，虽然当高侧数据被存储在存储器单元201中时，可以正常地执行读取处理，但是当低侧数据被存储在存储器单元201中时，读取数据将变得不确定。顺便提及，由于在第二实施例中，准备了上述余量，因此读取数据可能不一定变得不确定，并且事实上存在可以正常读取数据的可能性。
在图10B所示的状态下，对应于阈值电压被设置为Vth_low的存储器单元201的保持特性的估计值和对应于阈值电压被设置为Vth_high的存储器单元201的保持特性的估计值都达到读取限制的电压范围。在这种情况下，当高侧数据被存储在存储器单元201中以及当低侧数据被存储在存储器单元201中时，读取数据都将变得不确定。顺便提及，也在这种情况下，由于准备了上述余量，因此读取数据可能不一定变得不确定，并且事实上存在可以正常读取数据的可能性。
在图10C所示的状态下，虽然对应于阈值电压被设置为Vth_low的存储器单元201的保持特性的估计值未达到读取限制的电压范围，但是对应于阈值电压被设置为Vth_high的存储器单元201的保持特性的估计值达到读取限制的电压范围。在这种情况下，虽然当低侧数据被存储在存储器单元201中时，可以正常地执行读取处理，但是当高侧数据被存储在存储器单元201中时，读取数据将变得不确定。顺便提及，也在这种情况下，由于准备了上述余量，因此读取数据可能不一定变得不确定，并且事实上存在可以正常读取数据的可能性。
如上所述，在第二实施例中，控制部件21在假定存储器单元201的阈值电压被设置为Vth_low的基础上获取存储器单元201的当前阈值电压的估计值。因此，在图10A和图10B所示的情况下，控制部件21判定存储器单元201的阈值电压达到读取限制的电压范围。由于当执行估计时，实际存储的数据是低侧数据还是高侧数据不清楚，所以控制部件21在假定存储数据是低侧数据的基础上从当阈值电压被设置为Vth_low时获得的存储器单元201的当前阈值电压的估计值判定存储器单元201的阈值电压是否达到读取限制的电压范围。顺便提及，在图10C所示的状态下，由于当阈值电压被设置为Vth_low时获得的存储器单元201的当前阈值电压的估计值未达到读取限制的电压范围(即，由于稍后描述的ΔVth为负，如图10C所示)，所以控制部件21不判定存储器单元201的阈值电压达到读取限制的电压范围。
当获得该估计值时，控制部件21通过从估计值减去预先知道的读取限制的电压范围的下限值来计算差ΔVth。控制部件21操纵阈值电压，以便在计算了差ΔVth之后将存储器单元201的阈值电压降低ΔVth。
图11是例示在图10A所示的状态下控制部件21操纵了阈值电压的情况的一个示例的曲线图。顺便提及，当控制部件21还在图10B所示的状态下操纵阈值电压时，与图11所示的情况类似，存储器单元201的阈值电压降低ΔVth。如图11所示，通过控制部件21对阈值电压进行操纵，阈值电压被设置为Vth_low的存储器单元201的当前阈值电压离开读取限制的电压范围。因此，当存储器单元202在其中存储低侧数据时，通过在操纵阈值电压之后执行读取处理，将低侧数据正常地获取作为读取数据。另一方面，当存储器单元202在其中存储高侧数据时，通常在操纵阈值电压之后执行读取处理，通常正常地获取高侧数据作为读取数据或读取数据变得不确定。也就是说，在存储器单元202在其中存储高侧数据的情况下，当存储器单元201的阈值电压的值仍然在操纵阈值电压之后高于读取限制的电压范围的上限电压值时，高侧数据作为读取数据获取。此外，在存储器单元201在其中存储高侧数据的情况下，当存储器单元201的阈值电压的值在操纵阈值电压之后处于读取限制的电压范围中时，读取数据变为不确定。顺便提及，通过例如重复执行读取处理以便看到相同的读取数据是否通常被获得，可以判定读取数据是否不确定。顺便提及，在重复执行的读取处理中，读取处理可以通过将已经被改变ΔVth的阈值电压稍微增加/减小预先定义的变量值来执行。在第二实施例中，即使当存储器单元201的阈值电压的估计值达到读取限制的电压范围时，也可以通过以这种方式操纵存储器单元201的阈值电压的电压值来获取存储在存储器单元201中的数据。
在此，将对上述内容进行补充说明。尽管在估计存储器单元201的阈值电压的时间点存储在存储器单元201中的数据是未知的，但是可以如上所述判定阈值电压是否达到读取限制的电压范围。特别地，可以准确地判定读取处理是否被正常执行。这是因为当阈值电压的估计值未达到读取限制的电压范围时，只要存储器单元201由于存在上述余量而不被破坏通常就可以读取数据。
另外，如上所述，在第二实施例中，当判定阈值电压达到读取限制的电压范围时，控制部件21将存储的数据作为低侧数据，计算用于使低侧数据达到正常可读电平的ΔVth，并通过ΔVth执行擦除处理。然后，控制部件21从电流比较电路23获取当向存储器单元201施加了用于读取处理的预定电压时获得的单元电流的判定结果。当这样获取的判定结果指示低侧数据时，发现存储在存储器单元201中的数据已经是低侧数据。然后，当判定结果指示高侧数据时或者当是高侧数据还是低侧数据未被唯一定义时，发现存储在存储器单元201中的数据是高侧数据。
这是因为通过操纵阈值电压在将阈值电压重置为使得能够正常读取作为低侧数据的数据的电压值之后，只要存储器单元201由于存在上述余量而不被破坏，通常就可以正常读取作为低侧数据的数据。此外，由于通过阈值电压的操纵而改变的阈值电压的量被限制为ΔVth，所以即使当存储在存储器单元201中的数据是高侧数据时，在操纵后获得的存储器单元201的阈值电压至少为读取限制的电压范围的下限值。也就是说，可以说，存储高侧数据的存储器单元201的阈值电压在执行阈值电压的操纵之后通常高于读取限制的电压范围的下限值。这是因为上述的余量的存在。因此，当存储高侧数据时，读取数据在操纵阈值电压之后不能正常地作为低侧数据获取。
顺便提及，在第二实施例中，由于在图10C所示的状态下，阈值电压被设置为Vth_low的存储器单元201的当前阈值电压的估计值未达到读取限制的电压范围，因此在不执行阈值电压改变处理的情况下执行读取处理。在这种情况下，当实际存储在存储器单元201中的数据是低侧数据时，通常获取低侧数据作为读取数据。另一方面，当实际存储在存储器单元201中的数据是高侧数据时，读取数据将变得不确定。然而，如上所述，在第二实施例中，由于执行了考虑了余量的估计，所以推定存储器单元201的实际阈值电压高于读取限制的电压范围中的电压。因此，当实际存储在存储器单元201中的数据还是高侧数据时，预期正常地获取高侧数据。顺便提及，当实际存储在存储器单元201中的数据是图10C所示状态下的高侧数据时，也可以估计阈值电压被假定设置为Vth_high的存储器单元201的当前阈值电压的值，以便更可靠地获取数据。这是因为可以从阈值电压被假定设置为Vth_low的存储器单元201的估计值和阈值电压被假定设置为Vth_high的存储器单元201的估计值指定读取数据处于图10C所示的状态。此外，在可以指定读取数据处于图10C所示的状态的情况下，当正常地获取高侧数据作为读取数据或读取数据变得不确定时，可以指定高侧数据已被存储在存储器单元201中。
如上所述，根据第二实施例，只要在阈值电压被设置为Vth_low的存储器单元201的保持特性与阈值电压被设置为Vth_high的存储器单元201的保持特性相交的时刻之前执行读取处理，就可以获取读取数据。然而，如图12所示，当时间已经到阈值电压被设置为Vth_low的存储器单元201的保持特性与阈值电压被设置为Vth_high的存储器单元201的保持特性相交的时间点以及当时间已经到定时器单元202的阈值电压达到读取限制的电压范围的时间点，读取数据不能被确保。
接下来，将描述根据第二实施例的存储装置2的操作的示例。图13A和图13B各自是例示根据第二实施例的存储装置2的操作的一个示例的流程图。首先，将描述由存储装置2进行的数据重写中执行的操作的一个示例。
在步骤200(S200)中，存储装置2从另一装置等接收重写指令。接下来，在步骤201(S201)中，控制部件21对存储器单元201执行重写处理。接下来，在步骤202(S202)中，控制部件21对对应于作为数据重写对象的存储器块200的定时器单元202执行重置处理。上述是当数据重写时执行的操作。
接下来，将描述当数据读取时执行的操作的一个示例。
在步骤250(S250)中，存储装置2接收来自另一装置等的读取指令。接下来，在步骤251(S251)中，控制部件21获取作为数据读取对象的存储器块200的定时器单元202的当前阈值电压。
接下来，在步骤252(S252)中，控制部件21从在步骤251(S251)中获取的定时器单元202的当前阈值电压估计作为数据读取对象的存储器单元201的当前阈值电压的电压值。具体地，控制部件21在假定作为数据读取对象的存储器单元201的阈值电压被设置为Vth_low的基础上获取存储器单元201的当前阈值电压的估计值。
接下来，在步骤253(S253)中，控制部件21判定步骤252(S252)中估计的阈值电压是否达到刷新参考值。当判定为阈值电压未达到刷新参考值时，处理进行到步骤254(S254)，而当判定为阈值电压达到刷新参考值时，处理进行到步骤255(S255)。在步骤254(S254)中，由于存储器单元201的阈值电压的状态处于正常电平，所以控制部件21对存储器单元201执行数据读取处理。
另一方面，在步骤255(S255)中，控制部件21判定在步骤252(S252)中估计的阈值电压是否达到读取限制参考值。当判定为阈值电压未达到读取限制参考值时，处理进行到步骤256(S256)。当判定为阈值电压达到读取限制参考值时，处理进行到步骤258，以便在执行阈值电压改变处理之后获取读取数据。
在步骤256(S256)中，除了读取处理之外，控制部件21执行刷新处理。也就是说，控制部件21执行读取处理并且在读取数据的基础上对存储器单元201执行改写处理。然后，处理进行到步骤257(S257)。在步骤257(S257)中，控制部件21对定时器单元202的阈值电压执行重置处理。
当判定为存储器单元201的阈值电压达到读取限制参考值时，在步骤258(S258)中，控制部件21计算读取限制的电压范围中的边界值与在步骤252(S252)中估计的阈值电压之间的差。接下来，在步骤259(S259)中，控制部件21将存储器单元201的阈值电压改变了对应于步骤258(S258)中计算的差的电压值。
接下来，在步骤260(S260)中，控制部件21从电流比较电路23获取当预定电压被施加到用于读取处理的存储器单元201时获得的单元电流的判定结果。然后，在步骤261(S261)中，控制部件21判定单元电流的判定结果是否指示低侧数据。当单元电流的判定结果指示低侧数据时，处理进行到步骤262(S262)。当单元电流的判定结果不指示低侧数据时，即当判定结果指示高侧数据时或或当判定结果不确定时，处理进行到步骤263(S263)。
在步骤262(S262)中，控制部件21获取低侧数据作为读取数据。此外，控制部件21在读取数据的基础上对存储器单元202执行改写处理。然后，处理进行到步骤264(S264)。在步骤263(S263)中，控制部件21获取高侧数据作为读取数据。此外，控制部件21在读取数据的基础上对存储器单元201执行改写处理。
控制部件21将与阈值电压改变后获取的读取数据相同的数据以这种方式再次写入存储器单元201中。因此，恢复了阈值电压，并且可以使保持期长。
然后，处理进行到步骤264(S264)。在步骤264(S264)中，控制部件21对在步骤251(S251)中获取的定时器单元202的阈值电压执行重置处理。在上文中，已经描述了在数据读取中执行的操作的示例。
上面已经描述了根据第二实施例的存储装置2。根据第二实施例，当推定存储器单元201的阈值电压冲入读取限制的电压范围中时，执行阈值改电压变处理，从而获取读取数据。因此，即使推定存储器单元201的阈值电压冲入读取限制的电压范围中时，也可以获取读取数据。顺便提及，尽管在第二实施例中，为作为重写部件的每个存储器单元组安装了定时器单元202，但也可以为存储装置2安装一个定时器单元202。此外，定时器单元202可以为每预定数量的存储器块而安装。
<第二实施例的变型例>
接下来，将描述第二实施例的变型例。尽管在上述第二实施例中，通过使用定时器单元202来估计存储器单元201的当前阈值电压的值，但是在该变型例中，存储器单元201的当前阈值电压的值通过使用定时器来估计。
图14是例示根据第二实施例的变型例的存储装置3的构造的一个示例的框图。如图14所示，与根据第二实施例的存储装置2不同，每个存储器块200不包括定时器单元202。每个存储器块200包括定时器30来代替定时器单元202。定时器30是测量时间的电子电路。定时器30可以是RTC。此外，在根据第二实施例的存储装置2中，数据库22在其中存储定时器单元202的保持特性与存储器单元201的保持特性之间的对应关系。然而，根据变型例的存储装置3的数据库22在其中存储存储器单元201的保持特性来代替上述对应关系。数据库22在其中存储例如图15所示的这样的表格，以存储存储器单元201的保持特性，
在变型例中，控制部件21计算从当执行数据写入时从定时器30获取的时刻到当执行数据读取时从定时器30获取的时刻经过的时间。然后，控制部件21从计算的经过时间和存储在数据库22中的存储器单元201的保持特性来获取存储器单元201的当前阈值电压的估计值。由于在存储器单元201的当前阈值电压的估计值的估计之后存储装置3执行的操作与根据第二实施例的存储装置2的相同，因此省略其描述。
在变型例中，尽管要求安装定时器电路，但即使推定为存储器单元201的阈值电压冲入读取限制的电压范围中时，也与第二实施例类似的可以获取读取数据。
尽管在上文中，已经在优选实施例的基础上具体描述了本申请的发明人和其他人已经做出的本发明，但是不言而喻，本发明不限于上述实施例并且可以在不偏离本发明的要点的范围内以各种方式进行改变和修改。例如，尽管在上述实施例中，分别为定时器单元的保持特性和用于估计的存储器单元的保持特性准备余量，但是可以仅为这些保持特性之一准备余量并且可能不为两者都准备。然而，为了抑制可能错误地获取读取数据的可能性，优选在为两个保持特性准备了余量的状态下执行估计。
此外，在上述第二实施例及其变型例中，控制部件21在假定作为数据读取对象的存储器单元201是存储低侧数据的存储器单元的基础上估计阈值电压被设置为Vth_low的存储器单元201的当前阈值电压的值。然而，控制部件21可以在假定作为数据读取对象的存储器单元201是存储高侧数据的存储器单元的基础上估计阈值电压被设置为Vth_high的存储器单元201的当前阈值电压的值。在这种情况下，当判定为当前阈值电压的估计值冲入读取限制的电压范围中时，控制部件21计算读取限制的电压范围的上限电压值与阈值电压的估计值之间的差。然后，控制部件21将存储器单元201的阈值电压增加对应于计算的差的电压值。然后，控制部件21对存储器单元201执行读取处理。在这种情况下，当单元电流的判定结果指示高侧数据时，控制部件21获取高侧数据作为读取数据，而当单元电流的判定结果不指示高侧数据时，即当判定结果指示低侧数据时或者当判定结果不确定时，控制部件21获取低侧数据作为读取数据。
此外，尽管在前面的描述中，各个实施例已经被描述为硬件构造，但是各个实施例不限于硬件构造。在每个实施例中，也可以通过使诸如CPU(中央处理单元)等的处理器执行计算机程序来实现可选的处理。
此外，可以使用各种类型的非暂态计算机可读介质存储上述程序，然后将程序提供给计算机。非暂态计算机可读介质包括各种类型的有形存储介质。非暂态计算机可读介质的示例包括磁记录介质(例如，软盘、磁带、硬盘驱动器等)、磁光记录介质(例如，磁光盘等等)、CD-ROM(只读存储器)、CD-R、CD-R/W、半导体存储器(例如，掩模ROM、PROM(可编程ROM)、EPROM(可擦除PROM)、闪存ROM、RAM(随机存取存储器)等。此外，可以通过使用各种类型的暂态计算机可读介质将程序提供给计算机。暂态性计算机可读介质的示例包括电信号、光信号、电磁波等。暂态计算机可读介质可以经由诸如电线、光纤等等的电缆通信路径和/或无线电通信路径将程序提供给计算机。
另外，根据上述实施例和变型例的存储装置也可以以如下附加说明的形式来描述。
(附加说明1)
存储装置，包括
定时器电路，
存储部件，存储闪速存储器单元的保持特性，以及
估计部件，通过使用由定时器电路测量的经过时间和已经存储在存储部件中的保持特性来估计闪速存储器单元的当前阈值电压，并且判定当前阈值电压是否达到预定电压范围，在预定电压范围内，闪速存储器单元的读取数据变得不确定。
(附加说明2)
附加说明1所述的存储装置，还包括
控制部件，将阈值电压改变了对应于估计阈值电压与电压范围的边界值之间的差的电压值，然后获取当判定阈值电压达到电压范围时闪速存储器单元的读取数据。
(附加说明3)
附加说明2中所述的存储装置，其中控制部件将与在阈值电压已经被改变之后获取的读取数据相同的数据再次写入闪速存储器单元中。

Claims (11)

1.一种存储装置，包括：
多个闪速存储器单元；
控制部件，将数据写入所述多个闪速存储器单元中用作在其中存储数据的单元的存储器单元中，并且执行用于判定所述多个闪速存储器单元中的所述存储器单元的阈值电压的判定单元的阈值电压的重置，以及
估计部件，在作为所述判定单元的当前阈值电压的第一阈值电压的基础上，估计作为所述存储器单元的当前阈值电压的第二阈值电压的状态。
2.根据权利要求1所述的存储装置，
其中在所述阈值电压的重置中，将所述第一阈值电压设置为高于预定电压范围中的上限电压值的预定初始值，在所述预定电压范围内，所述存储器单元的读取数据变得不确定，
其中当所述第一阈值电压低于第一预定值时，所述估计部件估计所述第二阈值电压处于请求刷新的状态，以及
其中当已经由所述估计部件估计所述第二阈值电压处于请求刷新的状态时，所述控制部件将与所述存储器单元的读取数据相同的数据再次写入所述存储器单元中。
3.根据权利要求2所述的存储装置，
其中当所述第一阈值电压低于比所述第一预定值低的第二预定值时，所述估计部件估计所述第二阈值电压处于所述存储器单元的读取数据变得不确定的状态，以及
其中当已经由所述估计部件估计所述第二阈值电压处于请求刷新的状态并且估计所述第二阈值电压不处于所述存储器单元的读取数据变得不确定的状态时，所述控制部件将与所述存储器单元的读取数据相同的数据再次写入所述存储器单元中。
4.根据权利要求1所述的存储装置，
其中在所述判定单元的阈值电压的重置中，将所述第一阈值电压设置为低于预定电压范围中的下限电压值的预定初始值，在所述预定电压范围内，所述存储器单元的读取数据变得不确定，
其中当所述第一阈值电压高于第一预定值时，所述估计部件估计所述第二阈值电压处于请求刷新的状态，以及
其中当已经由所述估计部件估计所述第二阈值电压处于请求刷新的状态时，所述控制部件将与所述存储器单元的读取数据相同的数据再次写入所述存储器单元中。
5.根据权利要求4所述的存储装置，
其中当所述第一阈值电压高于比所述第一预定值高的第二预定值时，所述估计部件估计所述第二阈值电压处于所述存储器单元的读取数据变得不确定的状态，以及
其中当已经由所述估计部件估计所述第二阈值电压处于请求刷新的状态并且估计所述第二阈值电压不处于所述存储器单元的读取数据变得不确定的状态时，所述控制部件将与所述存储器单元的读取数据相同的数据再次写入所述存储器单元中。
6.根据权利要求1所述的存储装置，还包括：
存储部件，存储作为所述判定单元的保持特性的第一保持特性与作为所述存储器单元的保持特性的第二保持特性之间的对应关系，
其中所述估计部件通过使用已经存储在所述存储部件中的对应关系根据所述第一阈值电压估计所述第二阈值电压，并且判定所述第二阈值电压是否达到预定电压范围，在所述预定电压范围内，所述存储器单元的读取数据变得不确定。
7.根据权利要求6所述的存储装置，
其中存储在所述存储部件中的所述对应关系中的所述第一保持特性指示的所述第一阈值电压的时间依赖的改变程度小于所述第一阈值电压的实际的时间依赖的改变程度，并且存储在所述存储部件中的所述对应关系中的所述第二保持特性指示的所述第二阈值电压的时间依赖的改变程度大于所述第二阈值电压的实际的时间依赖的改变程度。
8.根据权利要求6所述的存储装置，
其中当所述第二阈值电压已经被估计为达到所述电压范围时，所述控制部件将所述第二阈值电压改变了对应于所估计的第二阈值电压与所述电压范围的边界值之间的差的电压值，然后获取所述存储器单元的读取数据。
9.根据权利要求8所述的存储装置，
其中所述控制部件将与在所述第二阈值电压已经改变之后获取的读取数据相同的数据再次写入所述存储器单元中。
10.根据权利要求1所述的存储装置，
其中为作为重写部件的每个存储器单元组安装所述判定单元。
11.一种用于管理存储装置的方法，包括：
将数据写入多个闪速存储器单元中用作在其中存储数据的单元的存储器单元中，并执行用于判定所述多个闪速存储器单元中的所述存储器单元的阈值电压的判定单元的阈值电压的重置，以及
在作为所述判定单元的当前阈值电压的第一阈值电压的基础上，估计作为所述存储器单元的当前阈值电压的第二阈值电压的状态。
CN201710649157.0A 2016-09-13 2017-08-02 存储装置和用于管理存储装置的方法 Active CN107818810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016178194A JP2018045742A (ja) 2016-09-13 2016-09-13 記憶装置及び記憶装置の管理方法
JP2016-178194 2016-09-13

Publications (2)

Publication Number Publication Date
CN107818810A CN107818810A (zh) 2018-03-20
CN107818810B true CN107818810B (zh) 2023-10-31

Family

ID=61560290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710649157.0A Active CN107818810B (zh) 2016-09-13 2017-08-02 存储装置和用于管理存储装置的方法

Country Status (3)

Country Link
US (1) US10109354B2 (zh)
JP (1) JP2018045742A (zh)
CN (1) CN107818810B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043280B1 (en) * 2020-02-13 2021-06-22 Sandisk Technologies Llc Refresh operations for dedicated groups of blocks of memory cells
US11264110B2 (en) 2020-02-13 2022-03-01 Sandisk Technologies Llc Refresh operations for memory cells based on susceptibility to read errors
CN111261213B (zh) * 2020-04-30 2020-09-01 深圳市芯天下技术有限公司 一种NOR Flash的擦除方法
JP6972243B1 (ja) * 2020-07-03 2021-11-24 レノボ・シンガポール・プライベート・リミテッド メモリドライブ装置、情報処理装置、及び制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492446A (zh) * 2002-09-06 2004-04-28 夏普株式会社 非易失性半导体存储装置及重写方法
CN104040634A (zh) * 2012-01-12 2014-09-10 索尼公司 存储控制装置、存储装置、信息处理***及其处理方法
CN104916326A (zh) * 2014-03-14 2015-09-16 三星电子株式会社 存储装置和使用定时器设置的相关方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000011670A (ja) 1998-06-25 2000-01-14 Canon Inc 不揮発性メモリを有する機器
JP5659480B2 (ja) * 2009-10-26 2015-01-28 ソニー株式会社 記憶装置の製造方法
US9256526B2 (en) * 2012-02-23 2016-02-09 National Taiwan University Flash memory storage system and access method
US9747977B2 (en) * 2013-03-14 2017-08-29 Intel Corporation Methods and systems for verifying cell programming in phase change memory
US9275730B2 (en) * 2014-04-11 2016-03-01 Micron Technology, Inc. Apparatuses and methods of reading memory cells based on response to a test pulse
US9607691B1 (en) * 2016-02-17 2017-03-28 Micron Technology, Inc. Memory cell architecture for multilevel cell programming

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492446A (zh) * 2002-09-06 2004-04-28 夏普株式会社 非易失性半导体存储装置及重写方法
CN104040634A (zh) * 2012-01-12 2014-09-10 索尼公司 存储控制装置、存储装置、信息处理***及其处理方法
CN104916326A (zh) * 2014-03-14 2015-09-16 三星电子株式会社 存储装置和使用定时器设置的相关方法

Also Published As

Publication number Publication date
CN107818810A (zh) 2018-03-20
US20180075911A1 (en) 2018-03-15
JP2018045742A (ja) 2018-03-22
US10109354B2 (en) 2018-10-23

Similar Documents

Publication Publication Date Title
CN107818810B (zh) 存储装置和用于管理存储装置的方法
US6831872B2 (en) Semiconductor memory device and method for correcting a reference cell
US8213236B1 (en) Flash memory
US8806106B2 (en) Estimating wear of non-volatile, solid state memory
US8374014B2 (en) Rejuvenation of analog memory cells
US9129698B2 (en) Solid state storage device and sensing voltage setting method thereof
US8873323B2 (en) Method of executing wear leveling in a flash memory device according to ambient temperature information and related flash memory device
US20120102259A1 (en) Predictive Read Channel Configuration
US9299459B2 (en) Method and apparatus of measuring error correction data for memory
KR101905266B1 (ko) 데이터 보유 충전 손실 센서
CN107204204B (zh) 固态储存装置的断电期间估计方法
US10332613B1 (en) Nonvolatile memory system with retention monitor
US20150178001A1 (en) Data Storage Device and Data Maintenance Method Thereof
US9368226B2 (en) Data storage device and method for restricting access thereof
JP2011123703A (ja) データ処理用半導体装置
TWI606451B (zh) 非揮發性記憶裝置及其控制方法
CN103778970A (zh) 闪存存储器工作性能仿真方法和装置
US7343263B2 (en) Electronic timer and system LSI
KR101556611B1 (ko) 플래시 메모리 블럭들의 적응적 프로그래밍 혹은 소거
US20070225941A1 (en) Method for calculating tolerable value for fluctuation in power supply voltage and method of testing
US20110282639A1 (en) Modeling of Non-Quasi-Static Effects During Hot Carrier Injection Programming of Non-Volatile Memory Cells
TWI692691B (zh) 記憶體控制裝置與記憶體控制方法
JP2013125575A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置における動作条件制御方法
JP2012094210A (ja) 不揮発性記憶装置及びデータ保持状態監視方法
JP4484577B2 (ja) 半導体記憶装置及びその制御方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant