CN107808890B - 一种led芯片及其制备方法 - Google Patents
一种led芯片及其制备方法 Download PDFInfo
- Publication number
- CN107808890B CN107808890B CN201711104466.6A CN201711104466A CN107808890B CN 107808890 B CN107808890 B CN 107808890B CN 201711104466 A CN201711104466 A CN 201711104466A CN 107808890 B CN107808890 B CN 107808890B
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial layer
- metal
- led chip
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 472
- 229910052751 metal Inorganic materials 0.000 claims abstract description 148
- 239000002184 metal Substances 0.000 claims abstract description 148
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000011241 protective layer Substances 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 20
- 239000010980 sapphire Substances 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000011049 filling Methods 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010948 rhodium Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 238000002310 reflectometry Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种LED芯片的制备方法，包括步骤：S11：提供LED芯片基板、第一金属导电层、第二金属导电层和第三金属导电层和绝缘保护层，LED芯片基板包括蓝宝石衬底、设于蓝宝石衬底上的第一外延层堆和第二外延层，绝缘保护层用于将LED芯片基板、第一金属导电层、第二金属导电层和第三金属导电层的绝缘边界和绝缘沟道填平；步骤S12：蚀刻绝缘保护层直到露出第一外延层堆和第二外延层堆的透明导电层、以及第三金属导电层；步骤S13：图形化沉积金属连接层；步骤S14：图形化沉积绝缘反射层。该LED芯片的制备方法增强了器件的可靠性和稳定性。
Description
技术领域
本发明属于半导体发光器件技术领域，具体涉及一种LED芯片及其制备方法。
背景技术
半导体发光器件作为重要的固态半导体器件，可以将电能有效地转化成各种颜色的光以输出，而且作为固态半导体器件，不需考虑器件烧毁的问题，另外具有优良的驱动特征，例如抗干扰以及重复开关更加耐久。发光二极管(LED)已经被广泛应用于各种光源。特别是近些年，发光二极管作为取代白炽灯及节能灯的下一代光源越来越引起重视，其具有更长寿命，更低能耗等有优势。就发光二极管技术发展而言，目前最重要的课题是开发具有高光效的和高良率的LED芯片结构和制造工艺。
发光二极管从器件结构上可以分为传统水平结构，倒装结构和垂直结构，比较而言，倒装结构的LED芯片可以提供更大的出光面积，更好的散热效率和更简单的焊接制程，在中功率和大功率应用市场上展示出不错的前景。除了倒装芯片，高压芯片凭借其极低的工作电流和较高的工作电压，有效简化了电源端的设计和制程，显示出了不错的市场竞争力，其中高压倒装LED芯片，作为一种通过级联方式，串联多个倒装LED芯片在同一基底上制造而成的高性能LED高压芯片，极大简化了LED的封装制程，提升了发光效率，也是现在市场上急需的半导体照明产品。
然而在倒装LED芯片，高压传统LED芯片和高压倒装LED芯片的制造过程中，绝缘保护层的沉积方式主要是共形沉积，这样的制造得到的绝缘保护层往往与器件表面保持着相似的形貌，而绝缘保护层的沉积方法多依靠于磁控溅射等物理式沉积方法，因此在沉积的各方向一致性上往往不能保证。特别是在倒装LED芯片，高压传统LED芯片和高压倒装LED芯片的结构中，有比较深的绝缘边界(Isolation)和绝缘沟道(Trench)，使得芯片表面纵向台阶的大约在6到10个微米之间。所以在这些芯片的制造过程中，绝缘保护层的沉积和之后的薄膜沉积都会存在均匀性和一致性的问题，是影响芯片可靠性的一个重要原因。
目前典型的倒装结构LED如图1，蓝宝石基底130上面是外延层堆包括N型外延层131，P型外延层133，以及中间夹层多量子阱层132。通常是在P型外延层133表面直接形成多层膜堆，包括P型欧姆接触层和电流扩散层140，绝缘保护层10和金属导电层20，其中P型欧姆接触层140用与P型外延层131形成良好欧姆接触。绝缘反射层21将从量子阱发出的光反射到N型外延层131射出使其正向出光，通常是具有较高反射率。其中绝缘保护层10既存在于LED的N型外延层和P型外延层之间，也存在于LED的芯片与芯片之间，而绝缘保护层的厚度通常在1微米以内，因此芯片表面的纵向高低落差相对于薄膜厚度而言非常明显，使得绝缘保护层10的沉积很难有特别高的均匀性和一致连续性，并且对于之后绝缘反射层21的沉积和成膜质量也会产生影响，从而影响器件的可靠性和发光效率。
传统的高压LED芯片结构如图2所示，与倒装LED芯片不同，传统LED芯片没有反射层。高压传统LED芯片是将两个或多个传统的LED芯片由金属连接层30串联起来。在高压芯片中，绝缘保护层10会完全的覆盖在串联芯片之间的绝缘沟道之中，与倒装LED芯片相似，绝缘保护层10的厚度远小于绝缘沟道深度，因此由于芯片表面的纵向高低落差，绝缘保护层10的薄膜均匀性和一致连续性在依靠物理方法沉积的时候会受到影响。虽然高压传统LED芯片没有反射层，但在绝缘沟道上的绝缘保护层10上面需要沉积一层金属连接层30串联相邻的LED芯片。金属连接层30的厚度也远小于绝缘沟道的纵向深度，因此金属连接层30的均匀性和一致性也会受到影响，从而影响器件的可靠性和发光效率。
普通的高压倒装LED芯片的结构如图3，因为高压倒装LED芯片在绝缘保护层10的上面既要在绝缘沟道上的绝缘保护层10上面需要沉积一层金属连接层30串联相邻的LED芯片，又要在绝缘保护层10和金属连接层30上沉积绝缘反射层21，所以高压倒装LED芯片会受到表面纵向台阶差异所引起的薄膜沉积质量的影响，从而导致绝缘保护层10，金属连接层30和绝缘反射层21三层薄膜的均匀性和一致连续性受到影响，从而影响器件的可靠性和发光效率。
发明内容
针对现有技术中存在的问题，本发明提供一种提高可靠性和发光效率的LED芯片及其制备方法。
本发明采用的技术方案：一种LED芯片的制备方法，包括如下步骤：步骤S11：提供LED芯片基板、设于所述LED芯片基板上的第一金属导电层、第二金属导电层和第三金属导电层、以及设于所述LED芯片基板上的绝缘保护层，所述LED芯片基板由下至上包括蓝宝石衬底、设于所述蓝宝石衬底上且间隔设置的第一外延层堆和第二外延层，所述第一外延层堆和第二外延层堆均包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第一外延层堆和第二外延层堆的各部分厚度均相同，所述第一金属导电层设置在所述第一外延层堆的N型外延层的上表面另一端；所述第三金属导电层设置在所述第二外延层堆的N型外延层的上表面另一端；所述第二金属导电层设置在所述第二外延层堆的透明导电层上表面，所述绝缘保护层用于将所述LED芯片基板、第一金属导电层、第二金属导电层和第三金属导电层的绝缘边界和绝缘沟道填平，从而使所述绝缘保护层的顶面形成平面；步骤S12：蚀刻所述绝缘保护层直到露出所述第一外延层堆的透明导电层、所述第二外延层堆的透明导电层、以及所述第三金属导电层的上表面，从而使所述绝缘保护层的上表面、第一外延层堆和第二外延层堆的透明导电层和第三金属导电层的上表面平齐；步骤S13：在所述第一外延层堆的透明导电层、绝缘保护层和第三金属导电层的上表面图形化沉积金属连接层，从而串联所述LED芯片基板上的相邻的两个独立的LED芯片；步骤S14：在所述绝缘保护层、金属连接层、第一外延层堆和第二外延层堆上图形化沉积绝缘反射层，使所述绝缘反射层的顶端高于所述金属连接层的上表面，且不高于所述第一金属导电层的上表面。
本技术方案的效果是：该LED芯片的制备方法增强了器件的可靠性和稳定性。
本发明采用的技术方案：一种LED芯片的制备方法，包括如下步骤：步骤S21：提供LED芯片基板和设于所述LED芯片基板上的绝缘保护层，所述LED芯片基板由下至上包括蓝宝石衬底、设于所述蓝宝石衬底上且间隔设置的第一外延层堆和第二外延层堆，所述第一外延层堆和第二外延层堆均包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第一外延层堆和第二外延层堆的各部分厚度均相同，所述绝缘保护层将所述LED芯片基板的绝缘边界和绝缘沟道填平，从而使所述绝缘保护层的顶面形成平面；步骤S22：蚀刻所述绝缘保护层直到露出所述第一外延层堆的部分N型外延层、所述第二外延层堆的部分N型外延层、以及所述第一外延层堆的部分透明导电层、所述第二外延层堆的部分透明导电层，从而使得所述LED芯片基板上两个独立LED芯片的透明导电层和N型外延层的部分区域裸露出来；步骤S23：在所述第一外延层堆的N型外延层的裸露区域和所述第二外延层堆的透明导电层的裸露区域分别图形化沉积第一金属导电层和第一金属导电层，在所述第一外延层堆的透明导电层的裸露区域和所述第二外延层堆的N型外延层的裸露区域共同图形化沉积金属连接层，从而串联所述LED芯片基板上的相邻的两个独立的LED芯片，所述第一金属导电层、第二金属导电层和金属连接层的顶端均超出所述绝缘保护层的顶端；所述金属连接层的顶端低于所述第一金属导电层和第二金属导电层的顶端；S24：在所述绝缘保护层和金属连接层上图形化沉积绝缘反射层，使所述绝缘反射层的顶端高于所述金属连接层的上表面，且不高于所述第一金属导电层的上表面。
本发明采用的技术方案：一种LED芯片，包括LED芯片基板、设于所述LED芯片基板上的第一金属导电层和绝缘保护层，所述LED芯片基板由下至上包括蓝宝石衬底、设于所述蓝宝石衬底上的第一外延层堆，所述第一外延层堆包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第一金属导电层设置在所述第一外延层堆的N型外延层的上表面另一端；所述绝缘保护层用于将所述LED芯片基板、第一金属导电层的绝缘边界和绝缘沟道填平。
附图说明
图1为普通的倒装结构发光二极管结构示意图；
图2为普通的高压结构发光二极管结构示意图；
图3为普通的高压倒装发光二极管结构示意图；
图4为本发明第一实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤一的剖面示意图；
图5为本发明第一实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤二的剖面示意图；
图6为本发明第一实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤三的剖面示意图；
图7为本发明第一实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤四的剖面示意图；
图8为本发明第二实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤一的剖面示意图；
图9为本发明第二实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤二的剖面示意图；
图10为本发明第二实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤三的剖面示意图；
图11为本发明第二实施例提供的适用于倒装、高压或高压倒装的LED芯片的制备方法的步骤四的剖面示意图。
具体实施方式
以下对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
本发明提供的适用于倒装、高压或高压倒装LED芯片的制备方法，这里以高压倒装LED芯片为例描述具体实施方式。
第一实施例：
一种适用于倒装、高压或高压倒装LED芯片的制备方法，包括以下步骤：
S11：请参阅图4，提供LED芯片基板、设于该LED芯片基板上的第一金属导电层20a、第二金属导电层20b和第三金属导电层20c、以及设于该LED芯片基板上的绝缘保护层120。
该LED芯片基板由下至上包括蓝宝石衬底130、设于蓝宝石衬底130上且间隔设置的第一外延层堆和第二外延层堆。该第一外延层堆包括依次设置的N型外延层131a、设置在N型外延层131a的上表面一端的多量子阱层132a和P型外延层133a、以及透明导电层140a；该第二外延层堆包括依次设置的N型外延层131b、设置在N型外延层131b的上表面一端的多量子阱层132b和P型外延层133b、以及透明导电层140b。具体地，该第一外延层堆和第二外延层堆的各部分厚度均相同。透明导电层140a和140b的材质为氧化铟锡(ITO)。透明导电层140a和140b的厚度为10到500nm，是λ/4的整数倍，λ为多量子阱层的发光波长。
第一金属导电层20a设置在该第一外延层堆的N型外延层131a的上表面另一端；第二金属导电层20b设置在该第二外延层堆的透明导电层140b上表面；第三金属导电层20c设置在该第二外延层堆的N型外延层131b的上表面另一端。具体地，第一金属导电层20a的上表面高于该第一外延层堆的上表面；第三金属导电层20c的上表面与该第二外延层堆的上表面平齐；第二金属导电层20b的上表面高于第一金属导电层20a的上表面。第一金属导电层20a、第二金属导电层20b和第三金属导电层20c的侧壁垂直，或与水平面形成45°～75°的角度。
绝缘保护层120用于将该LED芯片基板、第一金属导电层20a、第二金属导电层20b和第三金属导电层20c的绝缘边界和绝缘沟道填平，从而使绝缘保护层120的顶面和侧面形成平面。具体地，绝缘保护层120的两侧与蓝宝石衬底130平齐，绝缘保护层120的高度高于第三金属导电层20c。绝缘保护层120是利用玻璃旋涂的方法共面沉积而成。具体地，绝缘保护层120为SU8、SOG、耐高温玻璃等透明绝缘有机物薄膜，具有良好的透明性和绝缘性。
S12：请参阅图5，干法蚀刻绝缘保护层120直到露出该第一外延层堆的透明导电层140a、该第二外延层堆的透明导电层140b、以及第三金属导电层20c的上表面，从而使绝缘保护层120的上表面、透明导电层140a、透明导电层140b和第三金属导电层20c的上表面水平。
S13：请参阅图6，在该第一外延层堆的透明导电层140a、绝缘保护层120和第三金属导电层20c的上表面图形化沉积金属连接层30，即连接一个LED芯片的P型外延层133a和相邻LED芯片的N型外延层131b，从而串联相邻的两个独立的LED芯片。
金属连接层30的侧壁垂直，或与水平面形成45°～75°的角度。金属连接层30包括两部分，即第一辅助反射层和第一辅助导电层。其中该第一辅助反射层的材料为反射率较高的金属，如铝(Al)、银(Ag)、钯(Pd)、铂(Pt)、钌(Ru)、铑(Rh)等金属，为增加与其他材料的附着力，可以在表面加入镍(Ni)、钛(Ti)、铬(Cr)等金属。该第一辅助导电层主要起到电流扩展的作用，通常所用材料为镍(Ni)、钛(Ti)、钽(Ta)、金(Au)、钨钛合金(TiW)、钯(Pd)、铂(Pt)、钌(Ru)、铑(Rh)、铬(Cr)等单层或多层金属。因为利用玻璃旋涂的方法共面沉积了绝缘保护层120，金属连接层30沉积在纵向深度相似的芯片表面区域上，薄膜的均匀性和一致连续性都非常好，增强了器件的可靠性。
S14：请参阅图7，在绝缘保护层120、金属连接层30、该第一外延层堆和第二外延层堆上图形化沉积绝缘反射层21，使绝缘反射层21的顶端高于金属连接层30的上表面，且不高于第一金属导电层20a的上表面。
因为利用玻璃旋涂的方法共面沉积了绝缘保护层120和之后在此绝缘保护层120上沉积的金属连接层30具有极好的均匀性，绝缘反射层21的薄膜沉积质量大大提升。图形化沉积的绝缘反射层21需要具有高的反射率(反射率大于97％)，根据反射膜系设计机理，可以是布拉格反射结构(DBR)，该结构可以由两种材料交替形成，交替周期对数可以由3到30对。绝缘反射层21的材料由氧化硅(SiO2)、氧化钛(TiOx)、氧化钽(Ta2O5)、氧化铌(Nb2O5)、氧化铝(Al2O3)组成。特别地，绝缘反射层21的材料可以由氧化硅(SiO2)和氧化钛(TiOx)交替而成,单层膜的厚度为0.02～1μm。因为绝缘反射层21沉积之前的芯片纵向台阶小，表面高低落差不明显，沉积的绝缘反射层21质量得到明显改善，从而提升器件的可靠性和发光效率。
第二实施例：
一种适用于倒装、高压或高压倒装LED芯片的制备方法，包括以下步骤：
S21：请参阅图8，提供一LED芯片基板和设于该LED芯片基板上的绝缘保护层121。
该LED芯片基板由下至上包括蓝宝石衬底130、设于蓝宝石衬底130上且间隔设置的第一外延层堆和第二外延层堆。该第一外延层堆包括依次设置的N型外延层131a、设置在N型外延层131a的上表面一端的多量子阱层132a和P型外延层133a、以及透明导电层140a；该第二外延层堆包括依次设置的N型外延层131b、设置在N型外延层131b的上表面一端的多量子阱层132b和P型外延层133b、以及透明导电层140b。具体地，该第一外延层堆和第二外延层堆的各部分厚度均相同。透明导电层140a和140b的材质为氧化铟锡(ITO)。透明导电层140a和140b的厚度为10到500nm，是λ/4的整数倍，λ为多量子阱层的发光波长。
绝缘保护层121用于将该LED芯片基板的绝缘边界和绝缘沟道填平，从而使绝缘保护层121的顶面和侧面形成平面，且绝缘保护层121的顶端高于该LED芯片基板的顶端。具体地，绝缘保护层120的两侧与蓝宝石衬底130平齐。绝缘保护层120是利用玻璃旋涂的方法共面沉积而成。具体地，绝缘保护层121为SU8，SOG，NR系列光刻胶等透明绝缘光敏有机物薄膜，具有良好的透明性，绝缘性和光敏感性，适合光刻工艺。
S22：请参阅图9，干法蚀刻绝缘保护层121直到露出该第一外延层堆的部分N型外延层131a、该第二外延层堆的部分N型外延层131b、以及该第一外延层堆的部分透明导电层140a、该第二外延层堆的部分透明导电层140b，从而使得各个独立LED芯片的透明导电层140a和140b、N型外延层131a和131b的部分区域显露出来。
S23：请参阅图10，在裸露的部分N型外延层131a区域和部分透明导电层140b区域分别图形化沉积金属导电层20a和20b，在裸露的部分透明导电层140a区域和部分N型外延层131b区域共同图形化沉积金属连接层30。即连接一个LED芯片的P型外延层133a和相邻LED芯片的N型外延层131b，从而串联相邻的两个独立的LED芯片。具体地，金属导电层20a和金属导电层20b的顶端平齐，且均超出绝缘保护层121的顶端；金属连接层30的顶端也超出绝缘保护层121的顶端，且低于金属导电层20a的顶端。金属导电层20a和20b的侧壁为垂直，或与水平面形成45°～75°的角度。金属连接层30的侧壁为垂直，或与水平面形成45°～75°的角度。
金属连接层30和金属导电层20a和20b均由两部分组成：第一辅助反射层和第一辅助导电层。其中第一辅助反射层的材料主要由反射率较高的金属组成，如铝(Al)、银(Ag)、钯(Pd)、铂(Pt)、钌(Ru)、铑(Rh)等金属，为增加与其他材料的附着力，可以在表面加入镍(Ni)、钛(Ti)、铬(Cr)等金属。第一辅助导电层主要起到电流扩展到作用，通常所用材料为镍(Ni)、钛(Ti)、钽(Ta)、金(Au)、钨钛合金(TiW)、钯(Pd)、铂(Pt)、钌(Ru)、铑(Rh)、铬(Cr)等单层或多层金属。因为利用旋涂的方法共面沉积了绝缘保护层，所以芯片表面的纵向台阶小，表面高低落差不明显。因此金属连接层和金属导电层沉积在基本水平的芯片表面上，薄膜的均匀性和一致连续性都显著提升，增强了器件的可靠性。
S24：请参阅图11，在绝缘保护层121和金属连接层30上图形化沉积绝缘反射层21，使绝缘反射层21的顶端高于金属连接层30的上表面，且不高于第一金属导电层20a的上表面。
因为利用玻璃旋涂的方法共面沉积了绝缘保护层121和之后在此绝缘保护层121上沉积的金属连接层30具有极好的均匀性，绝缘反射层21的薄膜沉积质量大大提升。图形化沉积的绝缘反射层需要具有高的反射率(反射率大于97％)，根据反射膜系设计机理，可能是布拉格反射结构(DBR)，该结构可以由两种材料交替形成，交替周期对数可以由3到30对。绝缘反射层21的材料可以由氧化硅(SiO2)、氧化钛(TiOx)、氧化钽(Ta2O5)、氧化铌(Nb2O5)、氧化铝(Al2O3)组成。特别地，绝缘反射层21的材料可以由氧化硅(SiO2)和氧化钛(TiOx)交替而成,单层膜的厚度可以从0.02～1μm。因为绝缘反射层21沉积之前的芯片表面的纵向台阶小，表面高低落差不明显，沉积的绝缘反射层21质量得到明显改善，从而提升器件的可靠性和发光效率。
如此，该适用于倒装、高压或高压倒装LED芯片的制备方法利用绝缘保护层可以使该倒装、高压和高压倒装LED芯片中的表面纵向高低落差显著减小，增加了结构稳定性；且由于芯片表面的纵向高低落差显著减小，倒装和高压倒装LED芯片中沉积的绝缘反射层的均匀性和一致连续性大大提升，增强了器件的可靠性和出光效率；由于芯片表面的纵向高低落差显著减小，普通高压和高压倒装LED芯片中沉积的金属连接层的均匀性和一致连续性大大提升，增强了器件的可靠性和稳定性。
本发明还涉及利用第一实施例和第二实施例提供的适用于高压倒装LED芯片的制备方法制备而成的高压倒装LED芯片，如图7和图11所示。可以理解地，本实施新型还涉及倒装或高压的LED芯片。
以上仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种LED芯片的制备方法，包括如下步骤：
步骤S11：提供LED芯片基板、设于所述LED芯片基板上的第一金属导电层、第二金属导电层和第三金属导电层、以及设于所述LED芯片基板上的绝缘保护层，所述LED芯片基板由下至上包括蓝宝石衬底、设于所述蓝宝石衬底上且间隔设置的第一外延层堆和第二外延层堆，所述第一外延层堆和第二外延层堆均包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第一外延层堆和第二外延层堆的各部分厚度均相同，所述第一金属导电层设置在所述第一外延层堆的N型外延层的上表面另一端；所述第三金属导电层设置在所述第二外延层堆的N型外延层的上表面另一端；所述第二金属导电层设置在所述第二外延层堆的透明导电层上表面，所述绝缘保护层的顶面为平面；
步骤S12：蚀刻所述绝缘保护层直到露出所述第一外延层堆的透明导电层、所述第二外延层堆的透明导电层、以及所述第三金属导电层的上表面，从而使所述绝缘保护层的上表面、第一外延层堆和第二外延层堆的透明导电层和第三金属导电层的上表面平齐；
步骤S13：在所述第一外延层堆的透明导电层、绝缘保护层和第三金属导电层的上表面图形化沉积金属连接层，从而串联所述LED芯片基板上的相邻的两个独立的LED芯片；
步骤S14：在所述绝缘保护层、金属连接层、第一外延层堆和第二外延层堆上图形化沉积绝缘反射层，使所述绝缘反射层的顶端高于所述金属连接层的上表面，且不高于所述第一金属导电层的上表面。
2.如权利要求1所述的LED芯片的制备方法，其特征在于：所述第一金属导电层的上表面高于所述第一外延层堆的上表面；所述第三金属导电层的上表面与所述第二外延层堆的上表面平齐；所述第二金属导电层的上表面高于所述第一金属导电层的上表面。
3.如权利要求1所述的LED芯片的制备方法，其特征在于：所述第一金属导电层、第二金属导电层、第三金属导电层和金属连接层的侧壁垂直，或与水平面形成45°～75°的角度。
4.一种LED芯片的制备方法，包括如下步骤：
步骤S21：提供LED芯片基板和设于所述LED芯片基板上的绝缘保护层，所述LED芯片基板由下至上包括蓝宝石衬底、设于所述蓝宝石衬底上且间隔设置的第一外延层堆和第二外延层堆，所述第一外延层堆和第二外延层堆均包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第一外延层堆和第二外延层堆的各部分厚度均相同，所述绝缘保护层的顶面为平面；
步骤S22：对所述绝缘保护层进行四处通孔蚀刻，直到露出所述第一外延层堆的部分N型外延层、所述第二外延层堆的部分N型外延层、以及所述第一外延层堆的部分透明导电层、所述第二外延层堆的部分透明导电层，从而使得所述LED芯片基板上两个独立LED芯片的透明导电层和N型外延层的部分区域裸露出来；
步骤S23：在所述第一外延层堆的N型外延层的裸露区域和所述第二外延层堆的透明导电层的裸露区域分别图形化沉积第一金属导电层和第二金属导电层，在所述第一外延层堆的透明导电层的裸露区域和所述第二外延层堆的N型外延层的裸露区域共同图形化沉积金属连接层，从而串联所述LED芯片基板上的相邻的两个独立的LED芯片，所述第一金属导电层、第二金属导电层和金属连接层的顶端均超出所述绝缘保护层的顶端；所述金属连接层的顶端低于所述第一金属导电层和第二金属导电层的顶端；
S24：在所述绝缘保护层和金属连接层上图形化沉积绝缘反射层，使所述绝缘反射层的顶端高于所述金属连接层的上表面，且不高于所述第一金属导电层的上表面。
5.一种LED芯片，其特征在于，包括LED芯片基板、设于所述LED芯片基板上的第一金属导电层和绝缘保护层，所述LED芯片基板由下至上包括蓝宝石衬底、设于所述蓝宝石衬底上的第一外延层堆，所述第一外延层堆包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第一金属导电层设置在所述第一外延层堆的N型外延层的上表面另一端；所述绝缘保护层的顶面和侧面为平面；
还包括设于所述LED芯片基板上的第二金属导电层、以及金属连接层，所述LED芯片基板还包括设于所述蓝宝石衬底上且与所述第一外延层堆间隔设置的和第二外延层堆，所述第二外延层堆包括依次设置的N型外延层、设置在所述N型外延层的上表面一端的多量子阱层和P型外延层、以及透明导电层，所述第二金属导电层设置在所述第二外延层堆的透明导电层上表面，所述金属连接层将所述第一外延层的透明导电层与所述第二外延层堆的N型外延层连接，从而将所述LED芯片基板上的相邻的两个独立的LED芯片串联；
还包括设于所述LED芯片基板、绝缘保护层和金属连接层上方的绝缘反射层，所述第一金属导电层和第二金属导电层外露于所述绝缘反射层。
6.如权利要求5所述的LED芯片，其特征在于：所述绝缘保护层的顶端较所述第一外延层堆和第二外延层堆的透明导电层的顶端高。
7.如权利要求5所述的LED芯片，其特征在于：还包括设置在所述第二外延层堆的N型外延层的上表面另一端的第三金属导电层，所述第一外延层的透明导电层与所述第三金属导电层通过所述金属连接层连接。
8.如权利要求7所述的LED芯片，其特征在于：所述第一外延层堆和第二外延层堆的各部分厚度均相同，所述第一金属导电层的顶端高于所述第三金属导电层，但低于所述第二金属导电层，所述第三金属导电层的顶端与所述第一外延层堆和第二外延层堆的顶端平齐。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711104466.6A CN107808890B (zh) | 2017-11-10 | 2017-11-10 | 一种led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711104466.6A CN107808890B (zh) | 2017-11-10 | 2017-11-10 | 一种led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107808890A CN107808890A (zh) | 2018-03-16 |
| CN107808890B true CN107808890B (zh) | 2024-01-02 |
Family
ID=61583699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711104466.6A Active CN107808890B (zh) | 2017-11-10 | 2017-11-10 | 一种led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107808890B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109560100B (zh) * | 2018-11-23 | 2021-04-20 | 江苏新广联科技股份有限公司 | 一种正装GaN基LED微显示器件及其制作方法 |
| CN109768134A (zh) * | 2019-01-28 | 2019-05-17 | 华引芯（武汉）科技有限公司 | 一种发光高效率反转垂直结构高压芯片及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104701307A (zh) * | 2014-12-06 | 2015-06-10 | 广州南科集成电子有限公司 | 平面高压串联led集成芯片及其制造方法 |
| KR20160018924A (ko) * | 2014-08-07 | 2016-02-18 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| TW201613133A (en) * | 2014-09-16 | 2016-04-01 | Turnray Energy Tech Ltd | Manufacturing method of light-emitting diode and its manufactured product |
| CN207183275U (zh) * | 2017-11-10 | 2018-04-03 | 华引芯（武汉）科技有限公司 | 一种led芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10157960B2 (en) * | 2014-12-16 | 2018-12-18 | Episky Corporation (Xiamem) Ltd | Light-emitting device with electrode extending layer |
-
2017
- 2017-11-10 CN CN201711104466.6A patent/CN107808890B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160018924A (ko) * | 2014-08-07 | 2016-02-18 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| TW201613133A (en) * | 2014-09-16 | 2016-04-01 | Turnray Energy Tech Ltd | Manufacturing method of light-emitting diode and its manufactured product |
| CN104701307A (zh) * | 2014-12-06 | 2015-06-10 | 广州南科集成电子有限公司 | 平面高压串联led集成芯片及其制造方法 |
| CN207183275U (zh) * | 2017-11-10 | 2018-04-03 | 华引芯（武汉）科技有限公司 | 一种led芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107808890A (zh) | 2018-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105009311B (zh) | 具有提高的光提取效率的发光二极管 | |
| JP5074458B2 (ja) | 発光ダイオード及びその製造方法 | |
| CN108461598B (zh) | 发光二极管结构 | |
| KR20160025455A (ko) | 발광 소자 및 이의 제조 방법 | |
| TWI625868B (zh) | 光電元件及其製造方法 | |
| CN109244197A (zh) | 一种倒装结构发光二极管芯片及其制备方法 | |
| CN111433921B (zh) | 一种发光二极管 | |
| KR101890691B1 (ko) | 반도체 발광 소자 | |
| CN105355742A (zh) | 发光二极管芯片及其制作方法 | |
| CN102447016A (zh) | 发光二极管结构及其制作方法 | |
| CN107871804B (zh) | 发光二极管芯片 | |
| CN103579436A (zh) | 一种半导体发光结构及其制作方法 | |
| CN114709311A (zh) | 一种倒装发光二极管芯片及制备方法 | |
| CN107808890B (zh) | 一种led芯片及其制备方法 | |
| CN102082216B (zh) | 一种发光二极管芯片及其制造方法 | |
| CN113410359B (zh) | 一种发光二极管芯片、发光装置及显示装置 | |
| US10396248B2 (en) | Semiconductor light emitting diode | |
| CN116885072A (zh) | 发光二极管及发光模块 | |
| CN116230828A (zh) | 发光二极管及发光装置 | |
| KR20170016630A (ko) | 발광 다이오드 및 그 제조 방법 | |
| CN207183275U (zh) | 一种led芯片 | |
| TWI455377B (zh) | 發光二極體結構及其製作方法 | |
| KR101669640B1 (ko) | 고효율 발광 다이오드 및 그 제조 방법 | |
| TWI620343B (zh) | 發光二極體元件 | |
| KR20090085772A (ko) | 복수의 절연층들이 적층된 발광 다이오드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |