CN107784983A - 栅极驱动电路 - Google Patents
栅极驱动电路 Download PDFInfo
- Publication number
- CN107784983A CN107784983A CN201610720546.3A CN201610720546A CN107784983A CN 107784983 A CN107784983 A CN 107784983A CN 201610720546 A CN201610720546 A CN 201610720546A CN 107784983 A CN107784983 A CN 107784983A
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- signal
- drive
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
- G09G2310/062—Waveforms for resetting a plurality of scan lines at a time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种栅极驱动电路。栅极驱动电路包括多级驱动模块,其中第N级驱动模块包括设定电路、第一驱动电路、隔离开关电路、第二驱动电路以及抗噪声电路。设定电路依据第N‑2条扫描线的栅极驱动信号或起始信号产生第一预充电信号。通过配置于第一驱动电路与第二驱动电路间的隔离开关电路来提供第二预充电信号,可有效避免晶体管的寄生电容以及靴带电容的耦合效应造成栅极驱动信号出现突波,进而使显示画面出现闪烁的情形,同时也可避免使用靴带电容,而可有效地缩减边框面积。
Description
技术领域
本发明涉及一种驱动电路,尤其涉及一种栅极驱动电路。
背景技术
随着科技的演进,智能型手机、平板电脑等相关电子产品已经随处可见,且对于显示器的要求也日渐提高,例如希望画面的分辨率越来越高以及具备窄边框(narrow bezel)的外型等。为了达到这些需求,在液晶显示器(liquid-crystal display,LCD)的驱动***中,栅极驱动电路(gate drivers)使用整合型栅极驱动电路(Gate on Array,GOA)技术成为主要趋势,其功能是负责将画面上一列列的像素晶体管依序打开,让数据电压能够进入到液晶和储存电容内,对于液晶产生电场变化,做出不同角度的偏转,再搭配背光板与滤光片,构成面板的影像。近来,在消费性产品中,栅极驱动电路部分已高度整合于下层玻璃基板,而非使用传统IC芯片贴附于面板周围。虽然非晶硅薄膜晶体管(a-Si TFTs)的电子迁移率低,但其高均匀性和低成本是实现栅极驱动电路的优势。
在现前的技术中,可通过在负责驱动扫描线的晶体管的栅极与源极之间设置靴带电容或二极管元件,以完整输出高电位的驱动电压信号,但此方式易因为晶体管的寄生电容以及靴带电容的耦合效应而使驱动电压信号出现突波,进而使显示画面发生闪烁的问题,此外,靴带电容(bootstrap)的使用有碍达到窄边框的要求。
发明内容
本发明提供一种栅极驱动电路,可有效避免画面出现闪烁的情形,并可大幅缩减边框面积。
本发明的栅极驱动电路包括多级驱动模块,其中第N级驱动模块驱动显示面板的第N条以及第N+2条扫描线,N为正整数。第N级驱动模块包括设定电路、第一驱动电路、隔离开关电路、第二驱动电路以及抗噪声电路。设定电路,依据第N-2条扫描线的栅极驱动信号或起始信号产生第一预充电信号。第一驱动电路耦接设定电路,依据第一预充电信号产生第N条扫描线的栅极驱动信号。隔离开关电路,耦接第一驱动电路与电源电压,受控于第N条扫描线的栅极驱动信号而被导通,进而输出电源电压做为第二预充电信号。第二驱动电路耦接隔离开关电路,依据第二预充电信号产生第N+2条扫描线的栅极驱动信号。抗噪声电路耦接设定电路、隔离开关电路、第一驱动电路以及第二驱动电路,于第一驱动电路以及第二驱动电路停止驱动对应的扫描线的期间,依据第一周期信号以及第二周期信号分别将第一预充电信号、第二预充电信号、第N条扫描线的栅极驱动信号与第N+2条扫描线的栅极驱动信号维持在抗噪声电压。
在本发明的一实施例中,上述的抗噪声电路包括第一下拉电路、第一抗噪声启动电路、第二下拉电路以及第二抗噪声启动电路。第一下拉电路耦接设定电路、第一驱动电路、隔离开关电路以及第二驱动电路。第一抗噪声启动电路耦接第一下拉电路,依据第一周期信号决定是否启动第一下拉电路。第二下拉电路耦接设定电路、第一驱动电路、隔离开关电路以及第二驱动电路。第二抗噪声启动电路耦接第二下拉电路,依据第二周期信号决定是否启动第二下拉电路,其中第一下拉电路与第二下拉电路分别受控于第一抗噪声启动电路与第二抗噪声启动电路轮流地被启动,而将第一预充电信号、第二预充电信号、第N条扫描线的栅极驱动信号以及第N+2条扫描线的栅极驱动信号下拉至抗噪声电压。
在本发明的一实施例中,上述的第一周期信号与第二周期信号为反相信号。
在本发明的一实施例中,上述的第一周期信号与第二周期信号为频率信号,且第一周期信号与第二周期信号的周期等于0.5个画面时间。
在本发明的一实施例中,上述的抗噪声电路还包括控制电路,其耦接设定电路,依据第一预充电信号禁能抗噪声电路。
在本发明的一实施例中,上述的第N级驱动模块还包括重置电路,其耦接抗噪声电路以及第一驱动电路,依据第N+6条扫描线的栅极驱动信号产生放电控制信号,控制电路还依据放电控制信号致能抗噪声电路。
在本发明的一实施例中,上述的第一抗噪声启动电路与第二抗噪声启动电路分别包括第一晶体管以及第二晶体管。第一晶体管的漏极与栅极相互耦接,且第一晶体管的漏极接收对应的周期信号,第一晶体管的源极耦接对应的下拉电路。第二晶体管的漏极与源极分别耦接对应的下拉电路以及抗噪声电压,第二晶体管的栅极接收对应的周期信号。
在本发明的一实施例中,上述的第一下拉电路与第二下拉电路分别包括第三晶体管至第六晶体管。第三晶体管耦接于设定电路与抗噪声电压之间,第三晶体管的栅极耦接控制电路以及对应的抗噪声启动电路。第四晶体管耦接于第一驱动电路与抗噪声电压之间,第四晶体管的栅极耦接控制电路以及对应的抗噪声启动电路。第五晶体管耦接于隔离开关电路与抗噪声电压之间,第五晶体管的栅极耦接控制电路以及对应的抗噪声启动电路。第六晶体管耦接于第二驱动电路与抗噪声电压之间,第六晶体管的栅极耦接控制电路以及对应的抗噪声启动电路,其中第三晶体管至第六晶体管分别受控于控制电路以及对应的抗噪声启动电路将第一预充电信号、第二预充电信号、第N条扫描线的栅极驱动信号以及第N+2条扫描线的的栅极驱动信号下拉至抗噪声电压。
在本发明的一实施例中,上述的控制电路包括第七晶体管以及第八晶体管。第七晶体管的漏极与源极分别耦接第一下拉电路与抗噪声电压之间,第七晶体管的栅极耦接设定电路。第八晶体管的漏极与源极分别耦接第二下拉电路与抗噪声电压之间,第八晶体管的栅极耦接重置电路,第一晶体管与第二晶体管受控于第一预充电信号而被导通,受控于放电控制信号而被关闭。
在本发明的一实施例中,上述的第一驱动电路包括第一晶体管,其漏极接收第一频率信号,第一晶体管的源极耦接第一下拉电路与第二下拉电路,晶体管的栅极耦接设定电路与重置电路,受控于第一预充电信号而被导通,受控于放电控制信号而被关闭。
在本发明的一实施例中,上述的隔离开关电路包括第二晶体管,其漏极耦接电源电压,第一晶体管的源极耦接第一下拉电路与第二下拉电路,晶体管的栅极耦接第一晶体管的源极。
在本发明的一实施例中,上述的第二驱动电路包括第三晶体管,其漏极接收第二频率信号,第一晶体管的源极耦接第一下拉电路与第二下拉电路,晶体管的栅极耦接第二晶体管的源极。
在本发明的一实施例中,上述的第一频率信号与第二频率信号的相位相差1/4周期。
基于上述,本发明实施例通过配置于第一驱动电路与第二驱动电路间的隔离开关电路来提供第二预充电信号,以有效避免晶体管的寄生电容以及靴带电容的耦合效应造成栅极驱动信号出现突波,进而使显示画面出现闪烁的情形,同时也可避免使用靴带电容,而可有效地缩减边框面积。此外,抗噪声电路可于第一驱动电路以及第二驱动电路停止驱动对应的扫描线的期间,依据第一周期信号以及第二周期信号分别将第一预充电信号、第二预充电信号、第N条扫描线的栅极驱动信号与第N+2条扫描线的的栅极驱动信号维持在抗噪声电压,以避免栅极驱动信号的输出端点因处在浮接状态而出现电压不稳定的情形。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依照本发明的一实施例的显示设备的示意图;
图2是依照本发明的一实施例的栅极驱动电路的示意图;
图3是依照本发明的一实施例的第N级驱动模块的示意图;
图4是依照本发明另一实施例的第N级驱动模块的示意图;
图5是依照本发明一实施例的频率信号的波形示意图;
图6是依照本发明一实施例的栅极驱动信号、预充电信号以及周期信号的波形示意图;
图7是依照本发明一实施例的栅极驱动信号的量测波形示意图。
附图标记:
102:栅极驱动电路;
104:数据驱动电路;
106:显示面板;
108、108-1、108-3、108-5:驱动模块;
302:设定电路;
304、306:驱动电路;
308:隔离开关电路;
310:抗噪声电路;
312:重置电路;
402、404:抗噪声启动电路;
406:控制电路;
P1:像素结构;
GL:扫描线;
DL:数据线;
VC:电源输入端;
Gnd:接地端;
C1、C2:频率输入端;
S1:设定端;
RS1:重置端;
O1、O2:输出端;
VDD、VSS:电源电压;
CLK1、CLK3、CLK1B、CLK3B:频率信号;
out(1)、out(3)、out(5)、out(7)、out(9)、out(11)、out(n-2)、out(n)、out’(n)、out(n+2)、out(n+6):栅极驱动信号;
Vst:起始信号;
VP1、VP2:预充电信号;
VRS1:放电控制信号;
ECK、EXCK:周期信号;
T1~T19:晶体管;
t1~t5:时间区间。
具体实施方式
图1是依照本发明的一实施例的显示设备的示意图,请参照图1。显示设备包括栅极驱动电路102、数据驱动电路104与显示面板106,栅极驱动电路102包含多级驱动模块108。显示面板106包括多个像素结构P1,如图1所示,各个像素结构P1包括晶体管以及与其耦接的像素电容与储存电容,显示面板106具有多条扫描线GL与多条数据线DL,栅极驱动电路102的驱动模块108分别通过扫描线GL耦接至对应的像素结构P1,数据驱动电路104则通过数据线DL耦接至对应的像素结构P1。在本实施例中,栅极驱动电路102分开设置于显示面板106的两侧,其中奇数级(第1、3、5…级)的驱动模块108配置于显示面板106的左侧,而偶数级(第2、4、6…级)的驱动模块108配置于显示面板106的右侧,但本发明不限于此,在部分实施例中,栅极驱动电路102也可整合于显示面板106的一侧。此外,图1实施例中置于显示面板106左侧的驱动模块108用以驱动奇数条的扫描线GL,,而设置于显示面板106右侧的驱动模块108用以驱动偶数条的扫描线GL,且各个驱动模块108皆为单级双输出的结构,例如在显示面板106左侧中,第1级驱动模块108耦接第1条与第3条扫描线GL,以驱动第1条与第3条扫描线GL,第3级驱动模块108耦接第5条与第7条扫描线GL,以驱动第5条与第7条扫描线GL…依此类推。另外,在显示面板106右侧,第2级驱动模块108耦接第2条与第4条扫描线GL,以驱动第2条与第4条扫描线GL,第4级驱动模块108耦接第6条与第8条扫描线GL,以驱动第6条与第8条扫描线GL…依此类推。此外,数据驱动电路104可于扫描线GL的驱动期间提供数据电压至对应的像素结构P1,以使像素结构P1显示对应数据电压的画面。如此采用双边扫描的方式,栅极驱动电路102的驱动模块108能平均分散在显示面板106的两侧,以降低栅极驱动电路102所输出的信号衰减而无法驱动后续级数的风险。
图2是依照本发明的一实施例的栅极驱动电路的示意图,请参照图2。进一步来说,以位在显示面板106左侧的栅极驱动电路102为例,其包括奇数级的驱动模块108-1、驱动模块108-3、驱动模块108-5…,各个驱动模块具有电源输入端VC、接地端Gnd、频率输入端C1、频率输入端C2、设定端S1、重置端RS1以及输出端O1、输出端O2。其中电源输入端VC用以接收电源电压VDD,接地端Gnd用以连接接地电压VGnd,各驱动模块分别通过频率输入端C1、频率输入端C2接收对应的频率信号,例如驱动模块108-1接收频率信号CLK1与频率信号CLK3,驱动模块108-3接收频率信号CLK1B与频率信号CLK3B,驱动模块108-5接收频率信号CLK1与频率信号CLK3…依此类推,其中频率信号CLK1B与频率信号CLK3B分别为频率信号CLK1与频率信号CLK3的反相信号。此外,第N级的驱动模块设定端S1用以接收第N条扫描线GL的栅极驱动信号out(n),例如驱动模块108-3的设定端S1接收第3条扫描线GL的栅极驱动信号out(3)。需注意的是,第1级的驱动模块108-1的设定端S1用以接收起始信号Vst。另外,第N级的驱动模块重置端RS1用以接收第N+6条扫描线GL的栅极驱动信号out(n+6),例如驱动模块108-1的重置端RS1接收第7条扫描线GL的栅极驱动信号out(7)。第N级驱动模块的输出端O1、输出端O2用以输出显示面板106上第N条以及第N+2条扫描线GL的栅极驱动信号out(n)、极驱动信号out(n+2),以驱动与第N条以及第N+2条扫描线GL连接的像素结构P1中的晶体管的栅极,例如第1级的驱动模块108-1的输出端O1、输出端O2用以输出第1条以及第3条扫描线GL的栅极驱动信号out(1)、栅极驱动信号out(3)。
类似地,位在显示面板106右侧的栅极驱动电路102中的偶数级驱动模块也以类似图2实施例的方式实施,本领域普通技术人员应可依据图2实施例的内容推得其实施方式,因此在此不再赘述。以下将针对位在显示面板106左侧的栅极驱动电路102的驱动模块的实施方式进行进一步的说明,本领域普通技术人员应可依据下述说明推得位在显示面板106右侧的栅极驱动电路102中的驱动模块的实施方式,因此对于位在显示面板106右侧的栅极驱动电路102中的驱动模块的实施方式也不再另做说明。
图3是依照本发明的一实施例的第N级驱动模块的示意图,请参照图3。详细来说,第N级驱动模块的可包括设定电路302、驱动电路304、驱动电路306、隔离开关电路308、抗噪声电路310以及重置电路312,其中抗噪声电路310耦接设定电路302、驱动电路304、驱动电路306、隔离开关电路308以及重置电路312,驱动电路304更耦接设定电路302、重置电路312与隔离开关电路308,隔离开关电路308更耦接驱动电路306。设定电路302可依据第N-2条扫描线GL的栅极驱动信号out(n-2)或起始信号Vst产生预充电信号VP1(当驱动模块为第1级或第2级的驱动模块时,设定电路302为依据起始信号Vst产生预充电信号VP1)。驱动电路304可依据预充电信号VP1产生第N条扫描线GL的栅极驱动信号out(n),隔离开关电路308受控于第N条扫描线GL的栅极驱动信号out(n)而被导通,进而输出电源电压VDD做为预充电信号VP2。驱动电路306则依据预充电信号VP2产生第N+2条扫描线GL的栅极驱动信号out(n+2)。如此由配置于驱动电路304与驱动电路306间的隔离开关电路308来提供预充电信号VP2,可有效避免先前技术使用靴带电容或二极管元件时,驱动晶体管所接收的频率信号经由寄生电容以及靴带电容(或二极管元件)影响栅极驱动信号out(n)、栅极驱动信号out(n-2),而使栅极驱动信号out(n)、栅极驱动信号out(n-2)出现电压突波,进而造成显示画面出现闪烁的情形。
此外,重置电路312可依据第N+6条扫描线的栅极驱动信号out(n+6)产生放电控制信号VRS1,以于驱动电路304以及驱动电路306停止驱动对应的扫描线的期间致能抗噪声电路310。抗噪声电路310可于驱动电路304以及驱动电路306停止驱动对应的扫描线GL的期间,依据周期信号ECK以及周期信号EXCK将预充电信号VP1、预充电信号VP2、第N条扫描线GL的栅极驱动信号out(n)与第N+2条扫描线GL的栅极驱动信号out(n+2)维持在抗噪声电压(例如接地电压,但不以此为限),以避免栅极驱动信号out(n)、栅极驱动信号out(n+2)的输出端点因处在浮接状态而出现电压不稳定的情形。其中,周期信号ECK以及周期信号EXCK可例如为反相信号,抗噪声电路310依据周期信号ECK以及周期信号EXCK进行作动,还可避免抗噪声电路310中的电路元件长时间地被偏压在特定的电压电平,造成电路元件可靠度下降,进而影响到抗噪声电路310的抗噪声能力。
图4是依照本发明另一实施例的第N级驱动模块的示意图,请参照图4。详细来说,第N级驱动模块可例如以图4的方式来实施。在本实施例中,设定电路302、驱动电路304、驱动电路306、隔离开关电路308以及重置电路312分别以晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5来实施。其中晶体管T1的漏极耦接电源电压VDD,晶体管T1的源极耦接晶体管T2的栅极与抗噪声电路310,晶体管T1的栅极接收第N-2条扫描线GL的栅极驱动信号out(n-2)或起始信号Vst(当驱动模块为第1级或第2级的驱动模块时,晶体管T1的栅极接收起始信号Vst)。晶体管T2的漏极接收频率信号CLK1,晶体管T2的源极耦接晶体管T4的栅极与抗噪声电路310。晶体管T4的漏极耦接电源电压VDD,晶体管T4的源极耦接晶体管T3的栅极与抗噪声电路310。晶体管T3的漏极接收频率信号CLK3,晶体管T3的源极耦接抗噪声电路310,其中频率信号CLK1与频率信号CLK3的相位相差1/4周期,但不以此为限,利用在时域上重叠的频率信号做为每一级驱动模块的控制信号,可产生在时域上波形重叠的栅极驱动信号,而可提供预先驱动像素结构P1的功能,解决在高分辨率下因为扫描线GL被驱动的时间变短,导致液晶电容充电不足的情形。晶体管T5的漏极耦接电源电压VSS,电源电压VSS为小于电源电压VDD的低电位电压,其可例如为接地电压,但不以此为限。晶体管T5的源极耦接晶体管T2的栅极与抗噪声电路310,晶体管T5的栅极接收第N+6条扫描线GL的栅极驱动信号out(n+6)。
此外,本实施例的抗噪声电路310包括晶体管T6~T19,其中晶体管T6与晶体管T7形成抗噪声启动电路402,晶体管T8与晶体管T9形成抗噪声启动电路404,晶体管T10与晶体管T11形成控制电路406,晶体管T12~T15形成第一下拉电路,晶体管T16~T19则形成第二下拉电路。其中第一下拉电路耦接抗噪声启动电路402、设定电路302、驱动电路306与隔离开关电路308,第二下拉电路耦接抗噪声启动电路404、设定电路302、驱动电路306与隔离开关电路308。抗噪声启动电路402可依据周期信号ECK决定是否启动第一下拉电路,而抗噪声启动电路404可依据周期信号EXCK决定是否启动第二下拉电路。其中,周期信号ECK以及周期信号EXCK可例如为具有长周期的频率信号,且周期信号ECK以及周期信号EXCK为反相信号,其周期可例如等于0.5个画面时间(frame time),但不以此为限。第一下拉电路与第二下拉电路分别受控于抗噪声启动电路402与抗噪声启动电路404轮流地被启动,而将预充电信号VP1、预充电信号VP2、第N条扫描线的栅极驱动信号out(n)以及第N+2条扫描线的栅极驱动信号out(n+2)下拉至抗噪声电压(例如接地电压,但不以此为限),以于驱动电路304以及驱动电路306停止驱动对应的扫描线的期间稳定栅极驱动信号out(n)以及out(n+2)的电压。控制电路406耦接设定电路302与重置电路304,其可依据预充电信号VP1禁能抗噪声电路310,以及依据重置电路312产生的放电控制信号VRS1致能抗噪声电路310。
进一步来说,在抗噪声启动电路402中,晶体管T6的漏极与栅极相互耦接,晶体管T6的漏极接收周期信号ECK,晶体管T6的源极耦接晶体管T11、晶体管T9、晶体管T10的漏极以及晶体管T12、晶体管T13的栅极。晶体管T7的漏极耦接晶体管T8的源极、晶体管T11的漏极,晶体管T7的源极耦接接地,晶体管T7的栅极耦接晶体管T6的栅极。在抗噪声启动电路404中,晶体管T8的漏极与栅极相互耦接,晶体管T8的漏极接收周期信号EXCK,晶体管T8的源极耦接晶体管T11、晶体管T7的漏极以及晶体管T16、晶体管T17、晶体管T18、晶体管T19的栅极,晶体管T9的漏极耦接晶体管T6的源极、晶体管T10的漏极,晶体管T9的源极耦接接地,晶体管T9的栅极耦接晶体管T8的栅极。在控制电路406中,晶体管T10的栅极耦接晶体管T1、晶体管T5的源极,晶体管T10的源极耦接接地,晶体管T10的漏极耦接晶体管T12、晶体管T13、晶体管T14、晶体管T15的栅极,晶体管T11的栅极耦接晶体管T1、晶体管T5的源极,晶体管T11的源极耦接接地,晶体管T11的漏极耦接晶体管T16、晶体管T17、晶体管T18、晶体管T19的栅极。此外,晶体管T12、晶体管T16的漏极耦接晶体管T1、晶体管T5的源极,晶体管T12、晶体管T16的源极耦接接地,晶体管T13、晶体管T17的漏极耦接晶体管T2的源极,晶体管T13、晶体管T17的源极耦接接地,晶体管T14、晶体管T18的漏极耦接晶体管T4的源极,晶体管T14、晶体管T18的源极耦接接地,晶体管T15、晶体管T19的漏极耦接晶体管T3的源极,晶体管T15、晶体管T19的源极耦接接地。
图5是依照本发明一实施例的频率信号的波形示意图,图6是依照本发明一实施例的栅极驱动信号、预充电信号以及周期信号的波形示意图。以下将配合图5、图6说明图4实施例的电路工作,请同时参照图4~图6。在t1区间,栅极驱动信号out(n-2)(在第1级驱动模块的情形下,栅极驱动信号out(n-2)置换为起始信号Vst)导通晶体管T1而于晶体管T1的源极产生预充电信号VP1,对晶体管T2的栅极充电,而将其导通。此时频率信号CLK1处于为低电压电平,频率信号CLK1通过被导通的晶体管T2将栅极驱动信号out(n)下拉至低压电平电位。另一方面,晶体管T10、晶体管T11也被预充电信号VP1所导通,进而使得抗噪声电路310处于被禁能的状态。
在t2区间,频率信号CLK1由低电压电平转为高电压电平,晶体管T2产生的栅极驱动信号out(n)开始对晶体管T4的栅极充电,并同时通过晶体管T2的寄生电容对晶体管T2的栅极产生靴带效应,而将晶体管T2的栅极抬高至更高的电压电平,使得频率信号CLK1更完整地作为栅极驱动信号out(n)而被输出。栅极驱动信号out(n)除了驱动第N条扫描线GL外,也同时开启晶体管T4并对晶体管T3的栅极充电,此时频率信号CLK3为低电压电平,频率信号CLK3通过被导通的晶体管T3将栅极驱动信号out(n+2)下拉至低压电平电位。晶体管T4可隔离作为驱动电路的晶体管T2与晶体管T3,避免晶体管T2与晶体管T3的操作相互影响,而有效地产生具有正确电压值的栅极驱动信号out(n)与栅极驱动信号out(n+2)。如图7的栅极驱动信号的量测波形示意图所示,其中虚线部分为使用现有技术的实施方式(即在两个驱动晶体管(晶体管T2、晶体管T3)间使用靴带电容或二极管元件)所产生的栅极驱动信号out’(n),当栅极驱动信号out(n+2)转为高电压电平时,将会通过靴带电容或二极管元件影响到栅极驱动信号out’(n)的输出,而使out’(n)出现突波的情形。反观,使用本案的方式来实施(即在两个驱动晶体管(晶体管T2、晶体管T3)间使用晶体管T4来隔离作为驱动电路的晶体管T2与晶体管T3),可避免栅极驱动信号出现突波(如图7的栅极驱动信号out(n)所示)。
在t3区间,晶体管T3被预充电信号VP2导通,且频率信号CLK3已由低电压电平转为高电压电平,因此栅极驱动信号out(n+2)也转为高电压电平,同时栅极驱动信号out(n+2)经由晶体管T3的寄生电容对晶体管T3的栅极产生靴带效应,而将晶体管T3的栅极抬高至更高的电压电平,使得频率信号CLK3更完整地作为栅极驱动信号out(n+2)而被输出。栅极驱动信号out(n+2)除了驱动第N+2条扫描线GL外,也当作下一级驱动模块的起始信号。如此利用大尺寸的驱动晶体管所提供的寄生电容产生靴带效应,即可将频率信号的高电位输出至扫描线GL,避免额外设置靴带电容而有效达到缩减边框面积的效果。
在t4区间,栅极驱动信号out(n+2)完成输出,于t4区间结束时转为低电压电平。
在t5区间,晶体管T5受控于栅极驱动信号out(n+6)信号而被导通,进而依据电源电压VSS于其源极产生放电控制信号VRS1将晶体管T2的栅极电压下拉至低电压电平,使晶体管T2以及控制电路406中的晶体管T10、晶体管T11关闭,进而致能抗噪声电路310开始工作,使第一下拉电路或第二下拉电路可将预充电信号VP1、预充电信号VP2、栅极驱动信号out(n)与out(n+2)下拉至抗噪声电压(在本实施例中,其为接地电压),以确保在驱动电路304以及驱动电路306停止驱动扫描线GL的期间,晶体管T2、晶体管T4、晶体管T3的栅极以及晶体管T3的源极不在浮接状态。
进一步来说,当抗噪声电路310被致能时,晶体管T5的源极为低电压电平,而使得晶体管T10、晶体管T11、晶体管T12和晶体管T16被关闭。在本实施例中,由于周期信号ECK的电压值为电源电压VDD,而周期信号EXCK的电压值为接地电压VGnd,因此晶体管T6~T7以及T12~T15被导通,而晶体管T8~T9以及T16~T19被关闭,也就是说,抗噪声启动电路402依据周期信号ECK启动第一下拉电路(晶体管T12~T15)将预充电信号VP1、预充电信号VP2、栅极驱动信号out(n)与out(n+2)下拉至抗噪声电压(接地电压),而抗噪声启动电路404依据周期信号EXCK关闭第一下拉电路(晶体管T16~T19)。类似地,当周期信号ECK的电压值转为接地电压VGnd,而周期信号EXCK的电压值为电源电压VDD,时,则改由抗噪声启动电路402依据周期信号ECK关闭第一下拉电路(晶体管T12~T15),并由抗噪声启动电路404依据周期信号EXCK启动第一下拉电路(晶体管T16~T19)将预充电信号VP1、VP2、栅极驱动信号out(n)与栅极驱动信号out(n+2)下拉至抗噪声电压(接地电压)。如此使抗噪声启动电路402、噪声启动电路404轮流地依据周期信号ECK与周期信号EXCK启动第一下拉电路与第二下拉电路,可避免噪声启动电路402、噪声启动电路404、第一下拉电路与第二下拉电路中的晶体管长时间地被偏压在高电压电平,造成电路元件可靠度下降,进而影响到抗噪声电路310的抗噪声能力。
综上所述,本发明的实施例通过在各级驱动模块中的两驱动电路间的配置隔离开关电路来提供第二预充电信号,以有效避免晶体管的寄生电容以及靴带电容的耦合效应造成栅极驱动信号出现突波,进而使显示画面出现闪烁的情形,同时也可避免使用靴带电容,而可有效地缩减边框面积。此外,抗噪声电路可于各级驱动模块中的两驱动电路停止驱动对应的扫描线的期间,依据相位相反的两个周期信号分别将预充电信号、第N条扫描线的栅极驱动信号与第N+2条扫描线的的栅极驱动信号维持在抗噪声电压,以避免栅极驱动信号的输出端点因处在浮接状态而出现电压不稳定的情形。
虽然本发明已以实施例揭示如上,但其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的改动与润饰,故本发明的保护范围当视所附权利要求界定范围为准。
Claims (13)
1.一种栅极驱动电路,其特征在于,包括:
多级驱动模块,其中第N级驱动模块驱动显示面板的第N条以及第N+2条扫描线,N为正整数,所述第N级驱动模块包括:
设定电路,依据第N-2条扫描线的栅极驱动信号或起始信号产生第一预充电信号;
第一驱动电路,耦接所述设定电路,依据所述第一预充电信号产生所述第N条扫描线的栅极驱动信号;
隔离开关电路,耦接所述第一驱动电路与电源电压,受控于所述第N条扫描线的栅极驱动信号而被导通,进而输出所述电源电压做为第二预充电信号;
第二驱动电路,耦接所述隔离开关电路,依据所述第二预充电信号产生所述第N+2条扫描线的栅极驱动信号;以及
抗噪声电路,耦接所述设定电路、所述隔离开关电路、所述第一驱动电路以及所述第二驱动电路,于所述第一驱动电路以及所述第二驱动电路停止驱动对应的扫描线的期间,依据第一周期信号以及第二周期信号分别将所述第一预充电信号、所述第二预充电信号、所述第N条扫描线的栅极驱动信号与所述第N+2条扫描线的栅极驱动信号维持在抗噪声电压。
2.根据权利要求1所述的栅极驱动电路,其特征在于,所述抗噪声电路包括:
第一下拉电路,耦接所述设定电路、所述第一驱动电路、所述隔离开关电路以及所述第二驱动电路;
第一抗噪声启动电路,耦接所述第一下拉电路,依据所述第一周期信号决定是否启动所述第一下拉电路;
第二下拉电路,耦接所述设定电路、所述第一驱动电路、所述隔离开关电路以及所述第二驱动电路;以及
第二抗噪声启动电路,耦接所述第二下拉电路,依据所述第二周期信号决定是否启动所述第二下拉电路,其中所述第一下拉电路与所述第二下拉电路分别受控于所述第一抗噪声启动电路与所述第二抗噪声启动电路轮流地被启动,而将所述第一预充电信号、所述第二预充电信号、所述第N条扫描线的栅极驱动信号以及所述第N+2条扫描线的栅极驱动信号下拉至所述抗噪声电压。
3.根据权利要求2所述的栅极驱动电路,其特征在于,所述第一周期信号与所述第二周期信号为反相信号。
4.根据权利要求3所述的栅极驱动电路,其特征在于,所述第一周期信号与所述第二周期信号为频率信号,且所述第一周期信号与所述第二周期信号的周期等于0.5个画面时间。
5.根据权利要求2所述的栅极驱动电路,其特征在于,所述抗噪声电路还包括:
控制电路,耦接所述设定电路,依据所述第一预充电信号禁能所述抗噪声电路。
6.根据权利要求5所述的栅极驱动电路,其特征在于,所述第N级驱动模块还包括:
重置电路,耦接所述抗噪声电路以及所述第一驱动电路,依据第N+6条扫描线的栅极驱动信号产生放电控制信号,所述控制电路还依据所述放电控制信号致能所述抗噪声电路。
7.根据权利要求6所述的栅极驱动电路,其特征在于,所述第一抗噪声启动电路与所述第二抗噪声启动电路分别包括:
第一晶体管,其漏极与栅极相互耦接,且所述第一晶体管的漏极接收对应的周期信号,所述第一晶体管的源极耦接对应的下拉电路;以及
第二晶体管,其漏极与源极分别耦接对应的下拉电路以及所述抗噪声电压,所述第二晶体管的栅极接收对应的周期信号。
8.根据权利要求7所述的栅极驱动电路,其特征在于,其中所述第一下拉电路与所述第二下拉电路分别包括:
第三晶体管,耦接于所述设定电路与所述抗噪声电压之间,所述第三晶体管的栅极耦接所述控制电路以及对应的抗噪声启动电路;
第四晶体管,耦接于所述第一驱动电路与所述抗噪声电压之间,所述第四晶体管的栅极耦接所述控制电路以及对应的抗噪声启动电路;
第五晶体管,耦接于所述隔离开关电路与所述抗噪声电压之间,所述第五晶体管的栅极耦接所述控制电路以及对应的抗噪声启动电路;以及
第六晶体管,耦接于所述第二驱动电路与所述抗噪声电压之间,所述第六晶体管的栅极耦接所述控制电路以及对应的抗噪声启动电路,其中所述第三晶体管至所述第六晶体管分别受控于所述控制电路以及对应的抗噪声启动电路将所述第一预充电信号、所述第二预充电信号、所述第N条扫描线的栅极驱动信号以及所述第N+2条扫描线的的栅极驱动信号下拉至所述抗噪声电压。
9.根据权利要求8所述的栅极驱动电路,其特征在于,所述控制电路包括:
第七晶体管,其漏极与源极分别耦接所述第一下拉电路与所述抗噪声电压之间,所述第七晶体管的栅极耦接所述设定电路;以及
第八晶体管,其漏极与源极分别耦接所述第二下拉电路与所述抗噪声电压之间,所述第八晶体管的栅极耦接所述重置电路,所述第一晶体管与所述第二晶体管受控于所述第一预充电信号而被导通,受控于所述放电控制信号而被关闭。
10.根据权利要求6所述的栅极驱动电路,其特征在于,所述第一驱动电路包括:
第一晶体管,其漏极接收第一频率信号,所述第一晶体管的源极耦接所述第一下拉电路与所述第二下拉电路,所述晶体管的栅极耦接所述设定电路与所述重置电路,受控于所述第一预充电信号而被导通,受控于所述放电控制信号而被关闭。
11.根据权利要求10所述的栅极驱动电路,其特征在于,所述隔离开关电路包括:
第二晶体管,其漏极耦接所述电源电压,所述第一晶体管的源极耦接所述第一下拉电路与所述第二下拉电路,所述晶体管的栅极耦接所述第一晶体管的源极。
12.根据权利要求11所述的栅极驱动电路,其特征在于,所述第二驱动电路包括:
第三晶体管,其漏极接收第二频率信号,所述第一晶体管的源极耦接所述第一下拉电路与所述第二下拉电路,所述晶体管的栅极耦接所述第二晶体管的源极。
13.根据权利要求12所述的栅极驱动电路,其特征在于,所述第一频率信号与所述第二频率信号的相位相差1/4周期。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610720546.3A CN107784983A (zh) | 2016-08-25 | 2016-08-25 | 栅极驱动电路 |
US15/336,090 US10008171B2 (en) | 2016-08-25 | 2016-10-27 | Gate driving circuit with isolating switch for display device using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610720546.3A CN107784983A (zh) | 2016-08-25 | 2016-08-25 | 栅极驱动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107784983A true CN107784983A (zh) | 2018-03-09 |
Family
ID=61243143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610720546.3A Pending CN107784983A (zh) | 2016-08-25 | 2016-08-25 | 栅极驱动电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10008171B2 (zh) |
CN (1) | CN107784983A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021051270A1 (en) * | 2019-09-17 | 2021-03-25 | Boe Technology Group Co., Ltd. | Goa unit circuit, driving method, goa circuit, and display apparatus |
CN113299241A (zh) * | 2021-05-21 | 2021-08-24 | 京东方科技集团股份有限公司 | Goa电路、goa电路驱动方法及显示面板 |
CN115512672A (zh) * | 2022-10-25 | 2022-12-23 | 业成科技(成都)有限公司 | 扫描驱动电路及其操作方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN108320693B (zh) * | 2018-02-27 | 2022-04-19 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及其驱动方法、阵列基板及显示装置 |
CN110689853A (zh) * | 2018-07-04 | 2020-01-14 | 深超光电(深圳)有限公司 | 栅极驱动电路 |
CN109935192B (zh) * | 2019-04-22 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | Goa电路及显示面板 |
CN112309322B (zh) * | 2019-07-31 | 2022-01-18 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN210429262U (zh) * | 2019-10-10 | 2020-04-28 | 北京京东方显示技术有限公司 | 显示面板驱动电路、显示面板及显示装置 |
TWI811019B (zh) * | 2022-07-13 | 2023-08-01 | 凌巨科技股份有限公司 | 閘極驅動電路 |
TWI811018B (zh) * | 2022-07-13 | 2023-08-01 | 凌巨科技股份有限公司 | 閘極驅動電路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1797155A (zh) * | 2004-12-31 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 液晶显示器件 |
CN101409055A (zh) * | 2007-10-09 | 2009-04-15 | 奇美电子股份有限公司 | 平面显示器及其驱动方法 |
US20090128541A1 (en) * | 2007-11-21 | 2009-05-21 | Wintek Corporation | Shift register |
KR20150059005A (ko) * | 2013-11-21 | 2015-05-29 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 이용한 액정표시장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI360094B (en) | 2007-04-25 | 2012-03-11 | Wintek Corp | Shift register and liquid crystal display |
JP5436324B2 (ja) * | 2010-05-10 | 2014-03-05 | 三菱電機株式会社 | シフトレジスタ回路 |
KR101170241B1 (ko) | 2010-06-03 | 2012-07-31 | 하이디스 테크놀로지 주식회사 | Epd 및 디스플레이 장치의 구동회로 |
TWI436332B (zh) | 2011-11-30 | 2014-05-01 | Au Optronics Corp | 顯示面板及其中之閘極驅動器 |
TWI469119B (zh) * | 2012-08-06 | 2015-01-11 | Au Optronics Corp | 顯示器及其閘極驅動器 |
CN102867475A (zh) | 2012-09-13 | 2013-01-09 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路及显示装置 |
-
2016
- 2016-08-25 CN CN201610720546.3A patent/CN107784983A/zh active Pending
- 2016-10-27 US US15/336,090 patent/US10008171B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1797155A (zh) * | 2004-12-31 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 液晶显示器件 |
CN101409055A (zh) * | 2007-10-09 | 2009-04-15 | 奇美电子股份有限公司 | 平面显示器及其驱动方法 |
US20090128541A1 (en) * | 2007-11-21 | 2009-05-21 | Wintek Corporation | Shift register |
KR20150059005A (ko) * | 2013-11-21 | 2015-05-29 | 엘지디스플레이 주식회사 | 게이트 구동부 및 이를 이용한 액정표시장치 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021051270A1 (en) * | 2019-09-17 | 2021-03-25 | Boe Technology Group Co., Ltd. | Goa unit circuit, driving method, goa circuit, and display apparatus |
US11893942B2 (en) | 2019-09-17 | 2024-02-06 | Boe Technology Group Co., Ltd. | GOA unit circuit, driving method, GOA circuit, and display apparatus |
CN113299241A (zh) * | 2021-05-21 | 2021-08-24 | 京东方科技集团股份有限公司 | Goa电路、goa电路驱动方法及显示面板 |
CN115512672A (zh) * | 2022-10-25 | 2022-12-23 | 业成科技(成都)有限公司 | 扫描驱动电路及其操作方法 |
CN115512672B (zh) * | 2022-10-25 | 2023-10-27 | 业成科技(成都)有限公司 | 扫描驱动电路及其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180061350A1 (en) | 2018-03-01 |
US10008171B2 (en) | 2018-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107784983A (zh) | 栅极驱动电路 | |
US10210835B2 (en) | Gate driver on array circuit and driving method thereof, and display device | |
CN104835476B (zh) | 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板 | |
WO2017121176A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
CN102629444B (zh) | 栅极集成驱动电路、移位寄存器及显示屏 | |
JP4126613B2 (ja) | 液晶表示装置のゲート駆動装置及び方法 | |
TWI540554B (zh) | Liquid crystal display device and driving method thereof | |
WO2016070543A1 (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
CN105118473B (zh) | 移位寄存器单元、移位寄存器及驱动方法、阵列基板 | |
CN103489425B (zh) | 电平转换电路、阵列基板及显示装置 | |
TWI490844B (zh) | 具單ㄧ共用控制端之驅動模組 | |
CN107705762A (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 | |
WO2019041853A1 (zh) | 移位寄存器单元、驱动装置、显示装置以及驱动方法 | |
CN106504720A (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置 | |
CN102930814A (zh) | 移位寄存器及其驱动方法、栅极驱动装置与显示装置 | |
US9786241B2 (en) | Liquid crystal display and gate driver on array circuit | |
CN103021358A (zh) | 一种移位寄存器单元、栅极驱动电路及显示器件 | |
CN104103244A (zh) | 液晶显示器及其双向移位暂存装置 | |
KR20160087893A (ko) | 게이트 드라이버 회로와 구동 방법 | |
GB2593115A (en) | GOA drive circuit,TFT display panel and display device | |
US20060146979A1 (en) | Shift register without noise and liquid crystal display device having the same | |
CN108257568A (zh) | 移位寄存器、栅极集成驱动电路、显示面板及显示装置 | |
CN107146568A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
CN104952406A (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
WO2020155453A1 (zh) | 显示驱动电路及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180309 |