CN107768385B - 一种显示面板和显示装置 - Google Patents
一种显示面板和显示装置 Download PDFInfo
- Publication number
- CN107768385B CN107768385B CN201710986159.9A CN201710986159A CN107768385B CN 107768385 B CN107768385 B CN 107768385B CN 201710986159 A CN201710986159 A CN 201710986159A CN 107768385 B CN107768385 B CN 107768385B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxide
- gate insulating
- insulating layer
- driving transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 99
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 93
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 56
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 56
- 239000010410 layer Substances 0.000 claims description 325
- 239000002184 metal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000002346 layers by function Substances 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 2
- -1 boron ions Chemical class 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 24
- 239000010409 thin film Substances 0.000 description 12
- 239000002245 particle Substances 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 241001270131 Agaricus moelleri Species 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种显示面板和显示装置，涉及显示技术领域。该显示基板包括开关晶体管和驱动晶体管；开关晶体管和驱动晶体管包括：有源层，包括开关晶体管中的第一有源层和驱动晶体管中的第二有源层；设置在有源层上的栅极绝缘层，包括开关晶体管中的第一栅极绝缘层和驱动晶体管中的第二栅极绝缘层；第一栅极绝缘层包括第一氮化硅层和第一氧化硅层；第二栅极绝缘层仅包括第二氧化硅层，第二氧化硅层的厚度大于第一氧化硅层的厚度；或者，第二栅极绝缘层包括第二氮化硅层和第二氧化硅层，第二氧化硅层的厚度大于第一氧化硅层的厚度,第二氮化硅层的厚度小于第一氮化硅层的厚度。本发明可以在实现灰阶定义更好的同时满足开关晶体管的快速开启需求。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
目前，应用低温多晶硅技术(Low Temperature Poly-silicon，LTPS)的显示面板中包括多个薄膜晶体管，根据薄膜晶体管在电路中所起的作用，薄膜晶体管的类型包括驱动晶体管、开关晶体管以及其他类型的薄膜晶体管。现有技术中，驱动晶体管和开关晶体管中均包含栅极绝缘层，该驱动晶体管、开关晶体管的栅极绝缘层同时形成，且驱动晶体管和开关晶体管的栅极绝缘层的膜层设置基本相同，从而驱动晶体管与开关晶体管的亚阈值摆幅相近。亚阈值摆幅指的是晶体管在亚阈状态工作时或者用作为逻辑开关时的一个重要参数，也可以称为S因子，S因子可以定义为：S＝dVgs/d(log10 Id)，S在数值上等于为使晶体管的漏极电流Id变化一个数量级时所需要的栅极电压增量ΔVgs，亚阈值摆幅的单位可以是[mV/decade]或者[V/decade]。
其中，开关晶体管的亚阈值摆幅越小，开关晶体管的开启速度越快；有机发光显示面板的灰阶与驱动晶体管的漏极电流之间具有一定的对应关系，驱动晶体管的亚阈值摆幅越大，驱动晶体管能够更准确的控制有机发光显示面板的灰阶。实际应用中，为了实现开关晶体管快速开启的需求，因此开关晶体管需要较小的亚阈值摆幅。但如果驱动晶体管的亚阈值摆幅较小，会导致有机发光显示面板的灰阶不好定义，因此不利于驱动晶体管调节屏幕亮度灰阶。
可见，驱动晶体管亚阈值摆幅与开关晶体管的亚阈值摆幅之间存在矛盾，那么发明一种解决两者之间矛盾的方案，对进一步提高有机发光显示面板的品质是非常必要的。
发明内容
本发明实施例提供一种显示面板和显示装置，可以在实现灰阶定义更好的同时满足开关晶体管的快速开启需求。
第一方面，本发明实施例提供一种显示面板包括：包括开关晶体管和驱动晶体管；
开关晶体管和驱动晶体管包括：
有源层，有源层包括开关晶体管中的第一有源层和驱动晶体管中的第二有源层；
设置在有源层上的栅极绝缘层，栅极绝缘层包括开关晶体管中的第一栅极绝缘层和驱动晶体管中的第二栅极绝缘层；第一栅极绝缘层包括第一氮化硅层和第一氧化硅层，第一氧化硅层设置在第一有源层上方，第一氮化硅层设置在第一氧化硅层上方；
其中，第二栅极绝缘层仅包括第二氧化硅层，第二氧化硅层的厚度大于第一氧化硅层的厚度；或者，第二栅极绝缘层包括第二氮化硅层和第二氧化硅层，第二氧化硅层设置在第二有源层上方，第二氧化硅层的厚度大于第一氧化硅层的厚度，第二氮化硅层设置在第二氧化硅层上方，第二氮化硅层的厚度小于第一氮化硅层的厚度。
第二方面，本发明实施例提供一种显示装置，显示装置包括以上的显示面板。
本发明实施例提供了一种显示面板和显示装置，在第二栅极绝缘层仅包括第二氧化硅层，第二氧化硅层的厚度大于第一氧化硅层的厚度，而第一栅极绝缘层包括第一氮化硅层和第一氧化硅层时，第二栅极绝缘层的相对介电常数小于第一栅极绝缘层的相对介电常数，进而使得驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅。或者，第二栅极绝缘层包括第二氮化硅层和第二氧化硅层，第二氮化硅层的厚度小于第一氮化硅层的厚度，因此，第二栅极绝缘层中第二氧化硅层的占比，大于第一栅极绝缘层中第一氧化硅层的占比，因此，第二栅极绝缘层中相对介电常数较小的膜层占比较大，第二栅极绝缘层的相对介电常数小于第一栅极绝缘层的相对介电常数，进而使得驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅。
由于驱动晶体管的亚阈值摆幅较大，可以更好的定义灰阶，有利于驱动晶体管调节屏幕亮度灰阶，同时，由于开关晶体管的亚阈值摆幅较小，可以增加开关晶体管的开启速度。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中薄膜晶体管的转移特性曲线图；
图2为本发明实施例所提供的显示面板的一种剖面示意图；
图3为本发明实施例所提供的显示面板的另一种剖面示意图；
图4为本发明实施例所提供的显示面板的另一种剖面示意图；
图5为本发明实施例所提供的显示面板的另一种剖面示意图；
图6为本发明实施例所提供的显示面板的另一种剖面示意图；
图7为本发明实施例中显示装置的示例图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
显示面板包括阵列分布的子像素，每个子像素包括发光器件和像素电路，像素电路包括驱动晶体管和至少一个开关晶体管。例如，在最基本的像素电路中，包括一个驱动晶体管和一个开关晶体管，驱动晶体管工作在线性区(即驱动晶体管一直处于导通状态)，由驱动晶体管的栅极电压控制驱动电流的大小，驱动晶体管用于驱动发光器件的发光，其驱动电流的大小用于调节发光器件的发光亮度，从而控制灰阶。开关晶体管的源极连接数据线，漏极连接驱动晶体管的栅极，开关晶体管可以处于导通状态或者处于截止状态，在导通状态下，数据线通过开关晶体管向驱动晶体管提供栅极电压。
发明人研究发现，驱动晶体管的栅极绝缘层与开关晶体管的栅极绝缘层同时形成，厚度相同，而且两者的栅极绝缘层具有相同的膜层结构，因此使得驱动晶体管与开关晶体管的亚阈值摆幅相近或大体相同。图1为现有技术中薄膜晶体管的转移特性曲线图，如图1所示，曲线图的横坐标Vgs表示薄膜晶体管的栅极与源极之间的电压差，曲线图的纵坐标Ids表示薄膜晶体管的源极与漏极之间的电流，曲线在亚阈值区的斜率反映了薄膜晶体管的亚阈值摆幅，图1所示的曲线图反映了具有大致相同的亚阈值摆幅的现有的驱动晶体管与开关晶体管的转移特性曲线。但是，为了实现开关晶体管快速启动的需求以及驱动晶体管对有机发光显示面板的灰阶的准确控制的需求，开关晶体管需要较小的亚阈值摆幅，同时，驱动晶体管需要较大的亚阈值摆幅，在现有技术中无法同时实现开关晶体管以及驱动晶体管对亚阈值摆幅特性的需求，因此，需要对驱动晶体管以及开关晶体管的栅极绝缘层进行改进，以同时满足两者的需求。
为了解决上述技术问题，本发明实施例提供了以下解决方案。
本发明实施例提供了一种显示面板，请参考图2，其为本发明实施例所提供的显示面板的一种剖面示意图，如图2所示，该显示面板包括开关晶体管10和驱动晶体管20。
开关晶体管10和驱动晶体管20包括：
有源层，有源层包括开关晶体管10中的第一有源层101和驱动晶体管20中的第二有源层201；
设置在有源层上的栅极绝缘层，栅极绝缘层包括开关晶体管10中的第一栅极绝缘层102和驱动晶体管20中的第二栅极绝缘层202；第一栅极绝缘层102包括第一氮化硅层1021和第一氧化硅层1022，第一氧化硅层1022设置在第一有源层101上方，第一氮化硅层1021设置在第一氧化硅层1022上方，其中，如图2所示，第二栅极绝缘层202仅包括第二氧化硅层2021，第二氧化硅层2021的厚度大于第一氧化硅层1022的厚度；或者，如图3所示，图3为本发明实施例所提供的显示面板的另一种剖面示意图，第二栅极绝缘层202包括第二氮化硅层2022和第二氧化硅层2021，第二氧化硅层2021设置在第二有源层201上方，第二氮化硅层2022设置在第二氧化硅层2021上方，第二氧化硅层2021的厚度大于第一氧化硅层1022的厚度，第二氮化硅层2022的厚度小于第一氮化硅层1021的厚度。
本发明实施例中，为了在实现灰阶定义更好的同时满足开关晶体管的快速开启需求，可以增加驱动晶体管的亚阈值摆幅，例如，可以使驱动晶体管的亚阈值摆幅与开关晶体管的亚阈值摆幅之间差值的范围为(0，0.5v/decsde]。一般的，为了保证开关晶体管的快速开启，开关晶体管的亚阈值摆幅的取值范围是0.2v/decsde～0.4v/decsde。而且，驱动晶体管的亚阈值摆幅在上述亚阈值摆幅的取值范围内时，具有良好的特性，如对有机发光显示面板的灰阶的控制更准确。
需要说明的是，如果驱动晶体管的亚阈值摆幅与开关晶体管的亚阈值摆幅之间差值大于0.5v/decsde，驱动晶体管的亚阈值摆幅比较大，当驱动晶体管的亚阈值摆幅比较大时，会导致驱动晶体管在关态状态下电流增加，从而使得驱动晶体管的开关比减小，驱动晶体管的开关比减小会导致有机发光二极管的暗态(即不发光)不够暗，从而影响显示效果。其中，驱动晶体管的开关比指的是在开态状态下的电流与关态状态下的电流之间的比值。
需要说明的是，薄膜晶体管的亚阈值摆幅的公式如下：
其中，SS表示薄膜晶体管的亚阈值摆幅，如公式所示，SS与Cox呈反相关，随着Cox的值的增大，SS的值变小。其中，Cox表示栅极绝缘层的膜层电容，Cox大小取决于栅极绝缘层的膜层材料，Cox与栅极绝缘层的相对介电常数成正比例关系，同时，栅极绝缘层的膜层厚度越厚，Cox的值越小，因此，对于具有一个膜层的栅极绝缘层来说，在栅极绝缘层的相对介电常数越大、膜层厚度越小的情况下，SS的值越小，在栅极绝缘层的相对介电常数越小、膜层厚度越大的情况下，SS的值越大。
基于上述说明，在上述的一种可实施方案中，第二栅极绝缘层202仅包括第二氧化硅层2021，第二氧化硅层2021的厚度大于第一氧化硅层1022的厚度，而第一栅极绝缘层102包括第一氮化硅层1021和第一氧化硅层1022，而且，当层叠的两个膜层的材料不同时，该层叠的两个膜层的Cox小于其中任意一层膜层的Cox，其中，氧化硅的相对介电常数为4.2，氮化硅的相对介电常数为7，因此，依据SS与Cox呈反相关关系，进而可以获知驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅，由于驱动晶体管的亚阈值摆幅较大，可以更好的定义灰阶，有利于驱动晶体管调节屏幕亮度灰阶，同时，由于开关晶体管的亚阈值摆幅较小，可以增加开关晶体管的开启速度。
或者，基于上述说明，在上述的另一种可实施方案中，第二栅极绝缘层202包括第二氮化硅层2022和第二氧化硅层2021，第二氮化硅层2022的厚度小于第一氮化硅层1021的厚度，因此，第二栅极绝缘层202中第二氧化硅层2021在厚度上的占比，大于第一栅极绝缘层102中第一氧化硅层1022的占比，即，第二栅极绝缘层202中相对介电常数较小的膜层在厚度上的占比较大，进而使得驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅，由于驱动晶体管的亚阈值摆幅较大，可以更好的定义灰阶，有利于利于驱动晶体管调节屏幕亮度灰阶，同时，由于开关晶体管的亚阈值摆幅较小，可以增加开关晶体管的开启速度。
需要说明的是，在上述的一种可实施方案中，第二栅极绝缘层202仅包括第二氧化硅层2021，氧化硅的成膜功率小于氮化硅的成膜功率，成膜过程中产生的表面颗粒，与氮化硅相比也更少，因此，在增加驱动晶体管的亚阈值摆幅时，可以优选仅利用氧化硅材料制作第二栅极绝缘层202。其中，氧化硅和氮化硅是利用化学气相沉积法进行成膜的，成膜功率指的是成膜时实现化学气相沉积法的机台设定的功率。成膜功率越大，越容易导致局部的电弧放电，从而导致该处容易产生异于正常膜层的表面颗粒，表面颗粒会影响膜层的成膜质量，会引起后续制作显示装置时出现点线缺等不良，因此，表面颗粒越多，越容易引起不良的风险越大。
而且，在上述的一种可实施方案中，第二栅极绝缘层202仅包括第二氧化硅层2021，且第二氧化硅层2021的厚度大于第一氧化硅层1022的厚度，由于第二栅极绝缘层202中不包含氮化硅层，而驱动晶体管20的第二栅极绝缘层与开关晶体管的第一栅极绝缘层如果厚度相同，有利于栅极上方的膜层平整覆盖，膜层的平坦性更好，因此，为了使得两个栅极绝缘层的厚度相同，在第二栅极绝缘层202不包含氮化硅层时，需要增大氧化硅层的厚度，也即，增大第二氧化硅层2021的厚度。
进一步的，在一种可行的实施方案中，当第二栅极绝缘层202仅包括第二氧化硅层2021时，第一氧化硅层1022的厚度与第一氮化硅层1021的厚度之和等于第二氧化硅层2021的厚度，也即，第二栅极绝缘层202等于第一栅极绝缘层102的厚度。
现有技术中，驱动晶体管的栅极绝缘层的厚度大于开关晶体管的栅极绝缘层的厚度，请参考图4，其为本发明实施例所提供的显示面板的另一种剖面示意图，如图4所示，本发明实施例与现有技术相比，驱动晶体管的栅极绝缘层(图4中第二栅极绝缘层202)的厚度更小，在本发明实施例中，通过设置第二栅极绝缘层的厚度等于第一栅极绝缘层的厚度，或者，通过设置第二栅极绝缘层的厚度小于第一栅极绝缘层的厚度，从而在保证驱动晶体管的亚阈值摆幅较大，开关晶体管的亚阈值摆幅较小的同时，使驱动晶体管的栅极(图4中栅极203)在沟道中诱导产生更多的电荷，从而更利于晶体管导通。另外，如果驱动晶体管的栅极绝缘层的厚度与开关晶体管的栅极绝缘层的厚度相同，利于栅极上方的膜层能够平整覆盖，膜层的平坦性更好。为了更好地实现此技术效果，可以将对应的膜层厚度设置为如下范围：当第二栅极绝缘层202仅包括第二氧化硅层2021时，第二氧化硅层2021的厚度可以为80nm～300nm，相应的，第一氧化硅层1022的厚度可以为40nm～260nm，第一氮化硅层1021的厚度为40nm～260nm。
在另一种可行的实施方案中，第二栅极绝缘层202包括第二氮化硅层2022和第二氧化硅层2021时，第一氮化硅层1021的厚度大于第二氮化硅层2022的厚度，第一氮化硅层1021的厚度与第二氮化硅层2022的厚度之间的差值的范围为10nm～150nm。第二氧化硅层2021的厚度大于第一氧化硅层1022的厚度，第二氧化硅层2021的厚度与第一氧化硅层1022的厚度之间的差值的范围为10nm～150nm。
需要说明的是，如果第一氮化硅层1021的厚度与第二氮化硅层2022的厚度之间的差值小于10nm，驱动晶体管与开关晶体管在亚阈值摆幅上的差别比较小，驱动晶体管的亚阈值摆幅增加不明显。如果第一氮化硅层1021的厚度与第二氮化硅层2022的厚度之间的差值大于150nm，再加上第一氧化硅层的厚度，则会导致开关晶体管的栅极绝缘层的整体厚度会比较大，栅极绝缘层的膜层较厚会导致栅极在沟道中诱导产生的电荷较少，不利于晶体管的导通。
在一种可行的实施方案中，本发明实施例中，第二有源层201中沟道区域的掺杂浓度小于第一有源层101中沟道区域的掺杂浓度。
在一种具体的实施方案中，第二有源层201中沟道区域的掺杂浓度为1×1011/cm3～1×1012/cm3，第一有源层101中沟道区域的掺杂浓度为2×1011/cm3～4×1012/cm3。在未对有源层掺杂前，有源层中的P型导电粒子(空穴)居多，若掺杂浓度较小，比如，掺杂浓度小于1×1011/cm3，则有源层中的P型导电粒子仍然比较多，会引起薄膜晶体管的暗态电流较大，导致屏幕暗态偏亮；若掺杂浓度较大，比如，掺杂浓度大于4×1012/cm3，则有源层中的N型导电粒子(电子)比较多，导致薄膜晶体管的开态电流较小，导致屏幕亮态偏暗，不利于屏幕的正常点亮。
在一种具体的实施方案中，第二有源层201中沟道区域和第一有源层101中沟道区域的掺杂材料为硼离子。
需要说明的是，薄膜晶体管的亚阈值摆幅与沟道区域中多晶硅缺陷密度成反比例关系，因此通过调节掺杂浓度，可以使得驱动晶体管与其他薄膜晶体管的掺杂浓度不同。若第二有源层201中沟道区域的掺杂浓度小于第一有源层101中沟道区域的掺杂浓度，可以使得驱动晶体管中的沟道区域中多晶硅缺陷密度小于开关晶体管中的沟道区域中多晶硅缺陷密度，从而使得驱动晶体管的亚阈值摆幅大于开关晶体管的亚阈值摆幅，由于驱动晶体管的亚阈值摆幅较大，可以更好的定义灰阶，有利于利于驱动晶体管调节屏幕亮度灰阶，同时，由于开关晶体管的亚阈值摆幅较小，可以增加开关晶体管的开启速度。
在一种可行的实施方案中，图2所示的第一有源层101和第二有源层201均利用低温多晶硅材料制成。
需要说明的是，为了适应显示面板在实际应用中，薄膜晶体管对亚阈值摆幅的不同需求，上述技术方案中涉及到通过调整有源层的掺杂来调整薄膜晶体管的亚阈值摆幅的大小。本发明实施例中所涉及到的有源层均采用低温多晶硅材料制成，低温多晶硅材料更容易应用掺杂技术来调整亚阈值摆幅的大小，也即，更便于控制掺杂的浓度和所掺入的材料，从而更容易调整亚阈值摆幅的大小，更加便于生产具有不同亚阈值摆幅的薄膜晶体管，降低了生产成本，提高了生产效率。
如图2所示，开关晶体管10和驱动晶体管20还可以包括：
设置在栅极绝缘层上的第一金属层；
设置在第一金属层上的层间绝缘层30；
设置在层间绝缘层上的第二金属层；
其中，第一金属层包括开关晶体管10中的栅极103和驱动晶体管20中的栅极203；
第二金属层包括开关晶体管10中的源极104和漏极105、驱动晶体管20中的源极204和漏极205。
请参考图5，其为本发明实施例所提供的显示面板的另一种剖面示意图，如图5所示，当第二栅极绝缘层202仅包括第二氧化硅层时，第二栅极绝缘层202在显示面板上的正投影与驱动晶体管20的栅极203在显示面板上的正投影重合。也就是说，驱动晶体管20中的栅极203所覆盖的第二栅极绝缘层202部分仅为第二氧化硅层2021，驱动晶体管20中除被栅极203所覆盖的第二栅极绝缘层202以外的其他栅极绝缘层包括第二氮化硅层2022和第三氧化硅层2023，第三氧化硅层2023设置在第二有源层201上方，第二氮化硅层2022设置在第三氧化硅层2023上方。也即，在驱动晶体管20中，只将栅极203所覆盖的第二栅极绝缘层202部分设置为纯氧化硅，其他部分的第二栅极绝缘层202可以依然是氧化硅层和氮化硅层组成的混合膜层，采用此设计，可以在调节驱动晶体管20的亚阈值摆幅特性的同时，不影响栅极绝缘层其余部分的膜层结构，即可以减少对原有膜层特性的影响。
例如，本发明实施例中驱动晶体管20可以为N型，开关晶体管晶体管可以为P型。
请参考图6，其为本发明实施例所提供的显示面板的另一种剖面示意图，如图6所示，显示面板还包括基板40和缓冲层50；缓冲层50设置在基板40上，有源层设置在缓冲层50背离基板40的一侧。
如图6所示，显示面板还包括平坦化层60和有机发光功能层，平坦化层60设置在第二金属层远离基板40的一侧。该有机发光功能层可以包括多个有机发光元件(图6中仅以一个有机发光元件为例)，例如图6中所示出的第一有机发光元件701。第一有机发光元件701包括阴极7011、阳极7012，以及设置在阴极7011与阳极7012之间的有机发光层7013，还包括设置在第一阴极7011与阳极7012之间像素定义层80。其中，阳极7012通过过孔与所在薄膜晶体管的漏极205电连接。
本发明实施例还提供了一种显示装置，请参考图7，其为本发明实施例中显示装置的示例图，如图7所示，该显示装置可以包括上述实施例提供的显示面板100。需要说明的是，图7以手机作为显示装置为例进行示例，但显示装置并不限制为手机，具体的，该显示装置可以包括但不限于个人计算机(Personal Computer，PC)、个人数字助理(PersonalDigital Assistant，PDA)、无线手持设备、平板电脑(Tablet Computer)、MP4播放器或电视机等任何具有显示功能的电子设备。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种显示面板，其特征在于，包括开关晶体管和驱动晶体管；
所述开关晶体管和所述驱动晶体管包括：
有源层，所述有源层包括所述开关晶体管中的第一有源层和所述驱动晶体管中的第二有源层；
设置在所述有源层上的栅极绝缘层，所述栅极绝缘层包括所述开关晶体管中的第一栅极绝缘层和所述驱动晶体管中的第二栅极绝缘层；所述第一栅极绝缘层包括第一氮化硅层和第一氧化硅层，所述第一氧化硅层设置在所述第一有源层上方，所述第一氮化硅层设置在所述第一氧化硅层上方；
其中，所述第二栅极绝缘层包括第二氮化硅层和第二氧化硅层，所述第二氧化硅层设置在所述第二有源层上方，所述第二氮化硅层设置在所述第二氧化硅层上方，所述第二氧化硅层的厚度大于所述第一氧化硅层的厚度，所述第二氮化硅层的厚度小于所述第一氮化硅层的厚度；
所述第二有源层中沟道区域的掺杂浓度小于所述第一有源层中沟道区域的掺杂浓度。
2.根据权利要求1所述的显示面板，其特征在于所述第一氮化硅层的厚度与所述第二氮化硅层的厚度之间的差值的范围为10nm～150nm。
3.根据权利要求1所述的显示面板，其特征在于，所述第二氧化硅层的厚度与所述第一氧化硅层的厚度之间的差值的范围为10nm～150nm。
4.根据权利要求1所述的显示面板，其特征在于，所述第二有源层中沟道区域的掺杂浓度为1E11/cm3～1E12/cm3；
所述第一有源层中沟道区域的掺杂浓度为2E11/cm3～4E12/cm3。
5.根据权利要求1所述的显示面板，其特征在于，所述第二有源层中沟道区域和所述第一有源层中沟道区域的掺杂材料为硼离子。
6.根据权利要求1所述的显示面板，其特征在于，所述第一有源层和所述第二有源层均利用低温多晶硅材料制成。
7.根据权利要求1所述的显示面板，其特征在于，所述驱动晶体管为N型。
8.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括有机发光功能层，所述有机发光功能层包括多个有机发光元件。
9.一种显示面板，其特征在于，包括开关晶体管和驱动晶体管；
所述开关晶体管和所述驱动晶体管包括：
有源层，所述有源层包括所述开关晶体管中的第一有源层和所述驱动晶体管中的第二有源层；
设置在所述有源层上的栅极绝缘层，所述栅极绝缘层包括所述开关晶体管中的第一栅极绝缘层和所述驱动晶体管中的第二栅极绝缘层；所述第一栅极绝缘层包括第一氮化硅层和第一氧化硅层，所述第一氧化硅层设置在所述第一有源层上方，所述第一氮化硅层设置在所述第一氧化硅层上方；
其中，所述第二栅极绝缘层仅包括第二氧化硅层，所述第二氧化硅层的厚度大于所述第一氧化硅层的厚度，所述第一氧化硅层的厚度与所述第一氮化硅层的厚度之和等于所述第二氧化硅层的厚度；
所述第二有源层中沟道区域的掺杂浓度小于所述第一有源层中沟道区域的掺杂浓度。
10.一种显示面板，其特征在于，包括开关晶体管和驱动晶体管；
所述开关晶体管和所述驱动晶体管包括：
有源层，所述有源层包括所述开关晶体管中的第一有源层和所述驱动晶体管中的第二有源层；
设置在所述有源层上的栅极绝缘层，所述栅极绝缘层包括所述开关晶体管中的第一栅极绝缘层和所述驱动晶体管中的第二栅极绝缘层；所述第一栅极绝缘层包括第一氮化硅层和第一氧化硅层，所述第一氧化硅层设置在所述第一有源层上方，所述第一氮化硅层设置在所述第一氧化硅层上方；
其中，所述第二栅极绝缘层仅包括第二氧化硅层，所述第二氧化硅层的厚度大于所述第一氧化硅层的厚度；
所述开关晶体管和驱动晶体管还包括：
设置在所述栅极绝缘层上的第一金属层；
设置在所述第一金属层上的层间绝缘层；
设置在所述层间绝缘层上的第二金属层；
其中，所述第一金属层包括所述开关晶体管中的栅极和所述驱动晶体管中的栅极；
所述第二金属层包括所述开关晶体管中的源极和漏极、所述驱动晶体管中的源极和漏极；
所述第二栅极绝缘层在所述显示面板上的正投影与所述驱动晶体管的栅极在所述显示面板上的正投影重合，所述第二栅极绝缘层的边界在所述显示面板上的正投影与所述驱动晶体管的栅极的边界在所述显示面板上的正投影重合；
所述第二有源层中沟道区域的掺杂浓度小于所述第一有源层中沟道区域的掺杂浓度。
11.一种显示装置，其特征在于，所述显示装置包括权利要求1～10中任一所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710986159.9A CN107768385B (zh) | 2017-10-20 | 2017-10-20 | 一种显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710986159.9A CN107768385B (zh) | 2017-10-20 | 2017-10-20 | 一种显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107768385A CN107768385A (zh) | 2018-03-06 |
| CN107768385B true CN107768385B (zh) | 2020-10-16 |
Family
ID=61268370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710986159.9A Active CN107768385B (zh) | 2017-10-20 | 2017-10-20 | 一种显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107768385B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11600234B2 (en) | 2015-10-15 | 2023-03-07 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate and driving method thereof |
| WO2021035420A1 (zh) | 2019-08-23 | 2021-03-04 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| CN105185816A (zh) | 2015-10-15 | 2015-12-23 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN110164875A (zh) * | 2019-06-06 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN115735244A (zh) | 2019-08-23 | 2023-03-03 | 京东方科技集团股份有限公司 | 像素电路及驱动方法、显示基板及驱动方法、显示装置 |
| CN112703604B (zh) | 2019-08-23 | 2024-06-18 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| US11600681B2 (en) | 2019-08-23 | 2023-03-07 | Boe Technology Group Co., Ltd. | Display device and manufacturing method thereof |
| CN112703605A (zh) | 2019-08-23 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示装置及其制造方法和驱动基板 |
| CN114694590B (zh) * | 2019-08-23 | 2024-06-11 | 京东方科技集团股份有限公司 | 显示装置及其制备方法 |
| EP4024466A4 (en) | 2019-08-27 | 2022-10-05 | BOE Technology Group Co., Ltd. | ELECTRONIC DEVICE SUBSTRATE AND METHOD OF MAKING IT, AND ELECTRONIC DEVICE THEREOF |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715226A (zh) * | 2013-12-12 | 2014-04-09 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
| CN104659285A (zh) * | 2015-01-20 | 2015-05-27 | 深圳市华星光电技术有限公司 | 适用于amoled的tft背板制作方法及结构 |
| CN107170784A (zh) * | 2017-05-25 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种oled阵列基板及其制备方法和oled显示装置 |
-
2017
- 2017-10-20 CN CN201710986159.9A patent/CN107768385B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715226A (zh) * | 2013-12-12 | 2014-04-09 | 京东方科技集团股份有限公司 | Oled阵列基板及其制备方法、显示面板及显示装置 |
| CN104659285A (zh) * | 2015-01-20 | 2015-05-27 | 深圳市华星光电技术有限公司 | 适用于amoled的tft背板制作方法及结构 |
| CN107170784A (zh) * | 2017-05-25 | 2017-09-15 | 京东方科技集团股份有限公司 | 一种oled阵列基板及其制备方法和oled显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107768385A (zh) | 2018-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107768385B (zh) | 一种显示面板和显示装置 | |
| US10658399B2 (en) | Transistor and display device having the same | |
| US10020354B2 (en) | Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors | |
| US8232551B2 (en) | Channel layers and semiconductor devices including the same | |
| TWI567966B (zh) | 有機發光二極體顯示器及製造其之方法 | |
| WO2020211087A1 (zh) | 阵列基板、其制备方法及显示装置 | |
| CN111199704B (zh) | 显示设备 | |
| CN107086227B (zh) | 发光电路、电子装置、薄膜晶体管及其制备方法 | |
| US8525175B2 (en) | Electronic device having an isolating element and display apparatus including the electronic device | |
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US11450694B2 (en) | Display apparatus and electronic device | |
| CN107516661B (zh) | 显示基板、显示装置及显示基板的制作方法 | |
| US20220005888A1 (en) | Array Substrate and Method for Manufacturing the Same, and Display Device | |
| WO2023155917A1 (zh) | 双栅晶体管、像素驱动电路和显示面板 | |
| US10833140B1 (en) | Display substrate, manufacturing method thereof, display device and mask plate | |
| JP2021108366A (ja) | 薄膜デバイス | |
| US20220416005A1 (en) | Display panel and display device | |
| US8120037B2 (en) | System for displaying images | |
| CN115985944A (zh) | 显示面板 | |
| CN111384071B (zh) | 一种像素结构、阵列基板、显示装置和制作方法 | |
| CN108231860B (zh) | 一种显示屏制作方法及amoled显示屏 | |
| CN106784016B (zh) | 一种薄膜晶体管、制作方法、显示基板及显示装置 | |
| CN212412059U (zh) | 阵列基板及显示装置 | |
| CN113345967B (zh) | 薄膜晶体管及led背板 | |
| JP2004264634A (ja) | エレクトロルミネッセンス表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |