CN107742629A - 一种半导体器件及其形成方法 - Google Patents
一种半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN107742629A CN107742629A CN201710957389.2A CN201710957389A CN107742629A CN 107742629 A CN107742629 A CN 107742629A CN 201710957389 A CN201710957389 A CN 201710957389A CN 107742629 A CN107742629 A CN 107742629A
- Authority
- CN
- China
- Prior art keywords
- doped layer
- semiconductor substrate
- groove
- photodiode
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 abstract description 18
- 150000002500 ions Chemical class 0.000 description 39
- 230000008859 change Effects 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000005286 illumination Methods 0.000 description 6
- 230000005622 photoelectricity Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RQMMPEWEOUNPCT-UHFFFAOYSA-N [O-2].[O-2].[Ti+4].[Hf+4] Chemical compound [O-2].[O-2].[Ti+4].[Hf+4] RQMMPEWEOUNPCT-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
一种半导体器件及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。通过本发明的方案能够有效延长隔离深度，同时提高光电二极管的长度，从而在提高满井容量的同时有效避免电子串扰。
Description
技术领域
本发明涉及半导体技术领域，具体地涉及一种半导体器件及其形成方法。
背景技术
作为半导体器件的一个重要分支，图像传感器是将光学图像信号转换为电信号的半导体器件。在种类繁多的图像传感器中，互补金属氧化物半导体(Complementary MetalOxide Semiconductor，简称CMOS)图像传感器因其体积小、功耗低、价格低廉的优点而得到广泛应用。
现有的CMOS图像传感器中包括用于将光信号转换为电信号的光电传感器，所述光电传感器通常为形成于硅衬底中的光电二极管。为了提高CMOS图像传感器的光电转换性能，通常需要在CMOS中以阵列的形式排布多个光电二极管，其中，每一个光电二极管称为一个像素，由多个光电二极管阵列排布形成的区域称为像素区。
为了避免电子串扰等串扰问题，需要进行像素隔离，亦即需要在相邻的两个光电二极管之间进行隔离，以防止电子从一个像素跑到相邻像素影响器件性能。
现有技术主要采用深沟槽隔离(Deep Trench Isolation，简称DTI)的方式实现像素隔离。但是，随着器件尺寸的减小，像素的满井容量也越来越小，极大的影响器件的图像传感性能。
为了提高像素满井容量，需要纵向(也即在硅衬底的厚度方向)延长光电二极管的长度。但是，随着光电二极管的长度的增大，现有的DTI工艺无法对增长的光电二极管进行有效隔离，导致电子串扰现象加剧，影响器件性能。
在现阶段，大多数情况下，无法提供一种较好的图像传感器及其形成方法，能够同时兼顾光电二极管的长度和隔离的深度，从而在提高像素的满井容量的同时，还能解决电子串扰问题。
发明内容
本发明解决的技术问题是如何兼顾光电二极管的长度和隔离的深度，以在提高满井容量的同时解决电子串扰问题。
为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。
可选的，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。
可选的，所述形成方法还包括：在所述沟槽中填充介质材料，以形成介质层；对所述半导体衬底进行退火处理。
可选的，所述沟槽形成于所述半导体衬底的背面，进行所述退火处理时，退火温度在1000-1200℃之间。
可选的，所述第一掺杂层的掺杂类型为P型，所述第二掺杂层的掺杂类型为N型
可选的，所述半导体器件为图像传感器。
本发明实施例还提供一种半导体器件，包括：半导体衬底，所述半导体衬底内具有光电二极管，所述光电二极管包括第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；沟槽，位于相邻的光电二极管之间；离子注入区，位于所述沟槽的底部至所述第一掺杂层之间，所述离子注入区的掺杂类型与所述第一掺杂层的掺杂类型相同。
可选的，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。
可选的，所述半导体器件还包括：填充于所述沟槽中的介质层。
可选的，所述半导体器件为图像传感器。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例所述半导体器件的形成方法包括：提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。较之现有仅通过挖沟槽来隔离相邻光电二极管的技术方案，本发明实施例的技术方案在所形成的沟槽底部进行离子注入，将所述沟槽底部的第二掺杂层的掺杂类型改变为与相邻沟槽之间的第二掺杂层的掺杂类型相反，亦即使所述沟槽底部的第二掺杂层的掺杂类型与所述第一掺杂层的掺杂类型相同，使得所述沟槽底部的第二掺杂层能够与所述沟槽一同形成隔离结构，避免相邻光电二极管之间出现电子串扰现象。
进一步，所述半导体器件为图像传感器，通过本发明实施例所述在沟槽底部进行离子注入的方式同时兼顾光电二极管的长度和隔离的深度，从而在避免电子串扰的同时，有效提高像素的满井容量。
附图说明
图1是本发明第一实施例的一种半导体器件的形成方法的流程图；
图2至图4是本发明第一实施例所述半导体器件的形成方法中各个步骤对应的器件剖面结构示意图；
图5是本发明第二实施例的一种半导体器件的剖面结构示意图；
图6是图5中区域1的局部放大示意图；
图7和图8是本发明第一实施例所述半导体器件的形成方法中各个步骤对应的另一种器件剖面结构示意图；
图9是本发明第三实施例的一种半导体器件的剖面结构示意图；
图10是图9中区域3的局部放大示意图。
具体实施方式
本领域技术人员理解，如背景技术所言，现有的半导体器件中，光电二极管的长度会受到深沟槽隔离的深度限制，导致光电二极管的纵向长度无法进一步增长。对于图像传感器，光电二极管的长度密切决定像素的满井容量。而现有技术无法同时兼顾光电二极管的长度和隔离的深度，也就无法在提高像素的满井容量的同时，还能有效避免电子串扰问题，使得器件性能无法得到进一步地改善。
为了解决上述技术问题，本发明实施例的技术方案提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底内具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。
本领域技术人员理解，本发明实施例的技术方案在所形成的沟槽底部进行离子注入，将所述沟槽底部的第二掺杂层的掺杂类型改变为与相邻沟槽之间的第二掺杂层的掺杂类型相反，亦即使所述沟槽底部的第二掺杂层的掺杂类型与所述第一掺杂层的掺杂类型相同，使得所述沟槽底部的第二掺杂层能够与所述沟槽一同形成隔离结构，避免相邻光电二极管之间出现电子串扰现象。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的一种半导体器件的形成方法的流程图。其中，所述半导体器件可以是图像传感器，如互补金属氧化物半导体(Complementary Metal OxideSemiconductor，简称CMOS)图像传感器，或者还可以是其他具有光电二极管的半导体器件；所述CMOS图像传感器可以是前照式(Front-side Illumination，简称FSI)CMOS图像传感器或后照式(Back-side Illumination，简称BSI)CMOS图像传感器，所述后照式CMOS图像传感器也可以称为背照式CMOS图像传感器。
本实施例以图像传感器为例进行具体阐述，而在实际应用中，本实施例所述技术方案还可以应用于其他类型的半导体器件，在此不予赘述。
具体地，在本实施例中，所述半导体器件的形成方法可以包括如下步骤：
步骤S101，提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反。
步骤S102，对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层。
步骤S103，对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同。
其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。
更为具体地，所述沟槽可以形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。其中，半导体衬底的正面可以形成有MOS晶体管、一个或多个金属互连层等。
进一步地，当所述沟槽形成于所述半导体衬底的正面时，最终形成的CMOS图像传感器可以为前照式CMOS传感器。
进一步地，当所述沟槽形成于所述半导体衬底的背面时，最终形成的CMOS图像传感器可以为背照式CMOS传感器。
作为一个非限制性实施例，所述半导体衬底可以为适于背照式CMOS图像传感器的硅衬底。在其他实施例中，所述半导体衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等等。下面参考图2至图4，以背照式CMOS图像传感器为例，对其形成方法进行详细描述。
参考图2，提供半导体衬底100，半导体衬底100可以包括P型掺杂的第一掺杂层200和N型掺杂的第二掺杂层300。其中，所述第一掺杂层200和第二掺杂层300分别可以采用现有技术中任何适当的方式形成，例如通过离子注入形成，在此不予赘述。
进一步地，在所述半导体衬底100的纵向方向上，所述第二掺杂层300和第一掺杂层200可以堆叠设置。例如，如图2所示，当所述半导体衬底100的背面朝上时，所述第二掺杂层300可以堆叠于所述第一掺杂层200之上，掺杂类型相反的第一掺杂层200和第二掺杂层300后续可以用于形成多个光电二极管。其中，所述第一掺杂层200可以用于形成所述光电二极管的P区，所述第二掺杂层300可以用于形成所述光电二极管的N区。此外，纵向指的是所述半导体衬底100的厚度方向，也即垂直于所述半导体衬底100的正面和背面的方向。
参考图3，对所述半导体衬底100进行刻蚀以形成沟槽400，所述沟槽400的底部(以下称为沟槽底部)400a暴露出所述第二掺杂层300。
进一步地，可以对所述半导体衬底100背面的所述第二掺杂层300进行刻蚀，例如可以通过深沟槽隔离(Deep Trench Isolation，简称DTI)工艺，形成所述沟槽400。
进一步地，相邻沟槽400之间的第二掺杂层300与所述第一掺杂层200可以形成所述光电二极管。其中，第二掺杂层300作为光电二极管的N区，第一掺杂层200作为光电二极管的P区。
进一步地，所述光电二极管可以位于所述背照式CMOS传感器的像素区。
本领域技术人员理解，为了提高所述像素区的满井容量，需要增大所述光电二极管的长度，而为了增大所述光电二极管的长度，就希望用于形成所述光电二极管的N区的第二掺杂层300在所述半导体衬底100的纵向上能够越长越好。但是，由于后续填充工艺的限制，刻蚀形成的沟槽400的深度有限，导致增长的N区无法基于所述沟槽400完全隔离。例如，参考图3，形成的所述光电二极管的N区在所述沟槽400下端是连接在一起的，导致电子会在各个光电二极管的N区之间随意漂移，影响器件性能。
因而，需要对所述光电二极管进行进一步隔离，以在提高满井容量后，解决长度增大后的光电二极管的电子串扰问题。
参考图4，在获取所述沟槽400后，保留光阻，以在刻蚀形成沟槽400时采用的光刻图形的基础上，对所述沟槽底部400a的第二掺杂层300进行离子注入，以使其掺杂类型与所述第一掺杂层200的掺杂类型相同。
进一步地，经过离子注入，沟槽400底部的第二掺杂层转变为离子注入区300a，其掺杂类型与所述第一掺杂层200的掺杂类型相同，在本实施例中，两者的掺杂类型均为P型。优选地，所述离子注入区300a可以如图4所示仅包括沟槽400底部的第二掺杂层，或者，所述离子注入区300a的深度也可以更大，也即延伸至所述第一掺杂层200内，以更好的实现相邻光电二极管的隔离。
进一步地，所述第二掺杂层300中未被离子注入涉及的部分为非离子注入区300b，所述非离子注入区300b位于相邻沟槽400之间，其掺杂类型即为所述第二掺杂层300本身的掺杂类型，在本实施例中，所述非离子注入区300b的掺杂类型可以为N型。对于每一非离子注入区300b，其与所述第一掺杂层200形成光电二极管。
进一步地，图2至图4所示示例中，所述离子注入可以为P型离子注入，注入的P型杂质可以包括硼(B)、铟(In)等离子。
由上，当所述光电二极管的N区长度大于刻蚀形成的沟槽400的深度时，采用本实施例所述通过沟槽400和离子注入区300a相结合的方式，仍能将相邻光电二极管的N区彻底隔离开，从而在提高所述像素区的满井容量的同时，避免电子串扰。
进一步地，在所述半导体衬底100的背面形成所述沟槽400时，还可以避免形成沟槽400时影响到光电二极管的P/N区之间形成的耗尽层，避免产生暗电流(dark current)。
作为一个变化例，所述第一掺杂层200和第二掺杂层300各自的掺杂类型还可以互换，亦即，所述第一掺杂层200可以为N型掺杂，所述第二掺杂层300可以为P型掺杂，相应的，在进行离子注入时，可以注入N型杂质，以在所述离子注入区300a形成N型掺杂，这同样可以将相邻沟槽400之间的P区隔离开。
进一步地，在进行所述离子注入后，所述形成方法还可以包括：去除所述光阻，以进行后续工序。
进一步地，所述形成方法还可以包括：在所述沟槽400中填充介质材料，以形成介质层；对所述半导体衬底进行退火处理。
作为一个非限制实施例，对于所述沟槽400形成于所述半导体衬底的背面的场景，在进行所述退火处理时，退火温度可以在1000-1200℃之间，退火时间越短越好。优选地，所述退火时间可以为微秒级。优选地，可以采用激光(laser)退火。
进一步地，所述介质材料可以包括氧化物和高介电常数(High-K)材料，如二氧化铪、三氧化二铝等。
作为一个非限制性实施例，可以采用原子层沉积(Atomic layer deposition，简称AID)的方式，先后在所述沟槽400内填充所述氧化物和High-K材料。
作为本实施例的一个变化例，还可以对所述半导体衬底的正面进行蚀刻以形成沟槽，以降低后续退火等工序的操作难度。相应的，最终形成的CMOS图像传感器可以为前照式CMOS图像传感器。
图5和图6示出本发明第二实施例的一种半导体器件的剖面结构示意图，其中，图6为图5中区域1的局部放大图，亦即本发明实施例的技术方案涉及的处理区域。
具体地，在本实施例中，所述半导体器件2可以包括：半导体衬底(图中未示出)，所述半导体衬底可以包括像素区901和逻辑区902，其中，所述像素区901内具有光电二极管(图中未示出)，所述光电二极管包括第一掺杂层200和堆叠于所述第一掺杂层200的第二掺杂层300，所述第一掺杂层200与所述第二掺杂层300的掺杂类型相反；沟槽400，位于相邻的光电二极管之间；离子注入区300a，位于所述沟槽400的底部至所述第一掺杂层200之间，所述离子注入区300a的掺杂类型与所述第一掺杂层200的掺杂类型相同。其中，所述逻辑区902可以为所述半导体衬底上与所述像素区901并列的区域。
其中，以图5和图6所示为例，所述第一掺杂层200的掺杂类型为P型；所述第二掺杂层300的掺杂类型为N型；所述离子注入区300a的掺杂类型为P型。
进一步地，所述沟槽400可以形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。以图5和图6所示为例，所述沟槽400可以形成于所述半导体衬底的背面。
进一步地，所述半导体器件2还可以包括：填充于所述沟槽400中的介质层(图中未示出)。
作为一个非限制性实施例，所述半导体器件2可以为图像传感器。
进一步地，参考图5和图6，其中还示出了光阻层500，参考上述图1至图4所示实施例所述的形成方法，在形成所述离子注入区300a之后，所述光阻层500可以被去除。
进一步地，继续参考图5和图6，在所述光阻层500和第二掺杂层300之间，还可以包括氧化层600，以起到隔离、保护的作用。
进一步地，相邻两个光电二极管的P区之间，即所述离子注入区300a下端的区域900，可以通过浅沟槽隔离(Shallow Trench Isolation，简称STI)工艺相互隔离，以在所述半导体衬底内形成相互独立的多个光电二极管。
优选地，在通过所述STI工艺对所述相邻两个光电二极管的P区进行隔离操作时，浅沟槽的深度可以向所述半导体衬底的背面适当深入，以隔离之后离子注入时形成的离子注入区300a以及所述第一掺杂层200，避免相邻两个光电二极管的P区之间产生漏电。
进一步地，所述半导体衬底的正面可以形成有MOS器件(例如，所述MOS器件可以包括栅极210以及位于栅极两侧的源区和漏区)、一个或多个金属互连层以及其他适当的结构。例如，在图5和图6所示的实例中，在所述半导体衬底的正面，所述第一掺杂层200下可以依次堆叠有金属互联层700、用于承载的晶圆800。
作为一个非限制性实施例，可以将所述半导体衬底和所述晶圆800键合(bonding)；从背面对所述半导体衬底进行打薄处理；从背面对打薄后的半导体衬底实施本实施例所述形成方法，以获得背照式图像传感器。进一步地，在基于DTI工艺从背面对所述半导体衬底进行处理，并进行离子注入后，还可以在所述半导体衬底的背面形成焊盘(PAD)层(图未示)，所述焊盘层与所述金属互联层700电连接。
作为本发明实施例的一个变化例，在采用本发明实施例所述基于DTI工艺和离子注入方式形成背照式图像传感器的过程中，还可以从所述半导体衬底的正面进行蚀刻以形成沟槽，以降低后续退火等工序的操作难度。或者，本变化例所述方案也可以用于形成前照式图像传感器。
以形成背照式图像传感器为例，参考图2、图7和图8，提供的半导体衬底100包括P型掺杂的第一掺杂层200和N型掺杂的第二掺杂层300。其中，当所述半导体衬底100的背面朝上时，所述第二掺杂层300可以堆叠于所述第一掺杂层200之上，掺杂类型相反的第一掺杂层200和第二掺杂层300后续可以用于形成多个光电二极管。与上述图3和图4所示形成方法的区别在于，本变化例的沟槽是从所述半导体衬底100的正面蚀刻获得的。
具体地，参考图7，对所述半导体衬底100进行刻蚀以形成沟槽400’，所述沟槽400’的底部(以下称为沟槽底部)400a’暴露出所述第二掺杂层300。例如，可以通过DTI工艺对所述半导体衬底100的正面进行刻蚀，以形成所述沟槽400’。
进一步地，相邻沟槽400’之间的第二掺杂层300与所述第一掺杂层200可以形成所述光电二极管。其中，第二掺杂层300作为光电二极管的N区，第一掺杂层200作为光电二极管的P区。
进一步地，所述光电二极管可以位于所述背照式CMOS传感器的像素区。
本领域技术人员理解，为了提高所述像素区的满井容量，需要增大所述光电二极管的长度，而为了增大所述光电二极管的长度，就希望用于形成所述光电二极管的N区的第二掺杂层300在所述半导体衬底100的纵向上能够越长越好。但是，由于后续填充工艺的限制，刻蚀形成的沟槽400’的深度有限，导致增长的N区无法基于所述沟槽400’完全隔离。例如，参考图7，形成的所述光电二极管的N区在所述沟槽400’下端是连接在一起的，导致电子会在各个光电二极管的N区之间随意漂移，影响器件性能。
因而，需要对所述光电二极管进行进一步隔离，以在提高满井容量后，解决长度增大后的光电二极管的电子串扰问题。
参考图8，在获取所述沟槽400’后，保留光阻，以在刻蚀形成沟槽400’时采用的光刻图形的基础上，对所述沟槽底部400a’的第二掺杂层300进行离子注入，以使其掺杂类型与所述第一掺杂层200的掺杂类型相同。
进一步地，经过离子注入，沟槽400’底部的第二掺杂层转变为离子注入区300a’，其掺杂类型与所述第一掺杂层200的掺杂类型相同，在本实施例中，两者的掺杂类型均为P型。优选地，所述离子注入区300a’可以如图8所示包括沟槽400’底部的第二掺杂层。
进一步地，所述第二掺杂层300中未被离子注入涉及的部分为非离子注入区300b’，所述非离子注入区300b’位于相邻沟槽400’之间，其掺杂类型即为所述第二掺杂层300本身的掺杂类型，在本实施例中，所述非离子注入区300b’的掺杂类型可以为N型。对于每一非离子注入区300b’，其与所述第一掺杂层200形成光电二极管。
相应的，图9和图10示出本发明第三实施例的一种半导体器件的剖面结构示意图，其中，图10为图9中区域3的局部放大图，亦即上述变化例的技术方案涉及的处理区域。
具体地，在本实施例中，所述半导体器件2可以包括：半导体衬底(图中未示出)，所述半导体衬底可以包括像素区901和逻辑区902，其中，所述像素区901内具有光电二极管(图中未示出)，所述光电二极管包括第一掺杂层200和堆叠于所述第一掺杂层200的第二掺杂层300，所述第一掺杂层200与所述第二掺杂层300的掺杂类型相反；沟槽400’，位于相邻的光电二极管之间；离子注入区300a’，位于所述沟槽400’的底部至所述第一掺杂层200之间，所述离子注入区300a’的掺杂类型与所述第一掺杂层200的掺杂类型相同。其中，所述逻辑区902可以为所述半导体衬底上与所述像素区901并列的区域。
其中，以图9和图10所示为例，所述第一掺杂层200的掺杂类型为P型；所述第二掺杂层300的掺杂类型为N型；所述离子注入区300a’的掺杂类型为P型。
进一步地，与上述图5和图6所示半导体器件的区别在于，在本图9和图10所示的变化例中，所述沟槽400’可以形成于所述半导体衬底的正面。
进一步地，与上述图5和图6所述实施例类似，所述半导体衬底的正面还可以形成有MOS器件(例如，所述MOS器件可以包括栅极210以及位于栅极两侧的源区和漏区)、一个或多个金属互连层以及其他适当的结构。例如，在图9和图10所示的实例中，在所述半导体衬底的正面，所述第一掺杂层200下可以依次堆叠有金属互联层700以及用于承载的晶圆800。
作为一个非限制性实施例，在采用本变化例所述方案通过DTI工艺从正面对所述半导体衬底进行处理，并对处理获得的沟槽进行离子注入后，可以进一步在所述半导体衬底的正面形成所述金属互联层700。进一步地，还可以在此基础上将所述半导体衬底的正面和所述晶圆800键合；从背面对所述半导体衬底进行打薄处理，以获得背照式图像传感器。进一步地，还可以在所述半导体衬底的背面形成焊盘(PAD)层(图未示)，所述焊盘层与所述金属互联层700电连接。
作为另一个非限制性实施例，在采用本变化例所述方案通过DTI工艺从正面对所述半导体衬底进行处理，对处理获得的沟槽进行离子注入，并进一步在所述半导体衬底的正面形成所述金属互联层700后，可以直接在所述金属互联层700上形成所述焊盘层，以形成前照式图像传感器。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；
对所述半导体衬底进行刻蚀以形成沟槽，所述沟槽的底部暴露出所述第二掺杂层；
对所述沟槽底部的第二掺杂层进行离子注入，以使其掺杂类型与所述第一掺杂层的掺杂类型相同；
其中，相邻沟槽之间的第一掺杂层和第二掺杂层形成光电二极管。
2.根据权利要求1所述的方法，其特征在于，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。
3.根据权利要求1所述的方法，其特征在于，还包括：
在所述沟槽中填充介质材料，以形成介质层；
对所述半导体衬底进行退火处理。
4.根据权利要求3所述的方法，其特征在于，所述沟槽形成于所述半导体衬底的背面，进行所述退火处理时，退火温度在1000-1200℃之间。
5.根据权利要求1所述的方法，其特征在于，所述第一掺杂层的掺杂类型为P型，所述第二掺杂层的掺杂类型为N型。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述半导体器件为图像传感器。
7.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底内具有光电二极管，所述光电二极管包括第一掺杂层和堆叠于所述第一掺杂层的第二掺杂层，所述第一掺杂层与所述第二掺杂层的掺杂类型相反；
沟槽，位于相邻的光电二极管之间；
离子注入区，位于所述沟槽的底部至所述第一掺杂层之间，所述离子注入区的掺杂类型与所述第一掺杂层的掺杂类型相同。
8.根据权利要求7所述的半导体器件，其特征在于，所述沟槽形成于所述半导体衬底的正面或背面，所述正面和背面相对设置。
9.根据权利要求7所述的半导体器件，其特征在于，还包括：填充于所述沟槽中的介质层。
10.根据权利要求7至9任一项所述的半导体器件，其特征在于，所述半导体器件为图像传感器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710957389.2A CN107742629A (zh) | 2017-10-16 | 2017-10-16 | 一种半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710957389.2A CN107742629A (zh) | 2017-10-16 | 2017-10-16 | 一种半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107742629A true CN107742629A (zh) | 2018-02-27 |
Family
ID=61236598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710957389.2A Pending CN107742629A (zh) | 2017-10-16 | 2017-10-16 | 一种半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107742629A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058689A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 제조방법 |
| KR20050091224A (ko) * | 2004-03-11 | 2005-09-15 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 포토다이오드 제조방법 |
| US20120077301A1 (en) * | 2010-09-29 | 2012-03-29 | Samsung Electronics Co., Ltd. | Image sensor and method of fabricating the same |
| US20140078310A1 (en) * | 2012-09-20 | 2014-03-20 | Aptina Imaging Corporation | Imaging systems with front side illuminated near infrared imaging pixels |
| CN104916655A (zh) * | 2015-06-29 | 2015-09-16 | 上海华力微电子有限公司 | 图像传感器及制备方法、减少电学互扰的方法 |
| CN105895514A (zh) * | 2016-04-21 | 2016-08-24 | 格科微电子（上海）有限公司 | 图像传感器芯片的形成方法 |
| CN107046044A (zh) * | 2016-12-30 | 2017-08-15 | 上海集成电路研发中心有限公司 | 一种图像传感器像素单元及其制造方法 |
-
2017
- 2017-10-16 CN CN201710957389.2A patent/CN107742629A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040058689A (ko) * | 2002-12-27 | 2004-07-05 | 주식회사 하이닉스반도체 | 시모스 이미지센서의 제조방법 |
| KR20050091224A (ko) * | 2004-03-11 | 2005-09-15 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 포토다이오드 제조방법 |
| US20120077301A1 (en) * | 2010-09-29 | 2012-03-29 | Samsung Electronics Co., Ltd. | Image sensor and method of fabricating the same |
| US20140078310A1 (en) * | 2012-09-20 | 2014-03-20 | Aptina Imaging Corporation | Imaging systems with front side illuminated near infrared imaging pixels |
| CN104916655A (zh) * | 2015-06-29 | 2015-09-16 | 上海华力微电子有限公司 | 图像传感器及制备方法、减少电学互扰的方法 |
| CN105895514A (zh) * | 2016-04-21 | 2016-08-24 | 格科微电子（上海）有限公司 | 图像传感器芯片的形成方法 |
| CN107046044A (zh) * | 2016-12-30 | 2017-08-15 | 上海集成电路研发中心有限公司 | 一种图像传感器像素单元及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101443438B1 (ko) | 후방 조명식 ｃｍｏｓ 이미지 센서 | |
| CN100527428C (zh) | Cmos图像传感器及其制造方法 | |
| US7985612B2 (en) | Method and device for reducing crosstalk in back illuminated imagers | |
| US20100164035A1 (en) | Back side illuminaton image sensor and method for manufacturing the same | |
| TWI597831B (zh) | 背照式影像感測器及其製備方法 | |
| US8124438B2 (en) | Method of fabricating CMOS image sensor | |
| US20210111201A1 (en) | Image Sensor Structure and Method of Forming the Same | |
| KR100660338B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
| CN101599499A (zh) | 无残像cmos图像传感器的像素结构和制造方法 | |
| KR101009091B1 (ko) | 누화현상을 감소시킨 시모스 이미지센서 및 그 제조방법 | |
| CN111009540B (zh) | 一种cmos图像传感器结构及制造方法 | |
| TWI556423B (zh) | 影像感測裝置及半導體結構 | |
| CN112259569A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| JP3884600B2 (ja) | 光電変換装置及びその製造方法 | |
| CN107742629A (zh) | 一种半导体器件及其形成方法 | |
| US9406708B2 (en) | Image sensor devices and methods for fabricating the same | |
| CN108281442B (zh) | 图像传感器及其形成方法 | |
| CN111785749A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| KR100654056B1 (ko) | 이미지 센서 및 그 제조방법 | |
| CN100499149C (zh) | Cmos图像传感器及其制造方法 | |
| CN109560097A (zh) | 图像传感器及其形成方法 | |
| US20090166793A1 (en) | Image sensor and method for manufacturing the same | |
| CN112563299B (zh) | Cmos图像传感器及其制备方法 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100672665B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180227 |