CN107731835A - 双台阶结构的三维存储器及其形成方法 - Google Patents

双台阶结构的三维存储器及其形成方法 Download PDF

Info

Publication number
CN107731835A
CN107731835A CN201710774741.9A CN201710774741A CN107731835A CN 107731835 A CN107731835 A CN 107731835A CN 201710774741 A CN201710774741 A CN 201710774741A CN 107731835 A CN107731835 A CN 107731835A
Authority
CN
China
Prior art keywords
laminated construction
lower floor
area
coverage
upper strata
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710774741.9A
Other languages
English (en)
Other versions
CN107731835B (zh
Inventor
肖莉红
胡禺石
陶谦
周玉婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201710774741.9A priority Critical patent/CN107731835B/zh
Publication of CN107731835A publication Critical patent/CN107731835A/zh
Application granted granted Critical
Publication of CN107731835B publication Critical patent/CN107731835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种双台阶结构的三维存储器及其形成方法，属于半导体技术领域。所述方法包括：提供衬底；在衬底上形成第一叠层结构，在第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔得到下层台阶结构；且下层覆盖区覆盖下层台阶区和第一叠层结构的上表面，并将覆盖第一叠层结构上表面的部分作为凝合层；在下层台阶结构上形成第二叠层结构，在第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔得到上层台阶结构；且上层覆盖区覆盖上层台阶区。本发明中，不仅扩展了三维存储器的存储容量，而且有利于在后续工艺过程中对各结构关键尺寸及轮廓的控制，大大降低了工艺过程中的挑战。

Description

双台阶结构的三维存储器及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种双台阶结构的三维存储器及其形成方法。
背景技术
闪存是一种非易变性的存储器，是电可擦除且可编程的只读存储器的一种特殊结构，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛的应用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中，并占据了非挥发性半导体存储器的大部分市场份额。
如今，经历了平面型闪存存储器的发展时期，已进入了三维闪存存储器的发展热潮。并且三维存储器以由32个字线(Word Line)层逐步发展为48个、64个、96个、128个、256个甚至更多，这意味着扩展了三维存储器横向和纵向的单元维度，增加了存储容量；然而，随着在三维存储器的单元维度在横向和纵向上的扩展，为后续的工艺过程(例如：光刻、刻蚀等)和特征结构(例如：孔、沟槽、连接等)的纵横比控制带来极大挑战；特别是在氧化物、氮化物、多晶硅等高选择性的情况下，各结构的关键尺寸和轮廓控制变得越来越困难。
发明内容
为解决现有技术的不足，本发明提供一种双台阶结构的三维存储器及其形成方法。
一方面，本发明提供一种双台阶结构的三维存储器形成方法，包括：
提供衬底；
在所述衬底上形成第一叠层结构，在所述第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔得到下层台阶结构；所述下层覆盖区覆盖所述下层台阶区和第一叠层结构的上表面，并将覆盖第一叠层结构上表面的部分作为凝合层；
在所述下层台阶结构上形成第二叠层结构，在所述第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔得到上层台阶结构；所述上层覆盖区覆盖所述上层台阶区。
可选地，所述第一叠层结构和所述第二叠层结构分别包括：多层交错堆叠的氧化物层和氮化物层，所述氮化物层形成于相邻的氧化物层之间。
可选地，所述在所述第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔，具体包括：
采用光刻工艺在所述第一叠层结构上形成下层台阶区；
形成下层覆盖区，所述下层覆盖区覆盖所述下层台阶区和所述第一叠层结构的上表面；
对形成所述下层覆盖区的第一叠层结构进行平坦化处理，但未呈现所述第一叠层结构的上表面，并将覆盖所述第一叠层结构上表面的部分作为凝合层；
刻蚀平坦化处理后的第一叠层结构形成下层沟道通孔。
可选地，所述在所述第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔，具体包括：
采用光刻工艺在所述第二叠层结构上形成上层台阶区；
形成上层覆盖区，所述上层覆盖区覆盖所述上层台阶区和所述第二叠层结构的上表面；
对形成所述上层覆盖区的第二叠层结构进行平坦化处理，至呈现所述第二叠层结构的上表面；
刻蚀平坦化处理后的第二叠层结构形成上层沟道通孔。
可选地，采用化学机械研磨工艺进行平坦化处理；
可选地，采用干法刻蚀工艺分别在平坦化处理后的第一叠层结构上形成下层沟道通孔，在第二叠层结构上形成上层沟道通孔。
可选地，将四乙氧基硅烷作为前驱反应物，采用低压化学气相沉积或者等离子体增强化学气象沉积的方法形成所述下层覆盖区和所述上层覆盖区。
可选地，所述下层沟道通孔与所述上层沟道通孔一一对应并贯通。
另一方面，本发明提供一种双台阶结构的三维存储器，包括：
衬底；
所述衬底上的下层台阶结构；
所述下层台阶结构上的上层台阶结构；
所述下层台阶结构，包括：第一叠层结构，及在所述第一叠层结构上形成的下层台阶区、下层覆盖区和下层沟道通孔；所述下层覆盖区，包括覆盖第一叠层结构上表面的凝合层；
所述上层台阶结构，包括：第二叠层结构，及在所述第二叠层结构上分别形成的上层台阶区、上层覆盖区和上层沟道通孔。
可选地，所述下层沟道通孔与所述上层沟道通孔一一对应并贯通。
本发明的优点在于：
本发明中，在不改变模具构造的情况下，通过双层台阶结构的设计，展示了一个新的串/页布局结构；其不仅扩展了三维存储器的存储容量，而且有利于在后续工艺过程中对各结构关键尺寸及轮廓的控制，大大降低了工艺过程中的挑战。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1为本发明提供的一种双台阶结构的三维存储器的形成方法流程图；
附图2为形成下层台阶结构后的俯视图；
附图3为形成下层台阶结构和上层台阶结构后的俯视图；
附图4至9为本发明提供的一种双台阶结构的三维存储器形成过程中的结构变化示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
根据本发明的实施方式，提供一种双台阶结构的三维存储器形成方法，如图1至图9所示，包括：
提供衬底；
在衬底上形成第一叠层结构，在第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔得到下层台阶结构；下层覆盖区覆盖下层台阶区和第一叠层结构的上表面，并将覆盖第一叠层结构上表面的部分作为凝合层；
在下层台阶结构上形成第二叠层结构，在第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔得到上层台阶结构；上层覆盖区覆盖上层台阶区。
根据本发明的实施方式，第一叠层结构和第二叠层结构分别包括：多层交错堆叠的氧化物层(图中未标记)和氮化物层(图中未标记)，氮化物层形成于相邻的氧化物层之间。优选地，在本实施例中，氮化物层为氮化硅，氧化物层为氧化硅。
进一步地，在本实施例中，对第一叠层结构和第二叠层结构的层数不做具体限定，具体依需求而定。
根据本发明的实施方式，在第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔，具体包括：
采用光刻工艺在第一叠层结构上形成下层台阶区；
形成下层覆盖区，且下层覆盖区覆盖下层台阶区和第一叠层结构的上表面；
对形成下层覆盖区的第一叠层结构进行平坦化处理，但未呈第一叠层结构的上表面，并将覆盖第一叠层结构上表面的部分作为凝合层；
刻蚀平坦化处理后的第一叠层结构形成下层沟道通孔。
根据本发明的实施方式，在第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔，具体包括：
采用光刻工艺在第二叠层结构上形成上层台阶区；
形成上层覆盖区，且上层覆盖区覆盖上层台阶区和第二叠层结构的上表面；
对形成上层覆盖区的第二叠层结构进行平坦化处理，至呈现第二叠层结构的上表面；
刻蚀平坦化处理后的第二叠层结构形成上层沟道通孔。
其中，采用光刻工艺在第一叠层结构上形成下层台阶区，在第二叠层结构上形成上层台阶区，具体包括：分别对待形成台阶层的叠层进行前处理，以保证叠层表面的干燥洁净；在前处理后的叠层表面涂布光刻胶形成光刻胶层，将光刻板对准于光刻胶层后，进行曝光显影将光刻板上图案复制到光刻胶层上，并刻蚀光刻胶层的暴露区域形成各台阶层，各台阶层构成台阶区。
根据本发明的实施方式，采用化学机械研磨(Chemical Mechanical Polishing，简称CMP)工艺进行平坦化处理；采用干法刻蚀(Dry Etch)工艺分别在平坦化处理后的第一叠层结构上形成下层沟道通孔，在第二叠层结构上形成上层沟道通孔。
根据本发明的实施方式，下层沟道通孔与上层沟道通孔一一对应并贯通。
根据本发明的实施方式，将四乙氧基硅烷(Si(OC2H5)4)作为前驱反应物，采用低压化学气相沉积(Low Pressure Chemical Vapor Deposition，简称LPCVD))或者等离子体增强化学气象沉积(Plasma-enhanced ChemicalVapor Deposition，简称PECVD)的方法形成下层覆盖区和上层覆盖区。
其中，下层覆盖区和上层覆盖区具体为二氧化硅。
本发明中，通过双台阶结构(上层台阶结构和下层台阶结构)三维存储器的设计，使得每一个单元尺寸较现有的三维存储器的单元尺寸扩大了不到2％，但是三维存储器的整体容量却增加了二倍甚至三倍；
进一步地，本发明中的方法，在沟道通孔的形成过程中，采用两次干法刻蚀工艺分别形成下层沟道通孔和上层沟道通孔，较一次形成全部沟道通孔而言，提高了干法刻蚀的工艺窗口，有利于控制其关键尺寸和轮廓，大大降低了工艺挑战。
更进一步地，本发明中，通过自堆整双层图案掩膜形成的位线(Bit Line)使各图形重复单元的关键尺寸由39微米放松到52微米；同时各沟道通孔构成的沟道通孔阵列(Channel Hole Array)较当前的9孔沟道通孔阵列而言，展示了一个新的串/页布局结构。
实施例二
根据本发明的实施方式，提供双台阶结构的一种三维存储器，包括：
衬底；
衬底上的下层台阶结构；
下层台阶结构上的上层台阶结构；
其中，下层台阶结构，包括：第一叠层结构，及在第一叠层结构上形成的下层台阶区、下层覆盖区和下层沟道通孔；下层覆盖区，包括覆盖第一叠层结构上表面的凝合层；
上层台阶结构，包括：第二叠层结构，及在第二叠层结构上分别形成的上层台阶区、上层覆盖区和上层沟道通孔。
根据本发明的实施方式，下层沟道通孔与上层沟道通孔一一对应并贯通。
本发明中，在不改变模具构造的情况下，通过双层台阶结构的设计，展示了一个新的串/页布局结构；其不仅扩展了三维存储器的存储容量，而且有利于在后续工艺过程中对各结构关键尺寸及轮廓的控制，大大降低了工艺过程中的挑战。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种双台阶结构的三维存储器形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成第一叠层结构，在所述第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔得到下层台阶结构；所述下层覆盖区覆盖所述下层台阶区和第一叠层结构的上表面，并将覆盖第一叠层结构上表面的部分作为凝合层；
在所述下层台阶结构上形成第二叠层结构，在所述第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔得到上层台阶结构；所述上层覆盖区覆盖所述上层台阶区。
2.根据权利要求1所述的方法，其特征在于，所述第一叠层结构和所述第二叠层结构分别包括：多层交错堆叠的氧化物层和氮化物层，所述氮化物层形成于相邻的氧化物层之间。
3.根据权利要求1所述的方法，其特征在于，所述在所述第一叠层结构上分别形成下层台阶区、下层覆盖区和下层沟道通孔，具体包括：
采用光刻工艺在所述第一叠层结构上形成下层台阶区；
形成下层覆盖区，所述下层覆盖区覆盖所述下层台阶区和所述第一叠层结构的上表面；
对形成所述下层覆盖区的第一叠层结构进行平坦化处理，但未呈现所述第一叠层结构的上表面，并将覆盖第一叠层结构上表面的部分作为凝合层；
刻蚀平坦化处理后的第一叠层结构形成下层沟道通孔。
4.根据权利要求1所述的方法，其特征在于，所述在所述第二叠层结构上分别形成上层台阶区、上层覆盖区和上层沟道通孔，具体包括：
采用光刻工艺在所述第二叠层结构上形成上层台阶区；
形成上层覆盖区，所述上层覆盖区覆盖所述上层台阶区和所述第二叠层结构的上表面；
对形成所述上层覆盖区的第二叠层结构进行平坦化处理，至呈现所述第二叠层结构的上表面；
刻蚀平坦化处理后的第二叠层结构形成上层沟道通孔。
5.根据权利要求3或者4所述的方法，其特征在于，
采用化学机械研磨工艺进行平坦化处理；
采用干法刻蚀工艺分别在平坦化处理后的第一叠层结构上形成下层沟道通孔，在第二叠层结构上形成上层沟道通孔。
6.根据权利要求1所述的方法，其特征在于，将四乙氧基硅烷作为前驱反应物，采用低压化学气相沉积或者等离子体增强化学气象沉积的方法形成所述下层覆盖区和所述上层覆盖区。
7.根据权利要求1所述的方法，其特征在于，所述下层沟道通孔与所述上层沟道通孔一一对应并贯通。
8.一种双台阶结构的三维存储器，其特征在于，包括：
衬底；
所述衬底上的下层台阶结构；
所述下层台阶结构上的上层台阶结构；
所述下层台阶结构，包括：第一叠层结构，及在所述第一叠层结构上形成的下层台阶区、下层覆盖区和下层沟道通孔；所述下层覆盖区，包括覆盖第一叠层结构上表面的凝合层；
所述上层台阶结构，包括：第二叠层结构，及在所述第二叠层结构上分别形成的上层台阶区、上层覆盖区和上层沟道通孔。
9.根据权利要求8所述的三维存储器，其特征在于，所述下层沟道通孔与所述上层沟道通孔一一对应并贯通。
CN201710774741.9A 2017-08-31 2017-08-31 双台阶结构的三维存储器及其形成方法 Active CN107731835B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710774741.9A CN107731835B (zh) 2017-08-31 2017-08-31 双台阶结构的三维存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710774741.9A CN107731835B (zh) 2017-08-31 2017-08-31 双台阶结构的三维存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN107731835A true CN107731835A (zh) 2018-02-23
CN107731835B CN107731835B (zh) 2019-01-29

Family

ID=61205702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710774741.9A Active CN107731835B (zh) 2017-08-31 2017-08-31 双台阶结构的三维存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN107731835B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020051826A1 (en) * 2018-09-13 2020-03-19 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110151667A1 (en) * 2009-12-18 2011-06-23 Sung-Min Hwang Methods of Manufacturing Three-Dimensional Semiconductor Devices and Related Devices
US20150236038A1 (en) * 2014-02-20 2015-08-20 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110151667A1 (en) * 2009-12-18 2011-06-23 Sung-Min Hwang Methods of Manufacturing Three-Dimensional Semiconductor Devices and Related Devices
US20150236038A1 (en) * 2014-02-20 2015-08-20 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
CN106653684A (zh) * 2017-03-08 2017-05-10 长江存储科技有限责任公司 三维存储器及其通道孔结构的形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020051826A1 (en) * 2018-09-13 2020-03-19 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same
US11145667B2 (en) 2018-09-13 2021-10-12 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same
US11737263B2 (en) 2018-09-13 2023-08-22 Yangtze Memory Technologies Co., Ltd. 3D NAND memory device and method of forming the same

Also Published As

Publication number Publication date
CN107731835B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
CN107644876B (zh) 台阶结构及其形成方法
CN107482013B (zh) 三维存储器及其形成方法
EP3613079B1 (en) Three-dimensional memory device having contact via structures in overlapped terrace region and method of making thereof
US10957648B2 (en) Three-dimensional memory device containing contact via structure extending through source contact layer and dielectric spacer assembly
CN102484052B (zh) 基于纳米结构的nand闪存单元及其***电路的形成方法
CN106206447A (zh) 3d nand器件的形成方法
US8390051B2 (en) Methods of forming semiconductor device structures and semiconductor device structures including a uniform pattern of conductive lines
CN107731846A (zh) 提高沟道通孔均一性的三维存储器形成方法
JP2009194244A (ja) 半導体記憶装置及びその製造方法
CN107123650A (zh) 半导体器件及其制造方法
CN100517637C (zh) 形成半导体装置的隔离结构的方法
US20070205436A1 (en) Flash memory cell with split gate structure and method for forming the same
CN106129010B (zh) 一种形成3d nand闪存的方法
KR20190139064A (ko) 반도체 장치의 제조방법
CN108987407A (zh) 三维存储器及其制造方法
EP2036122A2 (en) Memory devices having reduced interference between floating gates and methods of fabricating such devices
CN107731835B (zh) 双台阶结构的三维存储器及其形成方法
JP2009124102A (ja) フラッシュメモリ素子の製造方法
CN105575784B (zh) 分离栅极式闪存的制作方法及分离栅极式闪存
CN104269381B (zh) Nand型闪存单元结构的制备方法
TWI555213B (zh) 快閃記憶體閘極結構及其製作方法
CN107658313B (zh) 三维存储器中高深宽比的字线形成方法
CN105206611B (zh) 一种Flash器件及其制备方法
CN104051338B (zh) 半导体结构及其制造方法
CN100527423C (zh) 自我对准非挥发性存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant