CN107731681B - 等离子体蚀刻方法和等离子体蚀刻*** - Google Patents

等离子体蚀刻方法和等离子体蚀刻*** Download PDF

Info

Publication number
CN107731681B
CN107731681B CN201710679727.0A CN201710679727A CN107731681B CN 107731681 B CN107731681 B CN 107731681B CN 201710679727 A CN201710679727 A CN 201710679727A CN 107731681 B CN107731681 B CN 107731681B
Authority
CN
China
Prior art keywords
plasma etching
film
substrate
gas
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710679727.0A
Other languages
English (en)
Other versions
CN107731681A (zh
Inventor
齐藤英树
松井久
宇贺神肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107731681A publication Critical patent/CN107731681A/zh
Application granted granted Critical
Publication of CN107731681B publication Critical patent/CN107731681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种当利用含氯气体蚀刻Ti/Al/Ti层叠膜形成源极和漏极时能够抑制颗粒的产生而且能够抑制基底的氧化物半导体膜的损失的技术。在第一等离子体蚀刻装置中，利用含氯气体对Ti/Al/Ti层叠膜的上层Ti膜和Al膜进行第一等离子体蚀刻，接着，在第二等离子体蚀刻装置中，利用含氟气体对Ti/Al/Ti层叠膜的下层Ti膜进行第二等离子体蚀刻，接着，由第二等离子体蚀刻装置，利用O2气体的等离子体或O2气体和含氟气体的等离子体进行用于抑制腐蚀的后处理。

Description

等离子体蚀刻方法和等离子体蚀刻***
技术领域
本发明涉及等离子体蚀刻方法和等离子体蚀刻***。
背景技术
用于FPD(Flat Panel Display；平板显示器)的薄膜晶体管(TFT：Thin FilmTransistor)通过在玻璃基板等基板上一边对栅极或栅绝缘膜、半导体层等进行图案化一边依次层叠而形成。
例如，在制造沟道蚀刻的底栅侧结构的TFT时，在玻璃基板上依次形成栅极、栅绝缘膜、氧化物半导体膜后，在氧化物半导体膜上形成金属膜，然后，对该金属膜进行等离子体蚀刻形成源极和漏极。作为成为源极和漏极的金属膜，通常使用Ti/Al/Ti层叠膜，作为此时的蚀刻气体，使用含氯气体，例如Cl2气体(例如专利文献1、2)
另外，专利文献1中记载了，作为应对含氯气体对电极的腐蚀的方法，向用含氯气体蚀刻后的腔室内供给O2气体、或O2气体和CF4气体等氟类气体。
另外，专利文献2中记载了，由Cl2气体对Ti/Al/Ti层叠膜进行蚀刻后，向腔室内供给O2气体，来除去由蚀刻造成损伤的抗蚀剂膜。
现有技术文献
专利文献
专利文献1：日本特开2015-173159号公报
专利文献2：日本特开2015-76487号公报
发明内容
发明想要解决的技术问题
然而，利用Cl2气体蚀刻Ti/Al/Ti层叠膜后，将O2气体或O2气体和CF4气体导入腔室内时，例如通过蚀刻生成的含Al化合物与O2气体或CF4气体发生反应而产生大量的颗粒。
而且，若用Cl2气体等含氯气体蚀刻Ti/Al/Ti层叠膜，在过蚀刻时基底的氧化物半导体膜也被蚀刻，氧化物半导体膜的损失增多。
因此，本发明要解决的技术问题在于，提供一种当利用含氯气体蚀刻Ti/Al/Ti层叠膜形成源极和漏极时能够抑制颗粒的产生而且能够抑制基底的氧化物半导体膜的损失的等离子体蚀刻方法。而且，要解决的技术问题还在于，提供一种进行上述等离子体蚀刻方法的等离子体蚀刻***。
用于解决技术问题的技术方案
为了解决上述技术问题，本发明的第一观点提供一种等离子体蚀刻方法，其用于对包括由氧化物半导体构成的半导体膜和形成在其上的将下层Ti膜、Al膜和上层Ti膜层叠而成的Ti/Al/Ti层叠膜的基板中的上述Ti/Al/Ti层叠膜进行等离子体蚀刻，上述等离子体蚀刻方法的特征在于，包括：将基板搬入第一等离子体蚀刻装置的处理容器内，利用含氯气体对上述Ti/Al/Ti层叠膜的上述上层Ti膜和上述Al膜进行第一等离子体蚀刻的步骤；接着，将上述第一等离子体蚀刻后的基板搬入第二等离子体蚀刻装置的处理容器内，利用含氟气体对上述Ti/Al/Ti层叠膜的上述下层Ti膜进行第二等离子体蚀刻的步骤；和在将上述第二等离子体蚀刻后的基板保持在上述第二等离子体蚀刻装置的上述处理容器内的状态下，利用O2气体的等离子体或O2气体和含氟气体的等离子体进行用于抑制腐蚀的后处理的步骤。
本发明的第二观点提供一种等离子体蚀刻***，其用于对包括由氧化物半导体构成的半导体膜和形成在其上的将下层Ti膜、Al膜和上层Ti膜层叠而成的Ti/Al/Ti层叠膜的基板中的上述Ti/Al/Ti层叠膜进行等离子体蚀刻，上述等离子体蚀刻***的特征在于，包括：第一等离子体蚀刻装置，其具有收纳上述基板的处理容器，用于在上述处理容器内利用含氯气体对上述Ti/Al/Ti层叠膜的上述上层Ti膜和上述Al膜进行第一等离子体蚀刻；第二等离子体蚀刻装置，其具有收纳上述基板的处理容器，用于在上述第一等离子体蚀刻后利用含氟气体对上述Ti/Al/Ti层叠膜的上述下层Ti膜进行第二等离子体蚀刻，并且利用O2气体的等离子体或O2气体和含氟气体的等离子体对上述第二等离子体蚀刻后的上述基板进行用于抑制腐蚀的后处理；和真空搬送室，其与上述第一等离子体蚀刻装置以及上述第二等离子体蚀刻装置连接，上述真空搬送室中被保持为真空，用于在保持真空的状态想由设置在上述真空搬送室中的搬送机构在上述第一等离子体蚀刻装置与上述第二等离子体蚀刻装置之间搬送上述基板。
在上述第一和第二观点中，上述含氯气体能够使用Cl2气体。上述含氟气体能够使用CF4气体。
能够采用如下结构：上述第一等离子体蚀刻装置，在将所述基板在处理容器内载置在基板载置台之上并将铝制的牺牲材料配置在上述基板的周围的状态下进行等离子体蚀刻。
能够采用如下结构：上述第一等离子体蚀刻装置和上述第二等离子体蚀刻装置利用感应耦合等离子体进行等离子体蚀刻。
在上述第二观点的等离子体蚀刻***中，优选：上述真空搬送室与三个上述第一等离子体蚀刻装置以及两个上述第二等离子体蚀刻装置连接。
发明效果
根据本发明，由于在第一等离子体蚀刻装置中，不利用O2气体和含氟气体，因此能够抑制处理容器内产生AlOx和AlFx，另外，由于在第二等离子体蚀刻装置中，处理容器内不存在含氯的通过蚀刻产生的反应副产物，所有Al仅附着在基板上，因此能够可靠抑制腔室内的AlOx和AlFx。因此能够显著降低处理容器内产生的颗粒。
另外，在第一等离子体蚀刻装置中，仅对Ti/Al/Ti层叠膜的上层Ti膜和Al膜进行蚀刻，并保留下层Ti膜，因此由氧化物半导体构成的半导体膜不会被含氯气体直接蚀刻，而且由于由第二等离子体蚀刻装置利用含氟气体蚀刻下层Ti膜，而氧化物半导体对含氟气体具有耐性，因此在第二等离子体蚀刻装置中，由氧化物半导体构成的半导体膜的蚀刻也受到抑制。因此，能够减少由氧化物半导体构成的半导体膜的剥离量。
附图说明
图1是示出用于实施本发明的一个实施方式的等离子体蚀刻方法的等离子体蚀刻***的概略平面图。
图2是示出搭载在图1的***中的第一等离子体蚀刻装置的截面图。
图3是示出搭载在图1的***中的第二等离子体蚀刻装置的截面图。
图4是示出由图1的等离子体蚀刻***实施的发明的一个实施方式的等离子体蚀刻方法的流程图。
图5是示出由图1的等离子体蚀刻***实施的发明的一个实施方式的等离子体蚀刻方法的步骤截面图。
图6是示出等离子体蚀刻装置的另一例的要部的局部截面图。
图7是用于说明确认等离子体蚀刻装置的另一例的Al制牺牲材料的效果的实验的图。
图8是示出Al制牺牲材料的效果的图。
附图标记说明
1：玻璃基体
2：栅极
3：栅绝缘膜
4：半导体膜
5：Ti/Al/Ti层叠膜
5a：上层Ti膜
5b：Al膜
5c：下层Ti膜
6：光刻胶膜
10：真空搬送室
20：真空进样室
30：第一等离子体蚀刻装置
40：第二等离子体蚀刻装置
50；运载器
60：搬送机构
70：真空搬送机构
80：控制部
100：等离子体蚀刻***
101：处理容器
102：电介质壁
104：腔室
111：喷淋壳体
113；高频天线
115：高频电源
120、220：处理气体供给机构
130：基板载置台
132：静电吸盘
133：屏蔽环
160：排气机构
171：牺牲材料
S：基板。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
<等离子体蚀刻***>
首先，对应用本发明的一个实施方式的等离子体蚀刻***进行说明。图1是示出用于实施本发明的一个实施方式的等离子体蚀刻方法的等离子体蚀刻***的概略平面图。
如图1所示，等离子体蚀刻***100为多腔室型，包括真空搬送室10、真空进样室20、三个第一等离子体蚀刻装置30和两个第二等离子体蚀刻装置40。第一等离子体蚀刻装置30和第二等离子体蚀刻装置40在规定的减压气氛下进行处理。真空搬送室10具有六边形的平面形状，真空进样室20、三个第一等离子体蚀刻装置30和两个第二等离子体蚀刻装置40通过闸阀G与真空搬送室10的各壁部连接。真空进样室20的外侧配置有收纳矩形的基板S的运载器50。
这两个运载器50之间设置有搬送机构60，该搬送机构60具有设置成上下两层的拾取器61(仅图示一个)和以能够一体地使它们进入退出和旋转的方式支承它们的基座62。
真空搬送室10能够保持在规定的减压气氛中，其中设置有真空搬送机构70。而且，由该真空搬送机构70在真空进样室20、三个第一等离子体蚀刻装置30和两个第二等离子体蚀刻装置40之间搬送基板S。真空搬送机构70在能够旋转和能够上下移动的基座71上设置有能够前后移动的两个基板搬送臂72(仅图示一个)。
真空进样室20用于在位于大气气氛中的运载器50与位于减压气氛中的真空搬送室10之间进行基板S的交接，能够短时间内在真空气氛和大气气氛之间切换。真空进样室20设置有上下两层的基板收纳部，在各基板收纳部内，由***(未图示)对基板S进行定位。
等离子体蚀刻***100还具有控制部80。控制部80由包括CPU和存储部的计算机构成，等离子体蚀刻***100的各构成部(真空搬送室10、真空进样室20、第一等离子体蚀刻装置30、第二等离子体蚀刻装置40、搬送机构60、真空搬送机构70这些各构成部)经控制基于存储在存储部中的处理方案(程序)进行规定的处理。处理方案保存在硬盘、光盘、半导体存储器等存储介质。
【第一等离子体蚀刻装置】
接着，对第一等离子体蚀刻装置30进行详细说明。
图2是示出第一等离子体蚀刻装置30的截面图。第一等离子体蚀刻装置30如后所述，用于蚀刻至基板S的Ti/Al/Ti层叠膜的Al膜，例如包括内壁面经阳极氧化处理的由铝构成的棱筒形状的气密主体容器101。该主体容器101以能够拆卸的方式被组装，上侧形成划出天线室的天线容器103，下侧形成划出处理室的腔室(处理容器)104。电介质壁102构成腔室104的顶壁，由Al2O3等陶瓷、石英等构成。
在主体容器101的天线容器103的侧壁103a和腔室104的侧壁104a之间设置有向内侧突出的支承架105，该支承架105之上载置有电介质壁102。
在电介质壁102的下侧部分，嵌入有处理气体供给用的喷淋壳体111。喷淋壳体111处于由多条悬置件(未图示)吊在主体容器101的顶部的状态。
该喷淋壳体111由导电材料例如器内表面或外表面被阳极氧化处理过的铝构成。该喷淋壳体111中形成有水平延伸的气体流路112，该气体流路112与向下方延伸的多个气体排出孔112a连通。
另一方面，在电介质壁102的上表面中央，以与该气体流路112连通的方式设置有气体供给管121。该气体供给管121从主体容器101的顶部向其外侧贯通，分支为分支管121a、121b。分支管121a与供给含氯气体例如氯气(Cl2气体)的含氯气体供给源122连接。另外，分支管121b与供给用作净化气体或稀释气体的Ar气体、N2气体等不活泼气体的不活泼气体供给源123连接。含氯气体用作蚀刻气体和干洗气体。分支管121a、121b设置有质量流量控制器等流量控制器或阀门***。
气体供给管121、分支管121a、121b、含氯气体供给源122、不活泼气体供给源123以及流量控制器和阀门***构成处理气体供给机构120。
在等离子体蚀刻装置30中，从处理气体供给机构120供给的含氯气体供给到喷淋壳体111内，从其下面的气体排出孔112a排出到腔室104内，进行基板S的Ti/Al/Ti叠层膜的蚀刻。含氯气体优选为氯(Cl2)气体，但也可以使用三氯化硼(BCl3)气体、四氯化碳(CCl4)气体等。
天线容器103内设置有高频(RF)天线113。高频天线113通过将由铜、铝等良导体的金属构成的天线线113a配置成环状、涡旋状等现有技术中使用的任意形状而构成。也可以是使用多个天线部的多重天线。高频天线113通过由绝缘部件构成的间隙子117与电介质壁102隔开。
天线线113a的端子118与向天线容器103的上方延伸的供电部件116连接。供电部件116的上端与供电线119连接，供电线119与匹配器114和高频电源115连接。而且，通过从高频电源115对高频天线113供给频率例如为13.56MHz的高频电力，在腔室104内形成感应电场，通过该感应电场，从喷淋壳体111供给的处理气体被等离子体化，生成感应耦合等离子体。
在腔室104内的底壁，隔着由呈框状的绝缘体构成的间隙子126设置有载置基板G的基板载置台130。基板载置台130包括设置在上述的间隙子126之上的基材131、设置在基材131之上的静电吸盘132和覆盖基材131和静电吸盘132的侧壁的侧壁绝缘部件133。基材131和静电吸盘132呈与基板S的形状对应的矩形，基板载置台130整体形成为四边形板状或柱状。间隙子126和侧壁绝缘部件133由氧化铝等绝缘性陶瓷构成。
静电吸盘132包括形成在基材131的表面的由陶瓷溶射膜构成的电介质层145、设置在电介质层145的内部的吸附电极146。吸附电极146可以采用板状、膜状、格子状、网状等各种形态。吸附电极146经由供电线147与直流电源148连接，对吸附电极146施加直流电压。对吸附电极146的供电用开关(未图示)来进行接通和断开。通过对吸附电极146施加直流电压，产生库仑力或约翰生拉别克力等静电吸附力来吸附基板S。静电吸盘132的电介质层145由氧化铝(Al2O3)、氧化钇(Y2O3)等构成。
基材131经由供电线151与偏压施加用的高频电源153连接。另外，在供电线151的基材131与高频电源153之间设置有匹配器152。高频电源153用于向基材131上的基板S引入离子，使用50kHz～10MHz范围的频率，例如为3.2MHz。
另外，在基板载置台130的基材131内，设置有用于控制基板S的温度的温度调节机构和温度传感器(均未图示)。另外，设置有在基板载置台130上载置基板S的状态下供给用于在基板S和基板载置台130之间传热的传热气体例如He气体的传热气体供给机构(未图示)。而且，在基板载置台130，在静电吸盘132的上表面设置有能够突出和没入的用于进行基板S的交接的多个升降销(未图示)，基板S的交接对于在从静电吸盘132的上表面向上方突出的状态下的升降销进行。
在腔室的侧壁104a设置有用于将基板S搬出搬入腔室104中的搬出搬入口155，搬出搬入口155能够由闸阀G开闭。通过开启闸阀G，由设置在真空搬送室10内的真空搬送机构70经由搬出搬入口155能够搬出搬入基板S。
在腔室104的底壁的缘部或角落部形成有多个排气口159(仅图示两个)，在各排气口159处设置有排气部160。排气部160包括与排气口159连接的排气配管161、通过调整排气配管161的开度控制腔室104内的压力的自动压力控制阀(APC)162和经由排气配管161对腔室104内进行排气的真空泵163。然后，由真空泵163对腔室104内排气，在等离子体蚀刻处理中，通过调整自动压力控制阀(APC)162的开度来将腔室104内设定、维持在规定的真空气氛。
【第二等离子体蚀刻装置】
接着，对第二等离子体蚀刻装置40进行详细说明。
图3是示出第二等离子体蚀刻装置40的截面图。第二等离子体蚀刻装置40如后所述用于进行基板S的Ti/Al/Ti层叠膜的下层的Ti膜的蚀刻和用于抑制腐蚀的后处理。第二等离子体蚀刻装置40设置有处理气体供给机构220来替代处理气体供给机构120，除这一点外，与图2的第一等离子体蚀刻装置30结构相同。因此，对与图2相同的部分标注相同附图标记省略说明。
处理气体供给机构220包括气体供给管221、在主体容器101的上方外侧从气体供给管221分支的分支管221a、221b、221c、与分支管221a连接的用于供给O2气体的O2气体供给源222、与分支管221b连接的用于供给含氟气体，例如四氟化碳(CF4气体)的含氟气体供给源223、与分支管221c连接的用于供给作为净化气体和稀释气体的Ar气体、N2气体等不活泼气体的不活泼气体供给源224。气体供给管221与图2的第一等离子体蚀刻装置30的气体供给管121一样，与喷淋壳体111的气体流路112连接。
在第二等离子体蚀刻装置40中，从处理气体供给机构220供给来的含氟气体供给到喷淋壳体111内，从其下面的气体排出孔112a向腔室104内排出，进行基板S的Ti/Al/Ti层叠膜的下层Ti膜的蚀刻。而且，在蚀刻后，从处理气体供给机构220供给来的O2气体或O2气体和含氟气体同样向腔室104内排出，进行用于抑制腐蚀的后处理。作为含氟气体优选为CF4气体，但也可以使用六氟化硫(SF6)、三氟化氮(NF3)等。
【等离子体蚀刻方法】
接着，参照图4的流程图和图5的步骤截面图，对由以上的等离子体蚀刻***100实施的发明的一个实施方式的等离子体蚀刻方法进行说明。
此处，首先，如图5的(a)所示，准备具有作为被蚀刻模的Ti/Al/Ti层叠膜的基板S(步骤1)。基板S是用于形成沟道蚀刻型的底栅结构的TFT。具体来说，在玻璃基板1上形成有栅极2，其上隔着栅绝缘膜3形成有由IGZO等氧化物半导体构成的半导体膜4，其上形成有作为源极和漏极的Ti/Al/Ti层叠膜5。Ti/Al/Ti层叠膜包括上层Ti膜5a、下层Ti膜5c和设在其间的Al膜5b。Al膜5b既可以是Al单质，也可以是Al-Si合金。上层Ti膜5a和下层Ti膜5c的膜厚为30～100nm左右，AL膜5b的膜厚为300～1000nm左右。Ti/Al/Ti层叠膜5之上形成有作为蚀刻掩模的光刻胶层6。该基板S收纳在运载器50上。
从运载器50由搬送机构60取出如上所述的基板S，搬送至真空进样室20，真空搬送室10内的真空搬送机构70从真空进样室20接收基板S，并将其搬送至第一等离子体蚀刻装置30，在第一等离子体蚀刻装置30中，利用含氯气体例如Cl2气体对Ti/Al/Ti层叠膜5的上层Ti膜5a和Al膜5b实施等离子体蚀刻处理(步骤2，图5的(b))。
以下，对步骤2的等离子体处理进行具体说明。
在第一等离子体蚀刻装置30中，首先，由排气机构160将腔室104内调整为与真空搬送室10匹配的压力，开放闸阀G，从搬出搬入口155由真空搬送机构70将基板S搬入腔室104内，将基板S载置在基板载置台130上。将真空搬送机构70退出腔室104后，关闭闸阀G。
在该状态下，由自动压力控制阀(APC)162将腔室104内的压力调整为规定的真空度，并且从处理气体供给机构120经由喷淋壳体111，向腔室内供给作为蚀刻气体的含氯气体例如Cl2气体作为处理气体。除了含氯气体外，作为稀释气体，也可以供给Ar气体等不活泼气体。
此时，基板S被静电吸盘132吸附，由温度调节机构(未图示)进行温度调节。
接着，从高频电源115给高频天线113施加例如13.56MHz的高频，由此，经由电介质壁102向腔室104内产生均匀的感应电场。利用这样形成的感应电场，生成含氯气体的等离子体。这样生成的高密度的感应耦合等离子体对基板S的Ti/Al/Ti层叠膜5中的上层Ti膜5a和Al膜5b进行蚀刻。
然后，在按规定的方法检测出蚀刻终点的时刻，结束蚀刻。
结束该步骤2的蚀刻后，由真空搬送机构70从第一等离子体蚀刻装置30取出基板S，搬送至第二等离子体蚀刻装置40，在第二等离子体蚀刻装置40中，利用含氟气体例如CF4气体，对Ti/Al/Ti层叠膜5的下层Ti膜5c进行等离子体蚀刻(步骤3、图5的(c))。
以下，对步骤3的等离子体蚀刻进行具体说明。
在第二等离子体蚀刻装置40中，首先，由排气机构160将腔室104内调整为与真空搬送室10匹配的压力，开放闸阀G，从搬出搬入口155由真空搬送机构70将基板S搬入腔室104内，将基板S载置在基板载置台130上。将真空搬送机构70退出腔室104后，关闭闸阀G。
在该状态下，由自动压力控制阀(APC)162将腔室104内的压力调整为规定的真空度，并且从处理气体供给机构220经由喷淋壳体111，向腔室内供给作为蚀刻气体的含氟气体例如CF4气体作为处理气体。除了含氟气体外，作为稀释气体，也可以供给Ar气体等不活泼气体。
此时，基板S被静电吸盘132吸附，由温度调节机构(未图示)进行温度调节。
接着，从高频电源115给高频天线113施加例如13.56MHz的高频，由此，经由电介质壁102向腔室104内产生均匀的感应电场。利用这样形成的感应电场，生成含氟气体的等离子体。这样生成的高密度的感应耦合等离子体对基板S的Ti/Al/Ti层叠膜5中的下层Ti膜5c进行蚀刻。
然后，在按规定的方法检测出蚀刻终点的时刻，结束蚀刻。
该步骤3的蚀刻结束后，将基板S保持在第二等离子体蚀刻装置40的腔室104内的基板载置台130上的状态下，向腔室104内供给O2气体、或O2气体和含氟气体(例如CF4气体)作为处理气体，进行用于抑制腐蚀的后处理(步骤4、图5的(d))。
以下，对步骤4的后处理进行具体说明。
在第二等离子体蚀刻装置40中的步骤3的蚀刻后，由排气机构160对腔室104内进行真空排气。此时，也可以根据需要从不活泼气体供给源224供给Ar气体等不活泼气体，对腔室内进行净化。然后，将腔室104内的压力调整至规定的真空度，并且从处理气体供给机构220经由喷淋壳体111向腔室104内供给O2气体或O2气体和含氟气体(例如CF4气体)作为后处理气体。除了他们之外，也可以供给Ar等不活泼气体作为稀释气体。
然后，由高频电源115对高频天线113施加高频电力，由在腔室104内形成的感应电场，生成O2气体或O2气体和含氟气体的等离子体，利用这样生成的感应耦合等离子体进行等离子蚀刻后的用于抑制腐蚀的后处理。此时，作为后处理气体，仅用O2气体也具有抑制腐蚀的效果，但O2气体中添加CF4气体等含氟气体时，能够提高抑制腐蚀的效果。另外，作为用于后处理的含氟气体，优选CF4，但可以使用六氟化硫(SF6)、三氟化氮(NF3)等。在蚀刻下层Ti膜5c时使用的含氟气体和后处理时使用的含氟气体优选为相同气体。这样两个处理中的含氟气体采用相同气体，能够简化气体供给机构，而且能够一边进行蚀刻一边进行抑制腐蚀的后处理，所以能够缩短抑制腐蚀的后处理的时间。
在第二等离子体蚀刻装置40中进行后处理后，由真空搬送机构70从第二等离子体蚀刻装置40的腔室104取出基板S，搬送至真空进样室20，由搬送机构60返回到运载器50。
现有的Ti/Al/Ti层叠膜的等离子体蚀刻中，在一个等离子体蚀刻装置的腔室内，利用CL2气体等含氯气体统一对三层进行蚀刻，然后在相同腔室内利用O2气体的等离子体或O2气体和含氟气体的等离子体进行后处理。
此时，构成Ti/Al/Ti层叠膜的Ti和Al被Cl2气体蚀刻，通过以下的反应生成气态的TiClx气体(例如TiCl4)和AlClx(例如AlCl3)，从腔室排出。
Ti+Cl2→TIClx↑
Al+Cl2→AlClx↑
然而，之后，在进行用于抑制腐蚀的后处理时供给O2气体和CF4气体时，与残留在腔室内的AlClx气体反应，生成固态的AlOx或AlFx，残留在腔室内形成颗粒，对产品带来不良影响。
另外，利用Cl2气体等含氯气体统一对Ti/Al/Ti层叠膜进行蚀刻时，在过蚀刻时，基底的氧化物半导体膜被蚀刻，氧化物半导体膜的剥离量增多。
因此，在本实施方式中，在第一等离子体蚀刻装置30中，利用含氯气体例如Cl2气体对Ti/Al/Ti层叠膜5中的上层Ti膜5a和Al膜5b进行蚀刻后，在第二等离子体蚀刻装置40中，利用含氟气体例如CF4气体对Ti/Al/Ti层叠膜5的下层Ti膜5c进行蚀刻，然后，由第二等离子体蚀刻装置40利用O2气体的等离子体或O2气体和含氟气体的等离子体进行后处理。
像这样，在第一等离子体蚀刻装置30中，不利用O2气体和含氟气体，因此能够抑制处理容器内产生AlOx和AlFx，而且由于在第二等离子体蚀刻装置40中，处理容器内不存在含氯的通过蚀刻产生的反应副产物，所有Al仅附着在基板上，因此能够可靠抑制腔室内的AlOx和AlFx。因此能够显著降低处理容器内产生的颗粒。
另外，在第一等离子体蚀刻装置30中，仅对Ti/Al/Ti层叠膜5的上层Ti膜5a和Al膜5b进行蚀刻，并保留下层Ti膜5c，因此由氧化物半导体构成的半导体膜不会被含氯气体直接蚀刻，而且由于由第二等离子体蚀刻装置40利用含氟气体蚀刻下层Ti膜5c，而氧化物半导体对含氟气体具有耐性，因此在第二等离子体蚀刻装置40中，由氧化物半导体构成的半导体膜4的蚀刻也受到抑制。因此，能够减少由氧化物半导体构成的半导体膜4的剥离量。
而且，在第二等离子体蚀刻装置40中，利用抑制腐蚀的效果好的O2气体和含氟气体两者进行用于抑制腐蚀的后处理时，用于蚀刻下层Ti膜5c的含氟气体和用于后处理气体的含氟气体采用相同气体，由此能够简化第二等离子体蚀刻装置40的气体供给机构，并且能够一边进行蚀刻一边进行与抑制腐蚀的后处理相同的处理，因此能够缩短抑制腐蚀的后处理的时间。
进而，在第一等离子体蚀刻装置30和第二等离子体蚀刻装置40这两种装置中进行处理，所以存在生产性下降的顾虑，但等离子体蚀刻***100搭载有三个进行处理时间相对较长的步骤2的第一等离子体蚀刻装置30和两个进行合计处理时间也比步骤2短的步骤3、4的第二等离子体蚀刻装置40，由此能够维持高生产性而不导致设备过大。即，在现有的***中，仅设置有三个与第一等离子体蚀刻装置30相同结构的一种等离子体蚀刻装置，但在本发明中，搭载三个进行步骤2的第一等离子体蚀刻装置30并且搭载两个进行步骤3、4的第二等离子体蚀刻装置40，因此既能将设备的增大抑制到最小程度，也能维持与现有技术同等程度的高生产性。
<第一等离子体蚀刻装置的另一例>
接着，对第一等离子体蚀刻装置的另一例进行说明。
图6是示出第一等离子体蚀刻装置的另一例的要部的局部截面图。图6的装置的基本结构与图2的等离子体蚀刻装置相同，所以在图6中，对与图2相同的部分标注相同附图标记省略说明。
在TFT的源极和漏极中使用的Ti/Al/Ti层叠膜中，中央的Al膜形成得厚，因此，Ti/Al/Ti层叠膜的蚀刻主要是Al膜的蚀刻。当利用含氯气体例如Cl2气体对Al膜进行蚀刻时，趋向于基板外周的蚀刻速率较高。即，在如Al膜那样的反应性高的膜的蚀刻中，未反应的蚀刻气体较多的基板的周边部中由于负载效应，基板周边部的蚀刻速率较高。利用等离子体功率或气体流量的面内分配很难控制这种蚀刻速率的不均匀。
像这样，如果蚀刻速率的面内均匀较差时，需要较长的过蚀刻，当如上所述那样不蚀刻下层Ti膜时，在基板的外周部中下层Ti膜也会被蚀刻，对由氧化物半导体构成的半导体膜造成损伤。
因此，在本例中，如图6所示，在设置在基板S的外周的框状的屏蔽环133之上以包围基板S的外周的方式设置Al制的牺牲材料171。
像这样，通过在基板S的外周配置Al制的牺牲材料171，能够使基板外周的过剩的含氯气体消耗在牺牲材料171上，能够抑制负载效应，抑制基板外周部的蚀刻速率。由此，能够提高面内蚀刻均匀性，缩短过蚀刻的时间，能够进一步减轻对由氧化物半导体构成的半导体膜的损伤。
实际上对使用Al制牺牲材料的情况和没有使用的情况比较了Ti/Al/Ti层叠膜的蚀刻速率。在使用Al制牺牲材料的情况下，如图7所示，在素玻璃的角部载置形成有Ti/Al/Ti层叠膜的基板，在屏蔽环上从基板隔开3mm的位置载置框状的Al制牺牲材料进行蚀刻。不使用Al制牺牲材料的情况下，也同样在素玻璃的角部载置形成有Ti/Al/Ti层叠膜的基板进行蚀刻。在蚀刻后，针对使用Al制牺牲材料和没有使用的情况分别在从基板的角部起沿对角线上的多个部位测量Ti/Al/Ti层叠膜的蚀刻速率。
图8示出其结果。图8是示出距基板的角部的距离和Ti/Al/Ti层叠膜的蚀刻速率的关系的图。如图所示，利用Al制牺牲材料的情况下，基板边缘部的蚀刻速率(约500nm/min)和蚀刻速率最小的距角部50mm的部位的值(约350nm/min)之差为150nm/min，而在不使用Al制牺牲材料的情况下，基板边缘部的蚀刻速率(1000nm/min)和蚀刻速率最小的距角部50mm的部位的值(500nm/min)之差为500nm/min，确认通过使用Al制牺牲材料能够抑制基板边缘部的蚀刻速率。
<其他应用>
另外，本发明不限于上述实施方式，能够在本发明的思想范围内进行各种变形。例如在上述实施方式中，示出了作为等离子体蚀刻装置利用感应耦合等离子体蚀刻装置的例子，但不限于此，也可以使用电容耦合等离子体蚀刻装置或微波等离子体蚀刻装置等其他等离子体蚀刻装置。
另外，在上述实施方式中，示出了等离子体蚀刻***搭载有三个第一等离子体蚀刻装置和两个第二等离子体蚀刻装置的例子，但它们的数量不限于此，也可以根据所要求的生产性设为适当的数量。

Claims (11)

1.一种等离子体蚀刻方法，其用于对包括由氧化物半导体构成的半导体膜和形成在其上的将下层Ti膜、Al膜和上层Ti膜层叠而成的Ti/Al/Ti层叠膜的基板中的所述Ti/Al/Ti层叠膜进行等离子体蚀刻，所述等离子体蚀刻方法的特征在于，包括：
将基板搬入第一等离子体蚀刻装置的处理容器内，不利用O2气体和含氟气体而利用含氯气体对所述Ti/Al/Ti层叠膜的所述上层Ti膜和所述Al膜进行第一等离子体蚀刻的步骤；
接着，将所述第一等离子体蚀刻后的基板在保持于真空状态下搬入第二等离子体蚀刻装置的处理容器内，利用含氟气体对所述Ti/Al/Ti层叠膜的所述下层Ti膜进行第二等离子体蚀刻的步骤；和
在将所述第二等离子体蚀刻后的基板保持于所述第二等离子体蚀刻装置的所述处理容器内的状态下，利用O2气体的等离子体或O2气体和含氟气体的等离子体进行用于抑制腐蚀的后处理的步骤。
2.如权利要求1所述的等离子体蚀刻方法，其特征在于：
所述含氯气体为Cl2气体。
3.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：
所述含氟气体为CF4气体。
4.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：
所述第一等离子体蚀刻装置，在将所述基板在处理容器内载置在基板载置台之上并在所述基板的周围配置有铝制的牺牲材料的状态下进行等离子体蚀刻。
5.如权利要求1或2所述的等离子体蚀刻方法，其特征在于：
所述第一等离子体蚀刻装置和所述第二等离子体蚀刻装置利用感应耦合等离子体进行等离子体蚀刻。
6.一种等离子体蚀刻***，其用于对包括由氧化物半导体构成的半导体膜和形成在其上的将下层Ti膜、Al膜和上层Ti膜层叠而成的Ti/Al/Ti层叠膜的基板中的所述Ti/Al/Ti层叠膜进行等离子体蚀刻，所述等离子体蚀刻***的特征在于，包括：
第一等离子体蚀刻装置，其具有收纳所述基板的处理容器，用于在所述处理容器内，不利用O2气体和含氟气体而利用含氯气体对所述Ti/Al/Ti层叠膜的所述上层Ti膜和所述Al膜进行第一等离子体蚀刻；
第二等离子体蚀刻装置，其具有收纳所述基板的处理容器，用于在所述第一等离子体蚀刻后利用含氟气体对所述Ti/Al/Ti层叠膜的所述下层Ti膜进行第二等离子体蚀刻，并且利用O2气体的等离子体或O2气体和含氟气体的等离子体对所述第二等离子体蚀刻后的所述基板进行用于抑制腐蚀的后处理；和
真空搬送室，其与所述第一等离子体蚀刻装置以及所述第二等离子体蚀刻装置连接，所述真空搬送室中被保持为真空，用于在保持真空的状态下由设置在所述真空搬送室中的搬送机构在所述第一等离子体蚀刻装置与所述第二等离子体蚀刻装置之间搬送所述基板。
7.如权利要求6所述的等离子体蚀刻***，其特征在于：
所述含氯气体为Cl2气体。
8.如权利要求6或7所述的等离子体蚀刻***，其特征在于：
所述含氟气体为CF4气体。
9.如权利要求6或7所述的等离子体蚀刻***，其特征在于：
所述第一等离子体蚀刻装置包括：
在所述处理容器内载置基板的基板载置台；和
配置在所述基板的周围的铝制的牺牲材料。
10.如权利要求6或7所述的等离子体蚀刻***，其特征在于：
所述第一等离子体蚀刻装置和所述第二等离子体蚀刻装置包括生成感应耦合等离子体的等离子体生成机构。
11.如权利要求6或7所述的等离子体蚀刻***，其特征在于：
所述真空搬送室与三个所述第一等离子体蚀刻装置以及两个所述第二等离子体蚀刻装置连接。
CN201710679727.0A 2016-08-12 2017-08-10 等离子体蚀刻方法和等离子体蚀刻*** Active CN107731681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-158883 2016-08-12
JP2016158883A JP6667400B2 (ja) 2016-08-12 2016-08-12 プラズマエッチング方法およびプラズマエッチングシステム

Publications (2)

Publication Number Publication Date
CN107731681A CN107731681A (zh) 2018-02-23
CN107731681B true CN107731681B (zh) 2021-10-15

Family

ID=61194261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710679727.0A Active CN107731681B (zh) 2016-08-12 2017-08-10 等离子体蚀刻方法和等离子体蚀刻***

Country Status (4)

Country Link
JP (1) JP6667400B2 (zh)
KR (1) KR102013029B1 (zh)
CN (1) CN107731681B (zh)
TW (1) TWI743155B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7097760B2 (ja) 2018-06-25 2022-07-08 東京エレクトロン株式会社 搬送装置および搬送方法
CN109461743A (zh) * 2018-10-16 2019-03-12 武汉华星光电半导体显示技术有限公司 显示面板、等离子体蚀刻方法以及***
JP7479207B2 (ja) * 2020-06-09 2024-05-08 東京エレクトロン株式会社 エッチング方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102741986A (zh) * 2010-01-22 2012-10-17 东京毅力科创株式会社 蚀刻方法、蚀刻装置和环部件
JP5308074B2 (ja) * 2007-06-08 2013-10-09 ザ・ボーイング・カンパニー レーザビーム補正システムおよびバイモルフ波面補正ミラーの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028380A (ja) * 1988-06-28 1990-01-11 Anelva Corp ドライエッチング方法およびその装置
JP2954369B2 (ja) * 1991-02-15 1999-09-27 松下電器産業株式会社 金属配線の形成方法
JP2001144297A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2006120983A (ja) * 2004-10-25 2006-05-11 Hitachi High-Technologies Corp プラズマエッチング方法
JP4849881B2 (ja) * 2005-12-08 2012-01-11 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP4924245B2 (ja) * 2007-07-02 2012-04-25 東京エレクトロン株式会社 半導体製造装置、半導体装置の製造方法及び記憶媒体
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2015076487A (ja) * 2013-10-08 2015-04-20 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
JP6422262B2 (ja) * 2013-10-24 2018-11-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6349796B2 (ja) 2014-03-11 2018-07-04 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
US9299580B2 (en) * 2014-08-19 2016-03-29 Applied Materials, Inc. High aspect ratio plasma etch for 3D NAND semiconductor applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5308074B2 (ja) * 2007-06-08 2013-10-09 ザ・ボーイング・カンパニー レーザビーム補正システムおよびバイモルフ波面補正ミラーの製造方法
CN102741986A (zh) * 2010-01-22 2012-10-17 东京毅力科创株式会社 蚀刻方法、蚀刻装置和环部件

Also Published As

Publication number Publication date
JP2018026507A (ja) 2018-02-15
TWI743155B (zh) 2021-10-21
CN107731681A (zh) 2018-02-23
KR20180018411A (ko) 2018-02-21
TW201816885A (zh) 2018-05-01
KR102013029B1 (ko) 2019-08-21
JP6667400B2 (ja) 2020-03-18

Similar Documents

Publication Publication Date Title
US10304659B2 (en) Ale smoothness: in and outside semiconductor industry
KR101265827B1 (ko) 웨이퍼의 베벨 에지 및 이면상의 필름들을 제거하는 장치및 방법들
CN107622945B (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
US20230093011A1 (en) Atomic layer etching of molybdenum
TWI606509B (zh) 金屬層之蝕刻方法
CN109801827B (zh) 等离子体处理装置
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻***
US20180345330A1 (en) Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
US20180347037A1 (en) Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor
CN115172163A (zh) 等离子体蚀刻方法
KR20230124008A (ko) 기판 처리 방법 및 기판 처리 장치
CN110808228B (zh) 蚀刻方法和半导体器件的制造方法
KR20160003624A (ko) 에칭 방법
US20240087858A1 (en) Cleaning method and plasma processing method
US20220351981A1 (en) Etching method, plasma processing apparatus, substrate processing system, and program
US20240014039A1 (en) Carbon hardmask opening using boron nitride mask
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
KR20220156674A (ko) 반응성 가스 전구체를 사용한 프로세싱 챔버로부터의 하이-k 막들의 선택적 인-시튜 세정
US20180350571A1 (en) Selective in-situ cleaning of high-k films from processing chamber using reactive gas precursor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant