CN107706196B - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN107706196B CN107706196B CN201710897693.2A CN201710897693A CN107706196B CN 107706196 B CN107706196 B CN 107706196B CN 201710897693 A CN201710897693 A CN 201710897693A CN 107706196 B CN107706196 B CN 107706196B
- Authority
- CN
- China
- Prior art keywords
- substrate
- protection pattern
- signal line
- conductive
- conductive protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 129
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910001257 Nb alloy Inorganic materials 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 abstract description 5
- 230000007797 corrosion Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 64
- 238000000034 method Methods 0.000 description 20
- 229910000583 Nd alloy Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可改善因信号线被腐蚀而导致的显示不良的问题。所述阵列基板包括衬底，还包括依次设置在所述衬底上的信号线、导电保护图案、至少一层绝缘层和透明导电图案，所述导电保护图案设置在所述信号线的表面，所述至少一层绝缘层上设置有过孔，所述透明导电图案通过所述过孔与所述信号线接触；所述过孔在所述衬底上的正投影落入所述导电保护图案在所述衬底上的正投影内，所述导电保护图案在所述衬底上的正投影落入所述信号线在所述衬底上的正投影内。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
现有的显示装置包括阵列基板，阵列基板包括设置在衬底上的信号线，IC(integrated circuit，集成电路)在绑定区与信号线连接，向信号线输出相应的信号。由于信号线与IC不同层，信号线与IC连接时，通常采用不同的透明导电图案通过过孔分别与信号线连接的方式，来完成信号线的转接。
如图1(a)所示，信号线20通常由依次设置在衬底10上的Nd(钕)合金膜层和Mo(钼)膜层制备形成，通过干法刻蚀工艺形成过孔时，工艺气体被电离，产生的等离子体会对金属材料具有较强的轰击作用，使金属Mo的金属晶格状态被破坏，导致Mo金属层21上形成孔洞。由于透明导电图案30较薄、并且结构不致密，而Nd合金层22的腐蚀速度又非常快，导致环境中水汽容易经过Mo金属层21上的孔洞，对Nd合金层22造成大面积的腐蚀。如图1(b)所示，一方面，Nd合金层22大面积腐蚀后，Mo金属层21在Nd合金层22被腐蚀处会向下凹陷，容易导致Mo金属层21断裂；另一方面，Nd合金层22在腐蚀过程中，会对Mo金属层21产生影响，导致Mo金属层21也会出现一定程度的腐蚀，最终导致信号线20断裂，从而产生显示不良。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可改善因信号线被腐蚀而导致的显示不良的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括衬底，还包括依次设置在所述衬底上的信号线、导电保护图案、至少一层绝缘层和透明导电图案，所述导电保护图案设置在所述信号线的表面，所述至少一层绝缘层上设置有过孔，所述透明导电图案通过所述过孔与所述信号线接触；所述过孔在所述衬底上的正投影落入所述导电保护图案在所述衬底上的正投影内，所述导电保护图案在所述衬底上的正投影落入所述信号线在所述衬底上的正投影内。
优选的，所述信号线包括栅线和公共电极线；所述导电保护图案包括设置在所述栅线表面的第一导电保护图案和设置在所述公共电极线表面的第二导电保护图案。
优选的，所述阵列基板包含的薄膜晶体管中的沟道区在所述衬底上的正投影与所述导电保护图案在所述衬底上的正投影不交叠。
优选的，所述导电保护图案的厚度为
优选的，所述导电保护图案的材料与所述透明导电图案的材料相同。
优选的，所述信号线包括依次设置在所述衬底上的Nb合金层和Mo金属层。
第二方面，提供一种阵列基板的制备方法，包括：在衬底上形成信号线和导电保护图案，所述导电保护图案在所述衬底上的正投影落入所述信号线在所述衬底上的正投影内；在形成有所述导电保护图案的衬底上形成至少一层绝缘层；所述至少一层绝缘层上形成有过孔，所述过孔在所述衬底上的正投影落入所述导电保护图案在所述衬底上的正投影内；在形成有所述至少一层绝缘层的衬底上形成透明导电图案，所述透明导电图案通过所述过孔与所述信号线接触。
优选的，所述方法还包括：在衬底上形成半导体层，所述半导体层包括沟道区；所述沟道区在所述衬底上的正投影与所述导电保护图案在所述衬底上的正投影不交叠。
可选的，形成所述信号线和所述导电保护图案的步骤，包括：在衬底上依次形成金属薄膜和导电薄膜，并形成覆盖所述导电薄膜的光刻胶；采用半透掩膜板对光刻胶进行曝光、显影，形成光刻胶完全保留区、光刻胶半保留区、光刻胶完全去除区；对对应于光刻胶完全去除区的所述导电薄膜和所述金属薄膜进行刻蚀，形成所述信号线；对光刻胶半保留区的光刻胶进行灰化；对对应于光刻胶半保留区的所述导电薄膜进行刻蚀，形成所述导电保护图案；剥离对应于光刻胶完全保留区的光刻胶；
可选的，形成所述信号线和所述导电保护图案的步骤，包括：在衬底上形成金属薄膜，并图案化形成所述信号线；在形成有所述信号线的衬底上形成导电薄膜，并图案化形成所述导电保护图案。
第三方面，提供一种显示装置，包括第一方面所述的阵列基板。
本发明实施例提供一种阵列基板及其制备方法、显示装置，通过在信号线的表面形成一层导电保护图案，这样一来，在绝缘层上刻蚀形成用于使透明导电图案与信号线接触的过孔时，导电保护图案会多信号线起到保护作用，刻蚀工艺气体不会对过孔下方的信号线产生影响。信号线的金属晶格状态不会遭到破坏，这样可以避免水汽进入信号线内，从而可提高信号线的抗腐蚀能力，避免显示不良。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为现有技术提供的一种阵列基板的结构示意图一；
图1(b)为现有技术提供的一种阵列基板的结构示意图二；
图2为本发明实施例提供的一种阵列基板的结构示意图一；
图3为本发明实施例提供的一种阵列基板的结构示意图二；
图4为本发明实施例提供的一种阵列基板的结构示意图三；
图5为本发明实施例提供的一种阵列基板的结构示意图四；
图6为本发明实施例提供的一种阵列基板的制备方法的流程图；
图7(a)-图7(f)为发明实施例提供的一种阵列基板的制备过程示意图；
图8为本发明实施例提供的一种阵列基板的结构示意图五。
附图标记
10-衬底；20-信号线；21-Mo金属层；22-Nd合金层；23-栅线；24-数据线；30-透明导电图案；31-第一透明导电图案；32-第二透明导电图案；40-导电保护图案；41-第一导电保护图案；42-第二导电保护图案；51-第一绝缘层；52-第二绝缘层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图2所示，包括衬底10、依次设置在衬底10上的信号线20、导电保护图案40、至少一层绝缘层(图2中以包含第一绝缘层51为例进行示意，图3中以包含第一绝缘层51和第二绝缘层52为例进行示意)和透明导电图案30，导电保护图案40设置在信号线20的表面，至少一层绝缘层上设置有过孔，透明导电图案30通过过孔与信号线20接触；过孔在衬底10上的正投影落入导电保护图案40在衬底10上的正投影内，导电保护图案40在衬底10上的正投影落入信号线20在衬底10上的正投影内。
需要说明的是，第一，不对信号线20进行限定，例如可以是栅线、数据线、公共电极线中任意一种。
第二，在对绝缘层进行刻蚀时，导电保护图案40用于阻止刻蚀时工艺气体对信号线20造成破坏，因此本领域技术人员应该明白，导电保护图案40最好不与刻蚀时工艺气体发生反应，或者与刻蚀时工艺气体发生反应的速率较慢，或者导电保护图案40足够厚。
其中，对于导电保护图案40的材料，可以与信号线20的材料相同，也可以不同。
第三，导电保护图案40在衬底10上的正投影落入信号线20在衬底10上的正投影内，因此，对于导电保护图案40的形状，可以如图3所示与信号线20的图案重合；也可以如图2所示落入信号线20的图案内。
第四，此处的透明导电图案30可以是用来转接信号线20与IC，也可以是当信号线20与其他导线交叠需要跳线时，采用透明导电图案30来完成信号线20断开处的信号转接。
第五，如图2所示，只有第一绝缘层51时，第一绝缘层51上设置有过孔使透明导电图案30与信号线20接触；如图3所示，当有多层绝缘层时，每层绝缘层上设置的过孔位置对应，组成一个能使透明导电图案30与信号线20接触的大过孔。
过孔在衬底10上的正投影落入导电保护图案40在衬底10上的正投影内，因此，对于导电保护图案40的形状，可以与绝缘层上用于使透明导电图案30与信号线20接触的过孔的图案重合；也可以是绝缘层上用于使透明导电图案30与信号线20接触的过孔的图案落入导电保护图案40的图案内。
本发明实施例提供一种阵列基板，在信号线20的表面形成一层导电保护图案40，这样一来，在绝缘层上刻蚀形成用于使透明导电图案30与信号线20接触的过孔时，导电保护图案40会多信号线20起到保护作用，刻蚀工艺气体不会对过孔下方的信号线20产生影响。信号线20的金属晶格状态不会遭到破坏，这样可以避免水汽进入信号线20内，从而可提高信号线20的抗腐蚀能力，避免显示不良。
优选的，信号线20包括栅线和公共电极线；导电保护图案40包括设置在栅线表面的第一导电保护图案和设置在公共电极线表面的第二导电保护图案。
当然，透明导电图案30包括与栅线接触的第一透明导电图案和与公共电极线接触的第二透明导电图案。
进一步优选的，栅线和公共电极线同层设置，第一导电保护图案和第二导电保护图案同层设置。
可选的，如图4所示，信号线20包括栅线23和数据线24，栅线23和数据线24之间还设置有层间绝缘层；导电保护图案包括设置在栅线23表面的第一导电保护图案41和设置在数据线24表面的第二导电保护图案42；透明导电图案30包括与栅线23接触的第一透明导电图案31和与数据线24接触的第二透明导电图案32。
为了避免导电保护图案40对薄膜晶体管沟道区的电子迁移率产生影响，从而影响薄膜晶体管的性能，如图5所示，本发明实施例优选的，阵列基板包含的薄膜晶体管中的沟道区在衬底10上的正投影与导电保护图案40在衬底10上的正投影不交叠。
即，导电保护图案40在满足上述条件的前提下，还进一步需不与薄膜晶体管的沟道区有交叠。也就是说，在沟道区位置处没有导电保护图案40。
薄膜晶体管中的沟道区，即为薄膜晶体管的半导体层中的沟道区，沟道区在薄膜晶体管导通后形成沟道。
为了在起到保护作用的前提下，尽量降低阵列基板的厚度，本发明实施例优选的，导电保护图案40的厚度为
例如，导电保护图案40的厚度可以为
优选的，导电保护图案40的材料与透明导电图案30的材料相同。
例如，导电保护图案40与透明导电图案30的材料可以为ITO(Indium tin oxide，氧化铟锡)。
本发明实施例提供将导电保护图案40的材料与透明导电图案30的材料设置为相同，就不会增加过孔的接触界面，也不会增加过孔的转接电阻，不会对信号加载(Loading)产生影响。
为了降低信号线20的电阻，本发明实施例优选的，信号线20包括依次设置在衬底10上的Nb合金层和Mo金属层。
其中，Nb合金层例如可以是AlNb(铝钕)合金。
本发明实施例还提供一种阵列基板的制备方法，如图6所示，所述方法包括：
S10、在衬底10上形成信号线20和导电保护图案40，导电保护图案40在衬底10上的正投影落入信号线20在衬底10上的正投影内。
S20、在形成有导电保护图案40的衬底上形成至少一层绝缘层；至少一层绝缘层上形成有过孔，过孔在衬底10上的正投影落入导电保护图案40在衬底10上的正投影内。
S30、在形成有至少一层绝缘层的衬底上形成透明导电图案30，透明导电图案30通过过孔与信号线20接触。
本发明实施例提供一种阵列基板，在信号线20的表面形成一层导电保护图案40，这样一来，在绝缘层上刻蚀形成用于使透明导电图案30与信号线20接触的过孔时，导电保护图案40会多信号线20起到保护作用，刻蚀工艺气体不会对过孔下方的信号线20产生影响。信号线20的金属晶格状态不会遭到破坏，这样可以避免水汽进入信号线20内，从而可提高信号线20的抗腐蚀能力，避免显示不良。
进一步优选的，所述方法还包括在衬底上形成半导体层，所述半导体层包括沟道区；沟道区在衬底10上的正投影与导电保护图案40在衬底10上的正投影不交叠。
通过使导电保护图案40与沟道区不交叠，可以避免导电保护图案40对薄膜晶体管沟道区的电子迁移率产生影响，从而影响薄膜晶体管的性能。
可选的，步骤S10具体包括：
S11、如图7(a)所示，在衬底10上依次形成金属薄膜和导电薄膜，并形成覆盖导电薄膜的光刻胶。
其中，当信号线20包括多层金属层时，此处的金属薄膜层应为多层。
S12、如图7(b)所示，采用半透掩膜板对光刻胶进行曝光、显影，形成光刻胶完全保留区、光刻胶半保留区、光刻胶完全去除区。
S13、如图7(c)所示，对对应于光刻胶完全去除区的导电薄膜和金属薄膜进行刻蚀，形成信号线20。
S14、如图7(d)所示，对光刻胶半保留区的光刻胶进行灰化。
S15、如图7(e)所示，对对应于光刻胶半保留区的导电薄膜进行刻蚀，形成导电保护图案40。
S16、如图7(f)所示，剥离对应于光刻胶完全保留区的光刻胶。
即，信号线20和导电保护图案40通过同一次构图工艺形成。
可选的，步骤S10具体包括：
在衬底10上形成金属薄膜，并图案化形成所述信号线20。
在形成有信号线20的衬底上形成导电薄膜，并图案化形成导电保护图案40。
即，先通过一次构图工艺形成信号线20，再通过一次构图工艺形成导电保护图案40。
如图8所示，所述方法还包括在形成有导电保护图案40的的衬底上形成至少一层绝缘层和透明导电层30以及其他膜层。
本发明实施例还提供一种显示装置，包括上述阵列基板。
其中，所述显示装置可以是显示面板，也可以是包含显示面板的显示器件。
该显示装置可以为液晶显示器、有机电致发光二极管显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供的显示装置的有益效果与上述阵列基板的有益效果相同，此处不再赘述。
当显示装置为液晶显示器(Liquid Crystal Display，LCD)时，其包括阵列基板、对盒基板以及设置在二者之间的液晶层。其中，阵列基板包括薄膜晶体管、与薄膜晶体管的第一漏电极电连接的像素电极；进一步的还可以包括公共电极。对盒基板可以包括黑矩阵和彩膜。此处，彩膜可以设置在对盒基板上，也可设置在阵列基板上；公共电极可以设置在阵列基板上，也可设置在对盒基板上。
当显示装置为有机电致发光二极管(Organic Light Emitting Diode，简称OLED)显示器时，其包括阵列基板和封装基板。其中，阵列基板包括薄膜晶体管、与薄膜晶体管的第一漏电极电连接的阳极、阴极、以及位于阳极和阴极之间的有机材料功能层。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种阵列基板的制备方法，其特征在于，包括：
在衬底上形成信号线和导电保护图案，所述导电保护图案在所述衬底上的正投影落入所述信号线在所述衬底上的正投影内；
在形成有所述导电保护图案的衬底上形成至少一层绝缘层；所述至少一层绝缘层上形成有过孔，所述过孔在所述衬底上的正投影落入所述导电保护图案在所述衬底上的正投影内；
在形成有所述至少一层绝缘层的衬底上形成透明导电图案，所述透明导电图案通过所述过孔与所述信号线接触；
形成所述信号线和所述导电保护图案的步骤，包括：
在衬底上依次形成金属薄膜和导电薄膜，并形成覆盖所述导电薄膜的光刻胶；
采用半透掩膜板对光刻胶进行曝光、显影，形成光刻胶完全保留区、光刻胶半保留区、光刻胶完全去除区；
对对应于光刻胶完全去除区的所述导电薄膜和所述金属薄膜进行刻蚀，形成所述信号线；
对光刻胶半保留区的光刻胶进行灰化；
对对应于光刻胶半保留区的所述导电薄膜进行刻蚀，形成所述导电保护图案；
剥离对应于光刻胶完全保留区的光刻胶；
或者，
在衬底上形成金属薄膜，并图案化形成所述信号线；
在形成有所述信号线的衬底上形成导电薄膜，并图案化形成所述导电保护图案；
所述信号线包括栅线和公共电极线；
所述导电保护图案包括设置在所述栅线表面的第一导电保护图案和设置在所述公共电极线表面的第二导电保护图案。
2.根据权利要求1所述的制备方法，其特征在于，所述方法还包括：在衬底上形成半导体层，所述半导体层包括沟道区；
所述沟道区在所述衬底上的正投影与所述导电保护图案在所述衬底上的正投影不交叠。
3.一种采用如权利要求1-2任一项制备方法制作的阵列基板，包括衬底，其特征在于，还包括依次设置在所述衬底上的信号线、导电保护图案、至少一层绝缘层和透明导电图案，所述导电保护图案设置在所述信号线的表面，所述至少一层绝缘层上设置有过孔，所述透明导电图案通过所述过孔与所述信号线接触；
所述过孔在所述衬底上的正投影落入所述导电保护图案在所述衬底上的正投影内，所述导电保护图案在所述衬底上的正投影落入所述信号线在所述衬底上的正投影内；
所述信号线包括栅线和公共电极线；
所述导电保护图案包括设置在所述栅线表面的第一导电保护图案和设置在所述公共电极线表面的第二导电保护图案。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板包含的薄膜晶体管中的沟道区在所述衬底上的正投影与所述导电保护图案在所述衬底上的正投影不交叠。
5.根据权利要求3所述的阵列基板，其特征在于，所述导电保护图案的厚度为200-2000Å。
6.根据权利要求3所述的阵列基板，其特征在于，所述导电保护图案的材料与所述透明导电图案的材料相同。
7.根据权利要求3所述的阵列基板，其特征在于，所述信号线包括依次设置在所述衬底上的Nb合金层和Mo金属层。
8.一种显示装置，其特征在于，包括权利要求3-7任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710897693.2A CN107706196B (zh) | 2017-09-28 | 2017-09-28 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710897693.2A CN107706196B (zh) | 2017-09-28 | 2017-09-28 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706196A CN107706196A (zh) | 2018-02-16 |
| CN107706196B true CN107706196B (zh) | 2021-05-25 |
Family
ID=61175127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710897693.2A Active CN107706196B (zh) | 2017-09-28 | 2017-09-28 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706196B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110928085B (zh) * | 2019-11-26 | 2021-01-15 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
| CN113096849B (zh) * | 2021-06-10 | 2021-09-24 | 苏州华星光电技术有限公司 | 导电银浆复合材料、显示装置及其制备方法 |
| CN118136636A (zh) * | 2024-05-06 | 2024-06-04 | 惠科股份有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484965A2 (en) * | 1990-11-09 | 1992-05-13 | Seiko Epson Corporation | Active matrix substrate |
| EP1338914A2 (en) * | 1995-11-21 | 2003-08-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| CN1664686A (zh) * | 2004-02-05 | 2005-09-07 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN103928453A (zh) * | 2013-01-11 | 2014-07-16 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
| CN104656332A (zh) * | 2015-01-28 | 2015-05-27 | 上海天马微电子有限公司 | 阵列基板及其制备方法和显示装置 |
| CN105278187A (zh) * | 2014-06-24 | 2016-01-27 | 乐金显示有限公司 | 集成有触摸屏面板的显示装置及其制造方法 |
| CN106129066A (zh) * | 2016-07-18 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及阵列基板制备方法 |
| CN106876415A (zh) * | 2017-03-20 | 2017-06-20 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| CN106876387A (zh) * | 2017-02-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN106910750A (zh) * | 2017-04-24 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100878242B1 (ko) * | 2002-10-14 | 2009-01-13 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| US7538399B2 (en) * | 2004-12-15 | 2009-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
| CN102403311B (zh) * | 2010-09-16 | 2015-07-15 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| CN105161505B (zh) * | 2015-09-28 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板 |
| CN106057824A (zh) * | 2016-08-03 | 2016-10-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2017
- 2017-09-28 CN CN201710897693.2A patent/CN107706196B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484965A2 (en) * | 1990-11-09 | 1992-05-13 | Seiko Epson Corporation | Active matrix substrate |
| EP1338914A2 (en) * | 1995-11-21 | 2003-08-27 | Samsung Electronics Co., Ltd. | Method for manufacturing liquid crystal display |
| CN1664686A (zh) * | 2004-02-05 | 2005-09-07 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN103928453A (zh) * | 2013-01-11 | 2014-07-16 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
| CN103208491A (zh) * | 2013-02-25 | 2013-07-17 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN105278187A (zh) * | 2014-06-24 | 2016-01-27 | 乐金显示有限公司 | 集成有触摸屏面板的显示装置及其制造方法 |
| CN104656332A (zh) * | 2015-01-28 | 2015-05-27 | 上海天马微电子有限公司 | 阵列基板及其制备方法和显示装置 |
| CN106129066A (zh) * | 2016-07-18 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及阵列基板制备方法 |
| CN106876387A (zh) * | 2017-02-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制造方法 |
| CN106876415A (zh) * | 2017-03-20 | 2017-06-20 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| CN106910750A (zh) * | 2017-04-24 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板以及阵列基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706196A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108470717B (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
| US11257957B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| US20220407023A1 (en) | Stretchable display panel and method for manufacturing same, and display device | |
| US10964790B1 (en) | TFT substrate and manufacturing method thereof | |
| CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
| CN110164873B (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| KR20100094817A (ko) | 어레이 기판의 제조방법 | |
| US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| CN109742114B (zh) | 显示背板制作方法及显示背板、显示装置 | |
| WO2021036840A1 (zh) | 显示基板及其制造方法、显示装置 | |
| US9490271B2 (en) | Array substrate having jump wire connecting first and second wirings | |
| WO2016201868A1 (zh) | 阵列基板及其制作方法、显示器件 | |
| KR101922937B1 (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| CN107706196B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| WO2016145769A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN109727920B (zh) | Tft基板的制作方法及tft基板 | |
| KR20120111637A (ko) | 광 감지 센서 | |
| US20220416007A1 (en) | Array substrate, method for manufacturing same, display panel, and display device | |
| US11882716B2 (en) | Display panel, method for manufacturing same, and display apparatus | |
| US9905592B2 (en) | Method for manufacturing TFT, array substrate and display device | |
| US20210074742A1 (en) | Manufacturing method of array substrate and array substrate | |
| US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
| US9659975B2 (en) | Fabrication methods of transparent conductive electrode and array substrate | |
| CN111415995A (zh) | 一种显示面板、其制作方法及显示装置 | |
| CN106125440B (zh) | 阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |