CN107706187B - 三维存储器及其形成方法 - Google Patents

三维存储器及其形成方法 Download PDF

Info

Publication number
CN107706187B
CN107706187B CN201711182126.5A CN201711182126A CN107706187B CN 107706187 B CN107706187 B CN 107706187B CN 201711182126 A CN201711182126 A CN 201711182126A CN 107706187 B CN107706187 B CN 107706187B
Authority
CN
China
Prior art keywords
contact hole
layer
external zones
step structure
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711182126.5A
Other languages
English (en)
Other versions
CN107706187A (zh
Inventor
高倩
何欢
高晶
黄攀
杨川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711182126.5A priority Critical patent/CN107706187B/zh
Publication of CN107706187A publication Critical patent/CN107706187A/zh
Application granted granted Critical
Publication of CN107706187B publication Critical patent/CN107706187B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种三维存储器及其形成方法，属于半导体技术领域。所述方法包括：提供衬底，衬底包括***区和核心区；在核心区上形成台阶结构；形成覆盖***区及台阶结构的保护层；去除覆盖***区的保护层；在***区及剩余的保护层上形成阻挡层；刻蚀阻挡层，在含有保护层的台阶结构上形成第一接触孔，并在***区上形成第二接触孔。本发明中的方法，可以有效地防止在台阶结构上形成接触孔的过程中，栅极线层中的钨与反应气体发生化学反应而在接触孔的底部生成化合物残留，从而有效的保障了台阶结构上形成的接触孔的电性，进而提高了三维存储器成品的良率。

Description

三维存储器及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器及其形成方法。
背景技术
随着人们对存储容量需求的提升，三维存储器应运而生。现有的三维存储器形成方法，如图1至图6所示的结构变化示意图，主要包括：1)提供含有***区(包括栅极结构、左侧P阱、N阱)和核心区(包括右侧P阱)的衬底，在核心区上形成台阶结构，并沉积四乙氧基硅烷(TEOS)形成阻挡层；2)刻蚀阻挡层以在台阶结构上形成第一接触孔凹槽；3)在第一接触孔凹槽的侧壁和底部沉积氮化硅层；4)刻蚀阻挡层以在***区上形成第二接触孔凹槽；5)去除第一接触孔凹槽底部的氮化硅层；6)在当前的第一接触孔凹槽和第二接触孔凹槽中沉积钨形成对应的第一接触孔和第二接触孔。其中，在步骤3)沉积氮化硅的过程中，栅极线层(GL Tier)中的钨通常会与沉积氮化硅的反应气体中的氨气(NH3)发生化学反应而在第一接触孔凹槽的底部生成化合物WxNy残留，如图7至图9所示的使用专用设备拍摄的照片，可清晰的看到在凹槽底部形成厚度在8.05纳米左右的WxNy残留；而在步骤5)中，去除第一接触孔凹槽底部的氮化硅层的过程中，又很难将化合物WxNy残留去除，从而会严重影响后续形成的第一接触孔的电性，使得最终的三维存储器成品良率大大降低。
发明内容
为解决现有技术的不足，本发明提供一种三维存储器及其形成方法。
一方面，本发明提供一种三维存储器形成方法，包括：
提供衬底，所述衬底包括***区和核心区；
在所述核心区上形成台阶结构；
形成覆盖所述***区及所述台阶结构的保护层；
去除覆盖所述***区的保护层；
在所述***区及剩余的保护层上形成阻挡层；
刻蚀所述阻挡层，在含有保护层的台阶结构上形成第一接触孔，并在所述***区上形成第二接触孔。
可选地，所述在所述核心区上形成台阶结构，具体包括：
在所述核心区上形成叠层结构，所述叠层结构包括多层交错沉积的氮化物层和氧化物层，氮化物层形成于相邻的氧化物层之间；
刻蚀所述叠层结构形成台阶结构。
可选地，所述形成覆盖所述***区及所述台阶结构的保护层，具体为：采用化学气相沉积法在所述***区及所述台阶结构上沉积氧化物形成氧化物层，并在所述氧化物层上沉积氮化硅，形成覆盖所述***区及所述台阶结构的保护层。
可选地，去除覆盖所述***区的保护层，具体为：采用干法刻蚀工艺去除覆盖所述***区的保护层。
可选地，所述在所述***区及剩余的保护层上形成阻挡层，具体为：将四乙氧基硅烷作为前驱反应物，采用低压化学气相沉积或者等离子体化学气象沉积的方法，在所述***区及剩余的保护层上形成阻挡层。
可选地，所述刻蚀所述阻挡层，在含有保护层的台阶结构上形成第一接触孔，并在所述***区上形成第二接触孔，具体包括：
刻蚀所述阻挡层至漏出保护层的部分上表面，形成第一接触孔凹槽；
在所述第一接触孔凹槽的侧壁及底部形成间隙壁层；
刻蚀所述阻挡层至漏出所述***区的部分上表面，形成第二接触孔凹槽；
刻蚀所述第一接触孔凹槽中的间隙壁层的底部至呈现所述台阶结构的上表面；
在当前的第一接触孔凹槽及第二接触孔凹槽中沉积金属后，进行平坦化处理形成对应的第一接触孔和第二接触孔。
可选地，所述在所述第一接触孔凹槽的侧壁及底部形成间隙壁层，具体为：采用化学气相沉积法在所述第一接触孔凹槽的侧壁及底部沉积氮化硅形成间隙壁层。
可选地，在当前的第一接触孔凹槽及第二接触孔凹槽中沉积钨形成对应的第一接触孔和第二接触孔。
另一方面，本发明提供一种三维存储器，包括：
衬底，所述衬底包括***区和核心区；
形成于所述核心区上的台阶结构；
形成于所述台阶结构上的保护层；
穿通所述保护层，与所述台阶结构上表面接触的第一接触孔；
形成于所述***区上的第二接触孔。
可选地，所述保护层，具体包括：氧化物层和形成于所述氧化物层上的氮化硅层。
本发明的优点在于：
本发明中，在形成台阶结构上的接触孔之前，通过在台阶结构上形成保护层，有效地防止了在接触孔侧壁及底部沉积氮化硅的过程中，栅极线层(GL Tier)中的钨与沉积氮化硅的反应气体中的氨气发生化学反应而在接触孔的底部生成化合物残留，从而有效的保障了台阶结构上形成的接触孔的电性，进而提高了三维存储器成品的良率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
附图1至附图6为现有技术中三维存储器形成方法中的结构变化示意图；
附图7至附图9为专业设备拍摄的现有技术中三维存储器形成过程中形成的WxNy残留；
附图10为本发明提供的三维存储器形成方法流程图；
附图11至附图20为本发明提供的三维存储器形成方法中结构变化示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
根据本发明的实施方式，提供一种三维存储器形成方法，如图10所示，包括：
提供衬底，衬底包括***区(Periphery)和核心区(Core)；
在核心区上形成台阶结构；
形成覆盖***区及台阶结构的保护层；
去除覆盖***区的保护层；
在***区及剩余的保护层上形成阻挡层；
刻蚀阻挡层，在含有保护层的台阶结构上形成第一接触孔(Contact Hole，简称CT)，并在***区上形成第二接触孔。
根据本发明的实施方式，如图11所示，衬底包括***区(Periphery)和核心区(Core)，其中，***区包括：左侧的P阱(P-Well，简称PW)、N阱(N-Well，简称NW)和栅极结构；核心区为右侧的P阱。
根据本发明的实施方式，在核心区上形成台阶结构(Nitride and OxideDeposit/Tier Etch，即NO DEP/Tier ET)，如图12所示，具体包括：
在核心区上形成叠层结构，叠层结构包括多层交错沉积的氮化物层(图中未示出)和氧化物层(图中未示出)，氮化物层形成于相邻的氧化物层之间；刻蚀叠层结构形成台阶结构。
根据本发明的实施方式，形成覆盖***区及台阶结构的保护层(Oxide and SiNDeposit，即OX/SIN DEP)，如图13所示，具体为：采用化学气相沉积法(Chemical VaporDisposition，简称CVD)在***区及台阶结构上沉积氧化物(Oxide)形成氧化物层(图中未示出)，并在氧化物层上沉积氮化硅(图中未示出)，形成覆盖***区及台阶结构的保护层。
根据本发明的实施方式，去除覆盖***区的保护层(Periphery Oxide and SiNEtch，即Periphery OX/SIN ET)，如图14所示，具体为：采用干法刻蚀(Dry Etch)工艺去除覆盖***区的保护层。
根据本发明的实施方式，在***区及剩余的保护层上形成阻挡层(TEOS Deposit，即TEOS DEP)，如图15所示，具体为：将四乙氧基硅烷(TEOS)作为前驱反应物，采用低压化学气相沉积(Low Pressure Chemical Vapor Depositio，简称LPCVD)或者等离子体化学气象沉积(Plasma Enhanced Chemical Vapor Deposition，简称PECVD)的方法，在***区及剩余的保护层上沉积二氧化硅形成阻挡层。
根据本发明的实施方式，刻蚀阻挡层，在含有保护层的台阶结构上形成第一接触孔，并在***区上形成第二接触孔，如图16至图20所示，具体包括：
刻蚀阻挡层至漏出保护层的部分上表面，形成第一接触孔凹槽(Contact Hole-Upper Contact Hole Lower Contact Hole Etch，即CT UTLT ET)；
在第一接触孔凹槽的侧壁及底部形成间隙壁层(Contact Hole-Upper ContactHole Lower Contact Hole Spacer SiN Deposit，即CT UTLT SPA SIN DEP)；
刻蚀阻挡层至漏出***区的部分上表面，形成第二接触孔凹槽(PeripheryContact Hole Etch，即PC ET)；
刻蚀第一接触孔凹槽中的间隙壁层的底部至呈现台阶结构的上表面(ContactHole-Upper Contact Hole Lower Contact Hole Spacer Etch，即CT UTLT SPA ET)；
在当前的第一接触孔凹槽及第二接触孔凹槽中沉积金属后，进行平坦化处理形成对应的第一接触孔和第二接触孔(Contact Hole Metal Deposit/CMP，即CT M DEP/CMP)。
其中，在第一接触孔凹槽的侧壁及底部形成间隙壁层，具体为：采用化学气相沉积法(Chemical Vapor Disposition，简称CVD)在第一接触孔凹槽的侧壁及底部沉积氮化硅形成间隙壁层。
其中，在当前的第一接触孔凹槽及第二接触孔凹槽中沉积金属形成对应的第一接触孔和第二接触孔，具体为：在当前的第一接触孔凹槽及第二接触孔凹槽中沉积钨(W)形成对应的第一接触孔和第二接触孔。
其中，平坦化处理，具体为采用化学机械研磨(Chemical Mechanical Polish，简称CMP)工艺进行平坦化处理。
进一步地，在本实施例中，形成的保护层作为在刻蚀形成第一接触孔凹槽时的刻蚀停止层，其有效的防止了后续在第一接触孔凹槽中沉积间隙壁层时，栅极线层(GL Tier)中的钨与沉积间隙壁层的反应气体发生化学反应，即防止了WxNy化合物残留的形成，从而有效的保障了第一接触孔的电性。
实施例二
根据本发明的实施方式，提供一种三维存储器，包括：
衬底，衬底包括***区和核心区；
形成于核心区上的台阶结构；
形成于台阶结构上的保护层；
穿通保护层，与台阶结构上表面接触的第一接触孔；
形成于***区上的第二接触孔。
其中，台阶结构，具体为：多层交错沉积的氮化物层和氧化物层，氮化物层形成于相邻的氧化物层之间；
其中，保护层，具体包括：氧化物层和形成于氧化物层上的氮化硅层。
本发明中，在形成台阶结构上的接触孔之前，通过在台阶结构上形成保护层，有效地防止了在接触孔侧壁及底部沉积氮化硅的过程中，栅极线层中的钨与沉积氮化硅的反应气体中的氨气发生化学反应而在接触孔的底部生成化合物残留，从而有效的保障了台阶结构上形成的接触孔的电性，进而提高了三维存储器成品的良率。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种三维存储器形成方法，其特征在于，包括：
提供衬底，所述衬底包括***区和核心区；
在所述核心区上形成台阶结构；
形成覆盖所述***区及所述台阶结构的保护层；
去除覆盖所述***区的保护层；
在所述***区及剩余的保护层上形成阻挡层；
刻蚀所述阻挡层及部分剩余的保护层，在含有保护层的台阶结构上形成含有间隙壁层的第一接触孔，并在所述***区上形成第二接触孔。
2.根据权利要求1所述的方法，其特征在于，所述在所述核心区上形成台阶结构，具体包括：
在所述核心区上形成叠层结构，所述叠层结构包括多层交错沉积的氮化物层和氧化物层，氮化物层形成于相邻的氧化物层之间；
刻蚀所述叠层结构形成台阶结构。
3.根据权利要求1所述的方法，其特征在于，所述形成覆盖所述***区及所述台阶结构的保护层，具体为：采用化学气相沉积法在所述***区及所述台阶结构上沉积氧化物形成氧化物层，并在所述氧化物层上沉积氮化硅，形成覆盖所述***区及所述台阶结构的保护层。
4.根据权利要求1所述的方法，其特征在于，去除覆盖所述***区的保护层，具体为：采用干法刻蚀工艺去除覆盖所述***区的保护层。
5.根据权利要求1所述的方法，其特征在于，所述在所述***区及剩余的保护层上形成阻挡层，具体为：将四乙氧基硅烷作为前驱反应物，采用低压化学气相沉积或者等离子体化学气象沉积的方法，在所述***区及剩余的保护层上形成阻挡层。
6.根据权利要求1所述的方法，其特征在于，所述刻蚀所述阻挡层及部分剩余的保护层，在含有保护层的台阶结构上形成含有间隙壁层的第一接触孔，并在所述***区上形成第二接触孔，具体包括：
刻蚀所述阻挡层至漏出保护层的部分上表面，形成第一接触孔凹槽；
在所述第一接触孔凹槽的侧壁及底部形成间隙壁层；
刻蚀所述阻挡层至漏出所述***区的部分上表面，形成第二接触孔凹槽；
刻蚀所述第一接触孔凹槽中的间隙壁层的底部至呈现所述台阶结构的上表面；
在当前的第一接触孔凹槽及第二接触孔凹槽中沉积金属后，进行平坦化处理形成对应的第一接触孔和第二接触孔。
7.根据权利要求6所述的方法，其特征在于，所述在所述第一接触孔凹槽的侧壁及底部形成间隙壁层，具体为：采用化学气相沉积法在所述第一接触孔凹槽的侧壁及底部沉积氮化硅形成间隙壁层。
8.根据权利要求6所述的方法，其特征在于，在当前的第一接触孔凹槽及第二接触孔凹槽中沉积钨形成对应的第一接触孔和第二接触孔。
CN201711182126.5A 2017-11-23 2017-11-23 三维存储器及其形成方法 Active CN107706187B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711182126.5A CN107706187B (zh) 2017-11-23 2017-11-23 三维存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711182126.5A CN107706187B (zh) 2017-11-23 2017-11-23 三维存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN107706187A CN107706187A (zh) 2018-02-16
CN107706187B true CN107706187B (zh) 2019-03-19

Family

ID=61180626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711182126.5A Active CN107706187B (zh) 2017-11-23 2017-11-23 三维存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN107706187B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807404B (zh) * 2018-06-01 2020-04-28 长江存储科技有限责任公司 半导体制造方法及半导体结构
CN109920791B (zh) * 2019-03-15 2021-05-04 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN114093884A (zh) * 2020-11-03 2022-02-25 长江存储科技有限责任公司 半导体器件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900648A (zh) * 2014-03-07 2015-09-09 三星电子株式会社 三维半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046439A (ja) * 2014-08-25 2016-04-04 株式会社東芝 半導体装置およびその製造方法
US9401309B2 (en) * 2014-08-26 2016-07-26 Sandisk Technologies Llc Multiheight contact via structures for a multilevel interconnect structure
KR102310511B1 (ko) * 2014-12-19 2021-10-08 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR102437779B1 (ko) * 2015-08-11 2022-08-30 삼성전자주식회사 3차원 반도체 메모리 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900648A (zh) * 2014-03-07 2015-09-09 三星电子株式会社 三维半导体器件

Also Published As

Publication number Publication date
CN107706187A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107706187B (zh) 三维存储器及其形成方法
CN102005398B (zh) 在基材上形成穿导孔的方法及具有穿导孔的基材
CN102543944B (zh) 半导体器件及其制造方法
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
TW410425B (en) Method for forming dual damascene contacts
US9224794B2 (en) Embedded memory device having MIM capacitor formed in excavated structure
TW200301933A (en) Double pullback method of filing an isolation trench
CN101253602A (zh) 具有在退火的高-k栅介电层上形成的金属栅电极的半导体器件
US20060038293A1 (en) Inter-metal dielectric fill
CN103681452B (zh) 沟渠绝缘工艺
CN107946302A (zh) 半导体存储器及其制造方法
CN109148258A (zh) 形成氧化层的方法
CN109638017A (zh) 防止***电路受损的方法及结构
CN103855079B (zh) 埋入式字线结构及其形成方法
CN101673703A (zh) 浅槽隔离结构的制作方法
CN105575968B (zh) 一种嵌入式闪存及其制备方法、电子装置
CN102569162A (zh) 浅沟槽隔离结构的形成方法
CN103367225B (zh) 沟槽制备方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN103594414B (zh) 沟槽隔离结构及其形成方法
US8133779B2 (en) Method of fabricating a semiconductor device
CN102760691B (zh) 硅通孔的形成方法
CN107994028B (zh) 三维存储器及其形成方法
CN105810637B (zh) 一种3d nand***器件的集成方法
CN104347489A (zh) 导电插塞的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant