CN107704403A - 一种优化主背板信号传输的装置及方法 - Google Patents

一种优化主背板信号传输的装置及方法 Download PDF

Info

Publication number
CN107704403A
CN107704403A CN201710900309.XA CN201710900309A CN107704403A CN 107704403 A CN107704403 A CN 107704403A CN 201710900309 A CN201710900309 A CN 201710900309A CN 107704403 A CN107704403 A CN 107704403A
Authority
CN
China
Prior art keywords
slimline
backboard
mainboard
interfaces
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710900309.XA
Other languages
English (en)
Other versions
CN107704403B (zh
Inventor
刘艳霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201710900309.XA priority Critical patent/CN107704403B/zh
Publication of CN107704403A publication Critical patent/CN107704403A/zh
Application granted granted Critical
Publication of CN107704403B publication Critical patent/CN107704403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种优化主背板信号传输的装置及方法，电路包括主板、背板和连接两者的线缆，其特征是：所述线缆的两端分别连接主板、背板上对应的slimline接口，主板端多个slimline接口均连接CPU的I2C信号输出端，背板端通过相应的slimline接口将I2C信号发送给CPLD。方法包括将主板和背板通过线缆连接，所述线缆的两端分别连接主板、背板上对应的slimline接口；将主板端的多个slimline接口均连接CPU的I2C信号输出端，CPLD通过对新增的slimline线缆在位信号的判断并按照既定优先级规则选择I2C通道实现I2C解析。本发明设计结构简单，在不增加成本的前提下，使***配置更加灵活，且提高了***的可靠性。

Description

一种优化主背板信号传输的装置及方法
技术领域
本发明涉及计算机技术领域,具体地说是一种优化主背板信号传输的装置及方法。
背景技术
NVMe(Non-Volatile Memory express，非易失性存储器标准)作为一种新的可扩展存储应用协议,因其具有高IOPS(Input/Output Per Second，吞吐量)、低延迟、低功耗等优势,能够充分发挥PCIe SSD(PCIe，peripheral component interconnect express，一种高速串行计算机扩展总线标准；SSD，Solid State Drives，固态硬盘)性能，从而在企业级、大数据场景中，得到了越来越广泛的应用。
NVMe SSD是基于PCIe总线与CPU进行通信的，通过高速线缆和背板作为载体实现互联互通。如图1所示，背板设计中，CPU HP_I2C信号一般是通过第一个slimline0接口连接到背板上的CPLD进行解析实现NVMe SSD点灯控制。
这种方式需要第一个slimline接口线缆必须连接，若该线缆未连接或者发生意外状况造成链路断开，主板端的I2C信号将无法传递到背板CPLD(Complex ProgrammableLogic Device复杂可编程逻辑器件)，背板上其他3个正常工作的NVMe SSD状态灯将不能被控制，同时CPU也接收不到背板端的硬盘在位信息等。
发明内容
本发明的目的在于提供一种优化主背板信号传输的装置及方法，用于解决某slimline接口线缆未连接或者其他链路意外断开情况下，主背板间无法进行I2C通信的问题。
本发明解决其技术问题所采用的技术方案是：一种优化主背板信号传输的装置，包括主板、背板和连接两者的线缆，所述线缆的两端分别连接主板、背板上对应的slimline接口，主板端多个slimline接口均连接CPU的I2C信号输出端，背板端通过相应的slimline接口将I2C信号发送给CPLD。
进一步地，所述主板端slimline接口接地，背板端slimline接口上拉，CPLD通过检测背板端slimline接口电平信号，对I2C信号通道进行选通。
进一步地，所述背板端slimline接口通过上拉电阻连接电源VDD。
一种优化主背板信号传输的方法，包括以下步骤：
将主板和背板通过线缆连接，所述线缆的两端分别连接主板、背板上对应的slimline接口；
将主板端的多个slimline接口均连接CPU的I2C信号输出端，通过背板端相应的slimline接口将I2C信号发送给CPLD。
进一步地，所述方法还包括背板端选通I2C信号的步骤，具体实现过程为：
将主板端slimline接口接地，背板端slimline接口上拉；
CLPD通过检测背板端slimline接口电平信号的高低，对I2C通道进行选通。
进一步地，所述背板端slimline接口通过上拉电阻连接电源VDD。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
1、将主板上的多个slimline接口均连接I2C信号，相对应的背板上的slimline接口均连接CPLD，即使在slimline_0接口故障时，主背板间依然可以进行I2C通信，保证计算机的正常工作，且设计结构简单，在不增加成本的前提下，使***配置更加灵活，且提高了***的可靠性。
2、对多个slimline接口的I2C通道设置了CPLD判断逻辑，保证***正常有序的工作。潜在提升产品形象和竞争力。
附图说明
图1是现有技术中主背板连接示意图；
图2是本发明主背板互联拓扑概图；
图3是本发明中主背板连接示意图；
图4是本发明方法的流程示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
以下实施例以NVMe 4端口为例进行说明，但同样适用于其他NVMe端口数背板的设计改进。
如图2所示，NVMe SSD是基于PCIe总线与CPU进行通信的，通过高速线缆和背板作为载体实现互联互通。在本发明中，线缆端子(主板端)以及对应的主板/背板高速接口(背板端)采用符合SFF-9402规范的slimline接口，连接SSD硬盘端采用符合SFF-8639规范的接口。
在图1的背板设计中，CPU的I2C信号一般是通过第一个slimline0接口连接到背板上的CPLD进行解析实现NVMe SSD点灯控制。
如图3所示，本发明的一种优化主背板信号传输的装置，包括主板、背板和连接两者的线缆(cable)，线缆的两端分别连接主板、背板上对应的slimline接口，例如主板端的slimline_0接口连接背板端的slimline_0接口。主板端上的slimline接口均连接CPU的I2C信号输出端，背板端通过相应的slimline接口将I2C信号发送给CPLD。即4个I2C通道均连接到CPLD。此时，即使发生第一个或有其他某个线缆没有连接，主板端的I2C信号仍然有物理通路连接到背板，不影响两者的通信。
有4个I2C通道连接到了CPLD，需要CPLD选择通道进行解析。本实施例的解决方案是在slimline接口中选择1pin CPRNT#(CPRNT是Cable Present的缩写，#代表这个信号是低电平有效)设定为线缆是否在位的判断信号，并连接到CPLD。具体实现方案是主板端slimline接GND，背板端slimline上拉(高电平)，通过上拉电阻连接电源VDD实现上拉。若有线缆***，背板端该pin则变为低电平，CPLD接收到该信号变低，即知晓该接口有线缆***。
CPLD通过监测4个slimline接口的线缆在位信号情况来进行I2C通道选择，优先级从slimline_0到slimline_3依次降低。CPLD通过读取4个slimline接口的CPRNT#电平即可获知线缆是否在位(***)。实际只会选择一组I2C来进行解析。举例来说，若检测到Slimline_0线缆***，则解析slimline_0的I2C信号，其余I2C通道不予处理；若slimline_0无线缆***，而检测到slimline_1有***，则解析slimline_1的I2C，依次类推。从而实现CPLD通过判断线缆在位情况自动选择I2C解析通道，解决了改进前设计方案中对线缆连接端口的限制问题。当然slimline的优先级可自定义，均在本发明的保护范围内。
如图4所示，本发明的一种优化主背板信号传输的方法，包括以下步骤：
S1，将主板和背板通过线缆连接，所述线缆的两端分别连接主板、背板上对应的slimline接口；
S2，将主板端的多个slimline接口均连接CPU的I2C信号输出端，通过背板端相应的slimline接口将I2C信号发送给CPLD。
步骤S1中，连接主板与背板的slimline接口是相互对应的，例如主板端的slimline_0接口连接背板端相对应的slimline_0接口。
步骤S2中，主板端上的slimline接口均连接CPU的I2C信号输出端，背板端通过相应的slimline接口将I2C信号发送给CPLD。即4个I2C通道均连接到CPLD。此时，即使发生第一个或有其他某个线缆没有连接，主板端的I2C信号仍然有物理通路连接到背板，不影响两者的通信。
通过步骤S1、S2的操作后，有4个I2C通道连接到了CPLD，此时需要CPLD选择通道进行解析。本实施例的解决方案是在slimline接口中选择1pin CPRNT#(CPRNT是CablePresent的缩写，#代表这个信号是低电平有效)设定为线缆是否在位的判断信号，并连接到CPLD。具体实现方案是主板端slimline接GND，背板端slimline上拉(高电平)，通过上拉电阻连接电源VDD实现上拉。若有线缆***，背板端该pin则变为低电平，CPLD接收到该信号变低，即知晓该接口有线缆***。
CPLD通过监测4个slimline接口的线缆在位信号情况来进行I2C通道选择，优先级从slimline_0到slimline_3依次降低。CPLD通过读取4个slimline接口的CPRNT#电平即可获知线缆是否在位(***)。实际只会选择一组I2C来进行解析。举例来说，若检测到slimline_0线缆***，则解析slimline_0的I2C信号，其余I2C通道不予处理；若slimline_0无线缆***，而检测到slimline_1有***，则解析slimline_1的I2C信号，依次类推。从而实现CPLD通过判断线缆在位情况自动选择I2C解析通道，解决了改进前设计方案中对线缆连接端口的限制问题。当然slimline的优先级可自定义，均在本发明的保护范围内。
以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。

Claims (6)

1.一种优化主背板信号传输的装置，包括主板、背板和连接两者的线缆，其特征是：所述线缆的两端分别连接主板、背板上对应的slimline接口，主板端多个slimline接口均连接CPU的I2C信号输出端，背板端通过相应的slimline接口将I2C信号发送给CPLD。
2.根据权利要求1所述的一种优化主背板信号传输的装置，其特征是：所述主板端slimline接口接地，背板端slimline接口上拉，CPLD通过检测背板端slimline接口电平信号，对I2C信号通道进行选通。
3.根据权利要求2所述的一种优化主背板信号传输的装置，其特征是：所述背板端slimline接口通过上拉电阻连接电源VDD。
4.一种优化主背板信号传输的方法，其特征是：包括以下步骤：
将主板和背板通过线缆连接，所述线缆的两端分别连接主板、背板上对应的slimline接口；
将主板端的多个slimline接口均连接CPU的I2C信号输出端，通过背板端相应的slimline接口将I2C信号发送给CPLD。
5.根据权利要求4所述的一种优化主背板信号传输的方法，其特征是：所述方法还包括背板端选通I2C信号的步骤，具体实现过程为：
将主板端slimline接口接地，背板端slimline接口上拉；
CLPD通过检测背板端slimline接口电平信号的高低，对I2C通道进行选通。
6.根据权利要求5所述的一种优化主背板信号传输的方法，其特征是：所述背板端slimline接口通过上拉电阻连接电源VDD。
CN201710900309.XA 2017-09-28 2017-09-28 一种优化主背板信号传输的装置及方法 Active CN107704403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710900309.XA CN107704403B (zh) 2017-09-28 2017-09-28 一种优化主背板信号传输的装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710900309.XA CN107704403B (zh) 2017-09-28 2017-09-28 一种优化主背板信号传输的装置及方法

Publications (2)

Publication Number Publication Date
CN107704403A true CN107704403A (zh) 2018-02-16
CN107704403B CN107704403B (zh) 2021-05-25

Family

ID=61174597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710900309.XA Active CN107704403B (zh) 2017-09-28 2017-09-28 一种优化主背板信号传输的装置及方法

Country Status (1)

Country Link
CN (1) CN107704403B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825679A (zh) * 2019-11-08 2020-02-21 苏州浪潮智能科技有限公司 一种背板信息的获取方法、设备以及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987839A (zh) * 2005-12-20 2007-06-27 英业达股份有限公司 Pci－e总线自动配置***
CN102955733A (zh) * 2012-11-12 2013-03-06 中兴通讯股份有限公司 一种单板热插拔检测方法及装置
CN103617145A (zh) * 2013-12-04 2014-03-05 包头市稀宝博为医疗***有限公司 一种自定义总线及其实现方法
US20140125128A1 (en) * 2012-11-07 2014-05-08 Electronics And Telecommunications Research Institute Power redundancy apparatus for rack-mounted server
CN105955898A (zh) * 2016-05-25 2016-09-21 浪潮电子信息产业股份有限公司 一种兼容SAS硬盘与NVMe硬盘的硬盘背板
CN106250340A (zh) * 2016-07-27 2016-12-21 杭州宏杉科技有限公司 一种硬件控制电路及其控制方法
CN206162320U (zh) * 2016-11-02 2017-05-10 郑州云海信息技术有限公司 一种多用途互联转接板
CN206312134U (zh) * 2016-12-29 2017-07-07 郑州云海信息技术有限公司 一种适用于多路服务器的转接装置
CN106959932A (zh) * 2017-04-14 2017-07-18 广东浪潮大数据研究有限公司 一种自动切换PCIe信号的Riser卡设计方法
CN107132888A (zh) * 2017-05-02 2017-09-05 郑州云海信息技术有限公司 一种sata＆nvme复合硬盘背板及其应用方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1987839A (zh) * 2005-12-20 2007-06-27 英业达股份有限公司 Pci－e总线自动配置***
US20140125128A1 (en) * 2012-11-07 2014-05-08 Electronics And Telecommunications Research Institute Power redundancy apparatus for rack-mounted server
CN102955733A (zh) * 2012-11-12 2013-03-06 中兴通讯股份有限公司 一种单板热插拔检测方法及装置
CN103617145A (zh) * 2013-12-04 2014-03-05 包头市稀宝博为医疗***有限公司 一种自定义总线及其实现方法
CN105955898A (zh) * 2016-05-25 2016-09-21 浪潮电子信息产业股份有限公司 一种兼容SAS硬盘与NVMe硬盘的硬盘背板
CN106250340A (zh) * 2016-07-27 2016-12-21 杭州宏杉科技有限公司 一种硬件控制电路及其控制方法
CN206162320U (zh) * 2016-11-02 2017-05-10 郑州云海信息技术有限公司 一种多用途互联转接板
CN206312134U (zh) * 2016-12-29 2017-07-07 郑州云海信息技术有限公司 一种适用于多路服务器的转接装置
CN106959932A (zh) * 2017-04-14 2017-07-18 广东浪潮大数据研究有限公司 一种自动切换PCIe信号的Riser卡设计方法
CN107132888A (zh) * 2017-05-02 2017-09-05 郑州云海信息技术有限公司 一种sata＆nvme复合硬盘背板及其应用方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
朱琳等: "《基于CPLD的可管理SAS硬盘背板设计》", 《电子元件及应用》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110825679A (zh) * 2019-11-08 2020-02-21 苏州浪潮智能科技有限公司 一种背板信息的获取方法、设备以及存储介质

Also Published As

Publication number Publication date
CN107704403B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
US8615611B2 (en) Devices and methods for transmitting USB data over DisplayPort transmission media
CN107729220B (zh) 一种实现多NVMe硬盘背板点灯的设计方法
CN110377553B (zh) 一种检测硬盘背板与主板port对应关系的方法及装置
US10282341B2 (en) Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
WO2019024436A1 (zh) 一种提升双网卡ncsi管理***切换效率的***及方法
CN107577569A (zh) 一种服务器硬盘连接结构及其应用方法
KR20090077015A (ko) 듀얼-모드 메모리 상호접속을 포함하는 메모리 제어기
US9910814B2 (en) Method, apparatus and system for single-ended communication of transaction layer packets
CN101557379B (zh) 一种pcie接口的链路重组方法和装置
US9043649B2 (en) Method and apparatus for output of high-bandwidth debug data/traces in ICS and SoCs using embedded high speed debug
CN106959932A (zh) 一种自动切换PCIe信号的Riser卡设计方法
CN112799985B (zh) Usb接口控制方法、usb控制电路及智能网联设备主板
CN104965168A (zh) 一种用于集成电路测试的fpga配置***及方法
US8180935B2 (en) Methods and apparatus for interconnecting SAS devices using either electrical or optical transceivers
CN219225016U (zh) 一种Retimer芯片的FPGA原型测试板
CN107943733A (zh) 一种单板间并行总线的互联方法
CN109062831A (zh) 一种能自动调整硬盘背板上硬盘灯的控制总线电路
CN107704403A (zh) 一种优化主背板信号传输的装置及方法
CN106603276A (zh) 一种serdes链路组的故障处理方法和故障处理装置
CN109407574A (zh) 一种多总线可选择输出控制装置及其方法
CN113220614A (zh) 一种自适应管理i2c和i3c设备的方法、***及介质
CN104460857A (zh) 一种高速外设部件互连标准卡及其使用方法和装置
CN108183705B (zh) 一种服务器***单向总线传输方法
CN109815169A (zh) 一种存储设备及其存储链路自适应的方法
CN106446311A (zh) Cpu告警电路及告警方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant