CN107689392A - 垂直型存储器件 - Google Patents

垂直型存储器件 Download PDF

Info

Publication number
CN107689392A
CN107689392A CN201710541567.3A CN201710541567A CN107689392A CN 107689392 A CN107689392 A CN 107689392A CN 201710541567 A CN201710541567 A CN 201710541567A CN 107689392 A CN107689392 A CN 107689392A
Authority
CN
China
Prior art keywords
layer
gate electrode
memory device
vertical
etching control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710541567.3A
Other languages
English (en)
Other versions
CN107689392B (zh
Inventor
南泌旭
金成吉
崔至薰
S.金
安宰永
金泓奭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107689392A publication Critical patent/CN107689392A/zh
Application granted granted Critical
Publication of CN107689392B publication Critical patent/CN107689392B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种垂直型存储器件可以包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。蚀刻控制层可以包括用碳、N型杂质或P型杂质掺杂的多晶硅层，或者可以包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。第一替代栅电极的厚度可以与第二替代栅电极的厚度相同，或者第一替代栅电极可以比第二替代栅电极更厚。

Description

垂直型存储器件
技术领域
本公开涉及存储器件，且更具体地，涉及垂直型存储器件。
背景技术
电子产品在尺寸上正逐渐减小，但仍被期望执行高容量数据处理。因此，期望增加这样的电子产品中使用的存储器件的集成度。已经提出了提高存储器件的集成度的一种可行方法，在该方法中使用了具有垂直晶体管结构而非平面晶体管结构的垂直型存储器件。
发明内容
本公开可以提供一种可以更可靠且更易制造的垂直型存储器件。
根据本公开的一方面，提供一种垂直型存储器件，其包括：在衬底上垂直地延伸的沟道层；在衬底上在沟道层的一侧的地选择晶体管，地选择晶体管包括第一栅绝缘部分和第一替代栅电极；在第一替代栅电极上的蚀刻控制层；以及在蚀刻控制层上的存储单元，存储单元包括第二栅绝缘部分和第二替代栅电极。
根据本公开的另一方面，提供一种垂直型存储器件，其包括：在衬底上垂直地延伸的沟道层；在沟道层的一侧的栅绝缘层，栅绝缘层在衬底上垂直地延伸；在栅绝缘层的一侧的蚀刻控制层，蚀刻控制层相对于衬底水平地延伸并且相对于衬底由第一开口垂直地分开；在蚀刻控制层下方的第一开口中的第一替代栅电极；多个层间绝缘层，相对于衬底垂直地堆叠在蚀刻控制层上并由于多个第二开口而彼此分开；以及在所述多个第二开口的每个中的第二替代栅电极。
根据本公开的另一方面，提供一种垂直型存储器件。该垂直型存储器件可以包括在衬底上垂直地延伸的沟道层以及在衬底上的垫绝缘材料层。蚀刻控制层可以在垫绝缘材料层上方。该垂直型存储器件可以包括在沟道层的一侧的栅绝缘层，栅绝缘层可以在蚀刻控制层的壁上垂直地延伸并水平地延伸到蚀刻控制层与垫绝缘材料层之间的凹陷中。该垂直型存储器件可以包括在蚀刻控制层与垫绝缘材料层之间的栅绝缘层的壁上的第一替代栅电极。
附图说明
本公开的方面将从以下结合附图的详细描述中被更清楚地理解，附图中：
图1是用于描述根据本公开的方面的垂直型存储器件的电路图；
图2A和2B是根据本公开的方面的垂直型存储器件的主要部分的剖面图；
图3A和3B是根据本公开的方面的垂直型存储器件的主要部分的剖面图；
图4至19是用于描述根据本公开的方面的垂直型存储器件及其制造方法的图；
图20和21是用于描述根据本公开的方面的垂直型存储器件及其制造方法的剖面图；
图22是用于描述根据本公开的方面的垂直型存储器件及其制造方法的剖面图；
图23是用于描述根据本公开的方面的垂直型存储器件及其制造方法的剖面图；以及
图24是用于描述根据本公开的方面的垂直型存储器件的示意框图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施方式。在此使用的单数形式“一”和“该”也旨在包括复数形式，除非上下文清楚地另有所指。
图1是用于描述根据本公开的方面的垂直型存储器件1100的电路图。
详细地，图1示出垂直型存储器件1100的存储单元阵列820。垂直型存储器件1100可以包括：单位单元串S，每一个包括彼此串联连接的n个存储单元MC1至MCn；地选择晶体管GST，串联连接到存储单元MC1至MCn的两端中的一个；以及串选择晶体管SST，连接到存储单元MC1至MCn的另一端。单位单元串S在n条位线BL1至BLn与地选择线GSL之间并联连接。
彼此串联连接的n个存储单元MC1至MCn可以分别连接到字线WL1至WLn用于选择存储单元MC1至MCn中的至少一些。地选择晶体管GST的栅极端子(栅电极)可以连接到地选择线GSL，地选择晶体管GST的源极端子可以连接到公共源线CSL。
串选择晶体管SST的栅极端子(栅电极)可以连接到串选择线SSL，串选择晶体管SST的源极端子可以连接到存储单元MCn的漏极端子。虽然图1示出其中一个地选择晶体管GST和一个串选择晶体管SST连接到彼此串联连接的n个存储单元MC1至MCn的结构，但如有必要，多个地选择晶体管GST或多个串选择晶体管SST可以与其连接。
串选择晶体管SST的漏极端子可以连接到位线BL1至BLn。当信号经由串选择线SSL施加于串选择晶体管SST的栅极端子时，经由位线BL1至BLn施加的信号可以被传输到彼此串联连接的n个存储单元MC1至MCn，从而可以执行读取或写入数据的操作。
此外，串选择晶体管SST的源极端子可以经由地选择线GSL将信号施加于连接到公共源线CSL的地选择晶体管GST的栅极端子，从而执行其中存储在n个存储单元MC1至MCn中的电荷被全部去除的擦除操作。
图2A和2B是根据本公开的方面的垂直型存储器件1100a和1100b的主要部分的剖面图。
详细地，图2A和2B的垂直型存储器件1100a和1100b被示出用于解释图1的附图标记10。具体地，图2A和2B可以是用于描述图1的地选择晶体管GST和存储单元MC1的图。除了蚀刻控制层406x和406的组成材料之外，图2A和2B可以彼此相同或相似。
图2A和2B的垂直型存储器件1100a和1100b的每个可以包括沟道层454，沟道层454可以在衬底400上垂直地(例如在方向z上)延伸。衬底400可以与沟道层454正交地(例如在x方向上或在y方向上)延伸。如图2A和2B中所示，沟道层454可以是用填充绝缘层456填充的柱型沟道层。沟道层454可以是中空的圆柱型沟道层。凹陷400r可以在衬底400中。沟道层454可以在凹陷400r中并可以接触衬底400。
栅绝缘层448可以垂直地设置在衬底400上并在沟道层454的一侧。栅绝缘层448可以包括阻挡绝缘层447a、电荷存储层447b和隧道绝缘层447c。包括第一栅绝缘部分448a和第一替代栅电极464的地选择晶体管(例如图1中所示的GST)可以在沟道层454的一侧。第一替代栅电极464可以具有面对沟道层454的凹陷。
蚀刻控制层(图2A中的406x，图2B中的406)可以被提供。蚀刻控制层406x和406的每个可以在第一替代栅电极464上。在第一栅绝缘部分448a的一侧，蚀刻控制层406x和406的每个可以相对于衬底400水平地(例如平行地)(在方向x上或在方向y上)延伸。蚀刻控制层406x和406的每个可以通过第一开口460相对于衬底400被垂直地分开，第一开口460在一些实施方式中于此可以被称为第一肋槽460。第一替代栅电极464可以填充在蚀刻控制层406x和406的每个下方的第一肋槽460中。第一替代栅电极464可以包括例如钨(W)的金属层。第一替代栅电极464与所述第一栅绝缘部分448a的横向延伸部分的侧壁相邻。
图2A的蚀刻控制层406x可以是包括N型杂质或P型杂质的多晶硅氧化物层。图2B的蚀刻控制层406可以是用碳、N型杂质或P型杂质掺杂的多晶硅层。凹陷侧槽446可以在蚀刻控制层406x和406的每个的下方。第一栅绝缘部分448a可以在凹陷侧槽446中。
可以由层间绝缘层420分开并且可以包括第二栅绝缘部分448b和第二替代栅电极466的存储单元(图1的MC1)可以在蚀刻控制层406x和406的每个上。
在蚀刻控制层406x和406的每个上，层间绝缘层420可以相对于衬底400垂直地堆叠。层间绝缘层420可以由于第二开口462而彼此分开，第二开口462在一些实施方式中于此可以被称为第二肋槽462。图2A和2B的每个显示了仅一个存储单元，并且相应地，显示了仅两个层间绝缘层420和仅一个第二肋槽462。第二替代栅电极466可以填充在第二肋槽462中。第二替代栅电极466可以包括例如钨(W)的金属层。第二替代栅电极466的厚度T2可以与第一替代栅电极464的厚度T1相同。第一替代栅电极464和第二替代栅电极466的厚度T1和T2可以对应于沟道长度。
如稍后将描述地，具有上述结构的垂直型存储器件1100a和1100b可以分别包括蚀刻控制层406x和406，从而可以允许沟道层454轻易地接触衬底400。因此，在垂直型存储器件1100a和1100b中，在沟道层454下方的硅外延层可以被省略。
如稍后将描述地，根据本公开的垂直型存储器件1100a和1100b可以具有第一替代栅电极464的厚度(沟道长度)，其在制造工艺期间被调节，从而可以具有第一替代栅电极464和第二替代栅电极466的彼此相同的厚度。
结果，如稍后将描述地，根据本公开的垂直型存储器件1100a和1100b的第一替代栅电极464和第二替代栅电极466可以同时形成，从而可以简化制造工艺并且可以降低器件制造成本。
图3A和3B是根据本公开的方面的垂直型存储器件1100c和1100d的主要部分的剖面图。
详细地，图3A和3B的垂直型存储器件1100c和1100d被示出用于解释图1的附图标记10。具体地，图3A和3B可以是用于描述图1的地选择晶体管GST和存储单元MC1的图。除了蚀刻控制层406x和406的组成材料之外，图3A和3B可以彼此相同。
与图2A和2B的垂直型存储器件1100a和1100b相比，除了第一替代栅电极464T的厚度T3大于第二替代栅电极466的厚度T2之外，图3A和3B的垂直型存储器件1100c和1100d可以与垂直型存储器件1100a和1100b相同。当第一替代栅电极464T的厚度T3大于第二替代栅电极466的厚度T2时，沟道层454和第一栅绝缘部分448a可以形成在蚀刻控制层406下方的凹陷侧槽446中。当沟道层454形成在凹陷侧槽446中时，可以改善地选择晶体管GST的特性。
如有必要，第一替代栅电极464T的厚度T3可以小于第二替代栅电极466的厚度T2。结果，在根据本公开的垂直型存储器件1100c和1100d中，第一替代栅电极464T的厚度T3可以不同于第二替代栅电极466的厚度T2。
图4至19是用于描述根据本公开的方面的垂直型存储器件及其制造方法的图。
详细地，图10、11、12和15是包括分别沿图16-19的线b-b截取的剖面的剖面图。此外，图16-19是分别沿图10、11、12和15的线a-a截取的平面图。
参照图4，提供可以包括单晶半导体材料的衬底400。衬底400可以是例如单晶硅衬底。单晶硅衬底可以指单晶硅晶片例如P型单晶硅晶片。
如有必要，用作公共源线CSL的杂质区域(未示出)例如N型杂质区域可以通过用N型杂质掺杂衬底400的表面区域而形成。杂质区域可以通过在衬底400的表面之下用N型杂质掺杂而形成。如有必要，形成为公共源线CSL的杂质区域可以通过在随后的工艺中用N型杂质选择性地掺杂隔离绝缘层之下的衬底表面而形成。
垫绝缘材料层402a可以形成在衬底400上。垫绝缘材料层402a可以包括氧化物层。衬底400可以被热氧化，或者氧化物膜可以通过化学气相沉积方法沉积以形成垫绝缘材料层402a。垫绝缘材料层402a可以被提供以抑制当随后形成的材料层直接接触衬底400时发生的应力。
第一蚀刻控制材料层404a和第二蚀刻控制材料层406a可以顺序地形成在垫绝缘材料层402a上。第一蚀刻控制材料层404a和第二蚀刻控制材料层406a的每个可以包括可以由一种蚀刻剂蚀刻的材料层例如多晶硅层。第一蚀刻控制材料层404a和第二蚀刻控制材料层406a可以包括相对于彼此具有蚀刻选择性的材料层。
详细地，第一蚀刻控制材料层404a可以形成在垫绝缘材料层402a上。第一蚀刻控制材料层404a可以包括未用杂质掺杂的多晶硅层或用N型杂质或P型杂质掺杂的多晶硅层。N型杂质可以是磷(P)或砷(As)。P型杂质可以是硼(B)。
第二蚀刻控制材料层406a可以形成在第一蚀刻控制材料层404a上。第二蚀刻控制材料层406a可以由相对于第一蚀刻控制材料层404a具有蚀刻选择性的材料形成。第二蚀刻控制材料层406a可以包括用碳、P型杂质或N型杂质掺杂的多晶硅层。
例如，当第一蚀刻控制材料层404a包括未用杂质掺杂的多晶硅层时，第二蚀刻控制材料层406a可以包括用碳、P型杂质或N型杂质掺杂的多晶硅层。当第一蚀刻控制材料层404a包括用N型杂质掺杂的多晶硅层时，第二蚀刻控制材料层406a可以包括用碳或P型杂质掺杂的多晶硅层。
第一蚀刻控制材料层404a可以形成得比第二蚀刻控制材料层406a更厚。第一蚀刻控制材料层404a可以在随后的工艺中被去除。第一蚀刻控制材料层404a的厚度可以对应于随后的工艺中的替代栅电极的厚度。
分别组成层间绝缘材料层420a和牺牲材料层430a的材料层411至415和431至434多次交替地重复地堆叠在第二蚀刻控制材料层406a上。牺牲材料层430a和层间绝缘材料层420a可以通过化学气相沉积工艺形成。第一蚀刻控制材料层404a的厚度T11可以与牺牲材料层430a的厚度T12相同。
牺牲材料层430a可以由相对于层间绝缘材料层420a和单晶硅的每个具有蚀刻选择性的材料形成。此外，牺牲材料层430a可以由可以通过湿蚀刻工艺容易地去除的材料形成。在本实施方式中，牺牲材料层430a可以包括硅氮化物层。层间绝缘材料层420a可以包括硅氧化物层。
在根据图4的一些实施方式中，层间绝缘材料层411和415可以形成在包括重复堆叠的层的结构的顶部和底部上。牺牲材料层430a可以在随后的工艺中被去除，并且可以为每层限定其中将形成替代栅电极的部分。
组成牺牲材料层430a和层间绝缘材料层420a的单独的材料层的数量可以等于或大于包括在单位单元串中的存储单元和串选择晶体管的数量。在根据图4的一些实施方式中，为了方便起见，交替地堆叠在彼此之上的第一至第四牺牲材料层431至434和第一至第五层间绝缘材料层411至415被示出。
当包括在一个单位单元串中的存储单元或串选择晶体管的数量大于组成牺牲材料层430a和层间绝缘材料层420a的单独的材料层的数量时，组成牺牲材料层430a和层间绝缘材料层420a的更多单独的材料层可以被额外地堆叠。
参照图5，光致抗蚀剂图案(未示出)可以形成在最上的层间绝缘材料层(图4的415)上。接着，牺牲材料层(图4的430a)、层间绝缘材料层(图4的420a)、第二蚀刻控制材料层(图4的406a)和第一蚀刻控制材料层(图4的404a)可以利用光致抗蚀剂图案作为蚀刻掩模被顺序蚀刻。
因此，包括多个第一开口部分442的堆叠结构440可以如图5中所示地形成。在图5和以下附图中，为了方便起见，只有由图4的附图标记12表示的区域被示出以便更容易地描述本公开的技术精神。
堆叠结构440可以包括牺牲层430、层间绝缘层420、第二蚀刻控制层406和第一蚀刻控制层404。所述多个第一开口部分442可以形成为在第二方向(方向y)上成之字形。当第一开口部分442形成时，第二蚀刻控制材料层(图4的406a)和第一蚀刻控制材料层(图4的404a)可以使用多晶硅蚀刻剂被蚀刻。因此，第一开口部分442可以均匀地形成。如有必要，第一开口部分442的底部可以形成为使得垫绝缘材料层402a的表面不被暴露并且第一蚀刻控制层404的一部分可以保留。
为了形成高度集成的垂直型存储器件，第一开口部分442可以构造为具有可以通过光学工艺形成的最小宽度。柱型沟道层或中空的圆柱型沟道层可以通过随后的工艺形成在第一开口部分442中。因此，第一开口部分442可以被称为沟道孔。第一开口部分442可以由于第二蚀刻控制材料层(图4的406a)和第一蚀刻控制材料层(图4的404a)而容易地形成。
参照图6，第一蚀刻控制层(图5的404)被进一步蚀刻以形成延伸的第一开口部分442e。接触第一开口部分442的第一蚀刻控制层(图5的404)通过多晶硅蚀刻剂经由第一开口部分442被进一步蚀刻以形成延伸的第一开口部分442e。
因为第二蚀刻控制层(图5的406)相对于第一蚀刻控制层(图5的404)具有蚀刻选择性，所以延伸的第一开口部分442e可以通过容易地蚀刻第一蚀刻控制层(图5的404)而形成。随着延伸的第一开口部分442e被形成，凹陷侧槽446(凹陷侧表面槽)可以形成在第二蚀刻控制层406下方以及在第一蚀刻控制层404的一侧。随着凹陷侧槽446被形成，第一蚀刻控制层404可以被改变为在延伸的第一开口部分442e处具有凹入侧的第一蚀刻控制层404r。
第一开口部分442和延伸的第一开口部分442e可以由于第二蚀刻控制材料层(图4的406a)和第一蚀刻控制材料层404a而容易地形成。因此，根据本公开，在随后的工艺中，接触衬底400的硅外延层可以从第一开口部分442和延伸的第一开口部分442e下方被省略。
参照图7，栅绝缘层448和间隔物层450可以形成在第一开口部分442和延伸的第一开口部分442e中。栅绝缘层448可以包括在延伸的第一开口部分442e的内壁上的第一栅绝缘部分448a以及在第一开口部分442的内壁上的第二栅绝缘部分448b。换言之，如图7中所示，第二栅绝缘部分448b可以形成在第二蚀刻控制材料层406、层间绝缘层420和牺牲层430的内壁上。
第一栅绝缘部分448a可以形成在凹陷侧槽446中。第一栅绝缘部分448a可以被包括在地选择晶体管中。第二栅绝缘部分448b可以被包括在存储单元或串单元晶体管中。
栅绝缘层448可以包括阻挡绝缘层447a、电荷存储层447b和隧道绝缘层447c。阻挡绝缘层447a可以形成在第一开口部分442和延伸的第一开口部分442e的内壁上。阻挡绝缘层447a可以包括硅氧化物层。阻挡绝缘层447a可以通过化学气相沉积工艺形成。
电荷存储层447b沿着阻挡绝缘层447a的表面形成。电荷存储层447b可以通过化学气相沉积法形成。电荷存储层447b可以通过沉积硅氮化物或金属氧化物形成。隧道绝缘层447c形成在电荷存储层447b的表面上。隧道绝缘层447c可以通过沉积硅氧化物或金属氧化物形成。
接着，间隔物层450可以在第一开口部分442和延伸的第一开口部分442e的长度上形成在隧道绝缘层447c上。间隔物层450可以由相对于栅绝缘层448具有蚀刻选择性的材料形成。间隔物层450可以包括多晶硅层。间隔物层450可以在随后的工艺中保护栅绝缘层448。
参照图8，在第一开口部分442和延伸的第一开口部分442e的底部处的栅绝缘层(图7的448)和垫绝缘材料层(图7的402a)通过使用间隔物层450作为蚀刻掩模被蚀刻。
因此，第一开口部分442和延伸的第一开口部分442e可以暴露衬底400的表面。此外，凹陷400r可以通过充分地蚀刻垫绝缘材料层402a而形成在衬底400中，并且垫绝缘材料层402a可以是暴露衬底400的垫绝缘层402。
参照图9，在第一开口部分442和延伸的第一开口部分442e的侧壁上的间隔物层(图8的450)可以被去除。间隔物层450可以用多晶硅蚀刻剂去除。
初始沟道层452可以形成在第一开口部分442和延伸的第一开口部分442e中的栅绝缘层448上。初始沟道层452可以接触衬底400。初始沟道层452也可以形成在衬底400的凹陷400r中。初始沟道层452可以包括硅层。初始沟道层452可以包括单晶硅层或多晶硅层。
参照图10和16，沟道层454可以通过修整初始沟道层452形成。沟道层454可以是垂直型存储器件的有源区。修整工艺可以是蚀刻初始沟道层452的一部分的工艺。通过修整工艺，沟道层454可以均匀地形成在第一开口部分442和延伸的第一开口部分442e的内壁上的栅绝缘层448上以及衬底400的底部上。修整工艺是可选的工艺，并且如有必要可以不被执行。
接着，填充绝缘层456可以形成在第一开口部分442中的沟道层454上。填充绝缘层456可以由氧化物层形成。填充绝缘层456可以形成为使地选择晶体管、存储单元等彼此绝缘。因此，沟道层454可以是具有用填充绝缘层456填充的内部第一开口部分442的圆柱形柱。
参照图11和图17，牺牲层430、层间绝缘层420、第二蚀刻控制层406、凹入的第一蚀刻控制层404r和垫绝缘层402可以通过光刻工艺被顺序地蚀刻以形成第二开口部分458。随着第二开口部分458被形成，凹入的第一蚀刻控制层404r、牺牲层430、层间绝缘层420和第二蚀刻控制层406可以为了衬底400上的每个区域被划分。
第二开口部分458稍后可以用绝缘层来填充，从而可以是分隔区域。随着第二开口部分458被形成，凹入的第一蚀刻控制层404r和牺牲层430可以通过随后的工艺被去除以形成替代栅电极。虽然为了方便起见，图11和17示出了形成在两个沟道层454之间的第二开口部分458，但如有必要，第二开口部分458可以形成在比两个更多的沟道层454之间。
参照图12和18，连接到第二开口部分458的侧翼的第一肋槽460可以通过凭借湿蚀刻工艺去除由第二开口部分458暴露的凹入的第一蚀刻控制层404r而形成。凹入的第一蚀刻控制层404r可以用多晶硅蚀刻剂被蚀刻。
因为凹入的第一蚀刻控制层404r与第二蚀刻控制层406相比具有蚀刻选择性，所以凹入的第一蚀刻控制层404r可以通过使用多晶硅蚀刻剂被容易地去除。
参照图13和14，如图13中所示，氧化了的第二蚀刻控制层406x通过氧化由第二开口部分458和第一肋槽460暴露的第二蚀刻控制层406形成。氧化了的第二蚀刻控制层406x可以由包括碳、N型杂质或P型杂质的多晶硅氧化物层形成。
接着，如图14中所示，连接到第二开口部分458的侧翼的第二肋槽462通过凭借湿蚀刻工艺去除由第二开口部分458暴露的牺牲层430而形成在层间绝缘层420的上表面上。如上所讨论地，图14的剖面图示出图4的部分12，并且在去除了的牺牲层430上方的可以是第二层间绝缘层420。当执行这样的去除工艺时，在第一方向例如z方向上延伸的层间绝缘层420形成在沟道层454上的栅绝缘层448上。通过随后的工艺，地选择晶体管和存储单元可以分别形成在第一肋槽460和第二肋槽462中。
参照图15和19，第一替代栅电极464和第二替代栅电极466形成在阻挡绝缘层447a的一侧上以分别填充第一肋槽460和第二肋槽462。为了使第一替代栅电极464和第二替代栅电极466无空隙地填充第一肋槽460和第二肋槽462，具有优良台阶覆盖特性的导电材料可以被使用以形成第一替代栅电极464和第二替代栅电极466。第一替代栅电极464和第二替代栅电极466的每个可以包括金属层例如钨(W)。
如上所述，在根据图15和19的一些实施方式中，替代栅电极464和466可以通过栅极替换工艺形成，在该工艺中限定其中将形成栅电极的区域的第一肋槽460和第二肋槽462用导电材料填充。因为第一蚀刻控制材料层404a的厚度T11在前述制造工艺期间形成为与牺牲材料层430a的厚度T12相同，所以第一替代栅电极464的厚度T1可以与第二替代栅电极466的厚度T2相同。
当第一替代栅电极464的厚度T1构造为与第二替代栅电极466的厚度T2相同时，第一替代栅电极464和第二替代栅电极466可以通过一个工艺同时形成。因此，可以简化制造工艺，并且可以降低器件制造成本。
如有必要，用作公共源线CSL的杂质区域(未示出)可以形成在由第二开口部分458暴露的衬底400中。杂质区域可以通过在衬底400的表面下方用N型杂质掺杂而形成。接着，隔离绝缘层470可以通过在第二开口部分458中形成绝缘材料而形成。
图20和21是用于描述根据本公开的方面的垂直型存储器件及其制造方法的剖面图。
详细地，当与图4至19比较时，除了第二蚀刻控制层406不被氧化之外，图20和21可以与图4至19相同。因此，第二蚀刻控制层406可以包括用碳、P型杂质或N型杂质掺杂的多晶硅层。
首先，图4至12的制造工艺可以被执行。因此，如图20中所示，连接到第二开口部分458的侧翼的第一肋槽460可以形成在第二蚀刻控制层406下方、在衬底400上形成的沟道层454的一侧。第一肋槽460通过用多晶硅蚀刻剂去除凹入的第一蚀刻控制层404r而获得。
接着，由第二开口部分458暴露的牺牲层430通过湿蚀刻工艺被去除，从而连接到第二开口部分458的侧翼的第二肋槽462形成在层间绝缘层420上。当执行这样的工艺时，在第一方向上延伸的层间绝缘层420形成在沟道层454上的栅绝缘层448上。
如图21中所示，第一替代栅电极464和第二替代栅电极466形成在阻挡绝缘层447a的一侧上以分别填充第一肋槽460和第二肋槽462。接着，隔离绝缘层470可以通过在第二开口部分458中形成绝缘材料而形成。
图22是用于描述根据本公开的方面的垂直型存储器件及其制造方法的剖面图。
详细地，当与图4至19比较时，除了第一替代栅电极464T的厚度T3形成为大于第二替代栅电极466的厚度T2之外，图22可以与图4至19相同。
首先，如图4中所示，垫绝缘材料层402a、第一蚀刻控制材料层404a和第二蚀刻控制材料层406a形成在衬底400上。分别组成层间绝缘材料层420a和牺牲材料层430a的材料层411至415和431至434多次交替地重复地堆叠在第二蚀刻控制材料层406a上。在这样的制造工艺中，第一蚀刻控制材料层404a的厚度T11可以形成为大于牺牲材料层430a的厚度T12。
接着，执行图5至15的制造工艺。因此，如图22中所示，第一替代栅电极464T的厚度T3可以形成为大于第二替代栅电极466的厚度T2。此外，沟道层454可以形成为延伸到第二蚀刻控制层406x下方的一部分。
图23是用于描述根据本公开的方面的垂直型存储器件及其制造方法的剖面图。
详细地，当与图4至19比较时，除了第一替代栅电极464T的厚度T3形成为大于第二替代栅电极466的厚度T2并且第二蚀刻控制层406不被氧化之外，图23可以与图4至19相同。此外，当与图22比较时，除了第二蚀刻控制层406不被氧化之外，图23可以与图22相同。
首先，如图4中所示，垫绝缘材料层402a、第一蚀刻控制材料层404a和第二蚀刻控制材料层406a形成在衬底400上。分别组成层间绝缘材料层420a和牺牲材料层430a的材料层411至415和431至434多次交替地重复地堆叠在第二蚀刻控制材料层406a上。在这样的制造工艺中，第一蚀刻控制材料层404a的厚度T11形成为大于牺牲材料层430a的厚度T12。
接着，执行图5至19的制造工艺。然而，不执行图13中所示的氧化第二蚀刻控制材料层406a的工艺。因此，如图23中所示，第一替代栅电极464T的厚度T3可以形成为大于第二替代栅电极466的厚度T2。沟道层454可以形成为延伸到第二蚀刻控制层406下方的一部分。此外，因为第二蚀刻控制层406不被氧化，所以第二蚀刻控制层406可以包括用碳、P型杂质或N型杂质掺杂的多晶硅层。
图24是用于描述根据本公开的方面的垂直型存储器件1100的示意框图。
详细地，根据一实施方式的垂直型存储器件1100可以包括存储单元阵列820、驱动电路830、读/写电路840和控制电路850。
上述存储单元阵列820可以包括多个存储单元，并且所述多个存储单元可以被布置成多个行和列。包括在存储单元阵列820中的存储单元可以经由字线WL、公共源线CSL、串选择线SSL、地选择线GSL等连接到驱动电路830，并且可以经由位线BL连接到读/写电路840。
在实施方式中，布置在相同行中的多个存储单元可以连接到相同的字线WL，布置在相同列中的多个存储单元可以连接到相同的位线BL。
在实施方式中，包括在存储单元阵列820中的多个存储单元可以被划分为多个存储块。每个存储块可以包括多条字线WL、多条串选择线SSL、多条地选择线GSL、多条位线BL和至少一条公共源线CSL。驱动电路830和读/写电路840可以由控制电路850操作。
在实施方式中，驱动电路830可以从外部接收地址信息，并且可以通过解码接收到的地址信息而选择连接到存储单元阵列820的字线WL、公共源线CSL、串选择线SSL和地选择线GSL中的至少一些。驱动电路830可以包括用于字线WL、串选择线SSL和公共源线CSL的每条的驱动电路。
根据从控制电路850接收到的命令，读/写电路840可以选择连接到存储单元阵列820的位线BL中的至少一些。读/写电路840可以读取存储在连接到所述选择的至少一些位线BL的存储器单元中的数据，或者可以将数据写入到连接到所述选择的至少一些位线BL的存储单元。读/写电路840可以包括诸如页缓冲器、输入/输出缓冲器和数据锁存器的电路以便执行上述操作。
控制电路850可以响应从外部发送的控制信号CTRL而控制驱动电路830和读/写电路840的操作。当存储在存储单元阵列820中的数据被读取时，控制电路850可以控制驱动电路830的操作以将用于执行读取操作的电压供应到其中存储将要读取的数据的字线WL。当用于执行读取操作的电压被供应到特定字线WL时，控制电路850可以控制读/写电路840以读取存储在连接到供应有用于执行读取操作的电压的字线WL的存储单元中的数据。
当数据被写入到存储单元阵列820时，控制电路850可以控制驱动电路830的操作以将用于执行写入操作的电压供应到其中将要写入数据的字线WL。当用于执行写入操作的电压被供应到特定字线WL时，控制电路850可以控制读/写电路840以将数据记录到连接到供应有用于执行写入操作的电压的字线WL的存储单元。
根据本公开的垂直型存储器件具有开口部分、层间绝缘材料层和牺牲材料层，所述开口部分被用作沟道孔、通过顺序地蚀刻形成在衬底上的并具有蚀刻选择性的两个蚀刻控制材料层而形成。根据本公开的垂直型存储器件可以具有由于蚀刻控制材料层而可靠地形成的暴露衬底的开口部分，从而可以不具有通过选择性外延生长法形成在衬底的下部分处的开口部分中的硅外延层。
此外，根据本公开的垂直型存储器件可以具有用在地选择晶体管中的第一替代栅电极的厚度(沟道长度)，所述厚度通过调节形成在衬底上的蚀刻控制材料层的厚度来调节，从而可以具有第一替代栅电极和用在存储单元中的第二替代栅电极的彼此不同的厚度。
此外，当第一替代栅电极和用在存储单元中的第二替代栅电极的厚度彼此相同时，根据本公开的垂直型存储器件可以具有同时形成的第一替代栅电极和第二替代栅电极，从而可以使制造工艺被简化以及器件制造成本被降低。
虽然已经参照本公开的实施方式具体显示并描述了本公开的方面，但它们是为了说明的目的而被提供，并且本领域普通技术人员将理解，可以在此作出形式和细节上的各种各样的改变。前述实施方式可以仅作为一种实施方式被实现，或者可以通过组合一种或更多种实施方式被实现。
因此，本公开的技术范围不被解释为限于在此示出的一种或更多种实施方式。上述实施方式应在每个方面以描述性的意义来考虑，并非为了限制的目的。本公开的真实技术范围参照所附权利要求被限定。
本申请要求2016年8月5日向韩国知识产权局提交的韩国专利申请第10-2016-0100125号的权益，其公开通过引用全文合并于此。

Claims (20)

1.一种垂直型存储器件，包括：
沟道层，在衬底上垂直地延伸；
地选择晶体管，在所述衬底上在所述沟道层的一侧，所述地选择晶体管包括第一栅绝缘部分和第一替代栅电极；
蚀刻控制层，在所述第一替代栅电极上；以及
存储单元，在所述蚀刻控制层上，所述存储单元包括第二栅绝缘部分和第二替代栅电极。
2.如权利要求1所述的垂直型存储器件，其中所述蚀刻控制层包括用碳、N型杂质或P型杂质掺杂的多晶硅层。
3.如权利要求1所述的垂直型存储器件，其中所述蚀刻控制层包括包含碳、N型杂质或P型杂质的多晶硅氧化物层。
4.如权利要求1所述的垂直型存储器件，其中所述第一替代栅电极的厚度与所述第二替代栅电极的厚度相同。
5.如权利要求1所述的垂直型存储器件，其中在所述第一替代栅电极中的凹陷侧槽在所述蚀刻控制层下方，并且所述第一栅绝缘部分在所述凹陷侧槽中。
6.如权利要求1所述的垂直型存储器件，其中所述第一替代栅电极的厚度大于所述第二替代栅电极的厚度。
7.如权利要求6所述的垂直型存储器件，其中在所述第一替代栅电极中的凹陷侧槽在所述蚀刻控制层下方，并且所述沟道层和所述第一栅绝缘部分在所述凹陷侧槽中。
8.如权利要求1所述的垂直型存储器件，其中所述第一替代栅电极与所述第一栅绝缘部分的横向延伸部分的侧壁相邻。
9.如权利要求1所述的垂直型存储器件，其中所述沟道层具有用填充绝缘层填充的内部开口部分。
10.如权利要求1所述的垂直型存储器件，其中所述衬底包括凹陷，并且其中所述沟道层垂直地延伸到所述凹陷中并接触所述衬底。
11.一种垂直型存储器件，包括：
沟道层，在衬底上垂直地延伸；
栅绝缘层，在所述沟道层的一侧，所述栅绝缘层在所述衬底上垂直地延伸；
蚀刻控制层，在所述栅绝缘层的一侧，所述蚀刻控制层相对于所述衬底水平地延伸并通过第一开口相对于所述衬底垂直地分开；
第一替代栅电极，在所述蚀刻控制层下方的所述第一开口中；
多个层间绝缘层，所述多个层间绝缘层相对于所述衬底垂直地堆叠在所述蚀刻控制层上并且由于多个第二开口而彼此分开；以及
第二替代栅电极，在所述多个第二开口的每个中。
12.如权利要求11所述的垂直型存储器件，其中所述蚀刻控制层包括多晶硅氧化物层或用杂质掺杂的多晶硅层。
13.如权利要求11所述的垂直型存储器件，其中所述第一替代栅电极的厚度与所述第二替代栅电极的厚度相同。
14.如权利要求11所述的垂直型存储器件，其中面对所述沟道层的凹陷侧槽在所述蚀刻控制层下方，并且所述栅绝缘层在所述凹陷侧槽中。
15.如权利要求11所述的垂直型存储器件，其中所述第一替代栅电极的厚度大于所述第二替代栅电极的厚度，面对所述沟道层的凹陷侧槽在所述蚀刻控制层下方，并且所述沟道层和所述栅绝缘层在所述凹陷侧槽中。
16.一种垂直型存储器件，包括：
在衬底上垂直地延伸的沟道层；
在所述衬底上的垫绝缘材料层；
在所述垫绝缘材料层上方的蚀刻控制层；
在所述沟道层的一侧的栅绝缘层，所述栅绝缘层在所述蚀刻控制层的壁上垂直地延伸并水平地延伸到所述蚀刻控制层与所述垫绝缘材料层之间的凹陷中；以及
第一替代栅电极，在所述蚀刻控制层与所述垫绝缘材料层之间的所述栅绝缘层的壁上。
17.如权利要求16所述的垂直型存储器件，还包括：
多个层间绝缘层，所述多个层间绝缘层相对于所述衬底垂直地堆叠在所述蚀刻控制层上并通过多个第二替代栅电极彼此分开。
18.如权利要求17所述的垂直型存储器件，其中所述第一替代栅电极的厚度小于所述多个第二替代栅电极的共同厚度。
19.如权利要求16所述的垂直型存储器件，其中所述蚀刻控制层包括多晶硅氧化物层或用杂质掺杂的多晶硅层。
20.如权利要求16所述的垂直型存储器件，其中所述垂直型存储器件在所述沟道层下方没有硅外延层。
CN201710541567.3A 2016-08-05 2017-07-05 垂直型存储器件 Active CN107689392B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160100125A KR102563924B1 (ko) 2016-08-05 2016-08-05 수직형 메모리 소자
KR10-2016-0100125 2016-08-05

Publications (2)

Publication Number Publication Date
CN107689392A true CN107689392A (zh) 2018-02-13
CN107689392B CN107689392B (zh) 2021-01-12

Family

ID=60935070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710541567.3A Active CN107689392B (zh) 2016-08-05 2017-07-05 垂直型存储器件

Country Status (3)

Country Link
US (1) US9871055B1 (zh)
KR (1) KR102563924B1 (zh)
CN (1) CN107689392B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148468A (zh) * 2018-09-26 2019-01-04 长江存储科技有限责任公司 一种3d nand存储器
CN110610944A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 垂直存储器装置及其制造方法
CN111180463A (zh) * 2020-01-03 2020-05-19 长江存储科技有限责任公司 三维存储器及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431591B2 (en) * 2017-02-01 2019-10-01 Micron Technology, Inc. NAND memory arrays
KR102644525B1 (ko) * 2018-11-07 2024-03-07 삼성전자주식회사 수직형 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090286A1 (en) * 2008-10-09 2010-04-15 Seung-Jun Lee Vertical-type semiconductor device and method of manufacturing the same
US20110294290A1 (en) * 2010-05-28 2011-12-01 Toshiro Nakanishi Three-dimensional semiconductor memory device and method for manufacturing the same
US20110303970A1 (en) * 2010-06-15 2011-12-15 Samsung Electronics Co., Ltd. Vertical semiconductor devices
CN102315162A (zh) * 2010-07-07 2012-01-11 海力士半导体有限公司 具有侧结的半导体器件及其制造方法
CN104425511A (zh) * 2013-08-29 2015-03-18 三星电子株式会社 具有垂直沟道结构的半导体器件
US20150200259A1 (en) * 2014-01-16 2015-07-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170126B2 (en) 2003-09-16 2007-01-30 International Business Machines Corporation Structure of vertical strained silicon devices
KR101652829B1 (ko) * 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR101756227B1 (ko) * 2010-08-13 2017-07-10 삼성전자 주식회사 수직 채널 패턴을 포함하는 반도체 소자
KR101842237B1 (ko) * 2011-04-19 2018-03-27 삼성전자주식회사 3차원 반도체 메모리 소자 및 이를 제조하는 방법
KR101916222B1 (ko) 2011-04-29 2018-11-08 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20120130939A (ko) * 2011-05-24 2012-12-04 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
KR102114341B1 (ko) * 2013-07-08 2020-05-25 삼성전자주식회사 수직형 반도체 장치
KR102195112B1 (ko) 2013-11-19 2020-12-24 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9721964B2 (en) 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
US9478561B2 (en) * 2015-01-30 2016-10-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of fabricating the same
KR102461150B1 (ko) * 2015-09-18 2022-11-01 삼성전자주식회사 3차원 반도체 메모리 장치
KR20170036878A (ko) * 2015-09-18 2017-04-03 삼성전자주식회사 3차원 반도체 메모리 장치
KR102451170B1 (ko) * 2015-09-22 2022-10-06 삼성전자주식회사 3차원 반도체 메모리 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090286A1 (en) * 2008-10-09 2010-04-15 Seung-Jun Lee Vertical-type semiconductor device and method of manufacturing the same
US20110294290A1 (en) * 2010-05-28 2011-12-01 Toshiro Nakanishi Three-dimensional semiconductor memory device and method for manufacturing the same
US20110303970A1 (en) * 2010-06-15 2011-12-15 Samsung Electronics Co., Ltd. Vertical semiconductor devices
CN102315162A (zh) * 2010-07-07 2012-01-11 海力士半导体有限公司 具有侧结的半导体器件及其制造方法
CN104425511A (zh) * 2013-08-29 2015-03-18 三星电子株式会社 具有垂直沟道结构的半导体器件
US20150200259A1 (en) * 2014-01-16 2015-07-16 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610944A (zh) * 2018-06-15 2019-12-24 三星电子株式会社 垂直存储器装置及其制造方法
CN110610944B (zh) * 2018-06-15 2024-05-03 三星电子株式会社 垂直存储器装置及其制造方法
CN109148468A (zh) * 2018-09-26 2019-01-04 长江存储科技有限责任公司 一种3d nand存储器
CN111180463A (zh) * 2020-01-03 2020-05-19 长江存储科技有限责任公司 三维存储器及其制作方法

Also Published As

Publication number Publication date
CN107689392B (zh) 2021-01-12
US9871055B1 (en) 2018-01-16
KR20180016123A (ko) 2018-02-14
KR102563924B1 (ko) 2023-08-04
US20180040628A1 (en) 2018-02-08

Similar Documents

Publication Publication Date Title
KR102518371B1 (ko) 수직형 메모리 장치
KR102427324B1 (ko) 3차원 반도체 메모리 장치
KR102650994B1 (ko) 메모리 장치
CN107689392A (zh) 垂直型存储器件
KR102619876B1 (ko) 메모리 장치
CN107665893A (zh) 制造半导体器件的方法
KR20180008959A (ko) 메모리 장치
CN106601752A (zh) 三维半导体存储装置和竖直集成电路装置
US10950620B2 (en) Vertical-type memory device
US11424260B2 (en) Array of pillars located in a uniform pattern
KR102608833B1 (ko) 반도체 장치의 제조방법
CN108074935A (zh) 包括沟道结构的半导体器件
US10923480B2 (en) Capacitance reduction in a semiconductor device
KR102401177B1 (ko) 반도체 장치
CN110649033A (zh) 3d存储器件及其制造方法
CN114868249A (zh) 集成组合件及形成集成的方法
CN112530973A (zh) 包括存储器单元及选择栅极的组合件
US11289503B2 (en) Three-dimensional semiconductor memory device
KR20220050941A (ko) 수직-이격 채널 재료 세그먼트를 갖는 통합 조립체 및 통합 조립체 형성 방법
US10680008B2 (en) Methods of manufacturing semiconductor devices
CN208954987U (zh) 3d存储器件
CN115968202A (zh) 3d存储器件及其制造方法
CN109449162A (zh) 3d存储器件的制造方法及3d存储器件
US11626414B2 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
CN103545261A (zh) 具有嵌镶字线的三维非易失存储单元阵列及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant