CN107667420A - 封装集成的合成射流设备 - Google Patents

封装集成的合成射流设备 Download PDF

Info

Publication number
CN107667420A
CN107667420A CN201680032509.1A CN201680032509A CN107667420A CN 107667420 A CN107667420 A CN 107667420A CN 201680032509 A CN201680032509 A CN 201680032509A CN 107667420 A CN107667420 A CN 107667420A
Authority
CN
China
Prior art keywords
vibrating membrane
layer
equipment
film
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680032509.1A
Other languages
English (en)
Other versions
CN107667420B (zh
Inventor
F.艾德
J.古尔布兰德
M.A.科万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107667420A publication Critical patent/CN107667420A/zh
Application granted granted Critical
Publication of CN107667420B publication Critical patent/CN107667420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05BSPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B17/00Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups
    • B05B17/04Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods
    • B05B17/06Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations
    • B05B17/0607Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations generated by electrical means, e.g. piezoelectric transducers
    • B05B17/0638Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations generated by electrical means, e.g. piezoelectric transducers spray being produced by discharging the liquid or other fluent material through a plate comprising a plurality of orifices
    • B05B17/0646Vibrating plates, i.e. plates being directly subjected to the vibrations, e.g. having a piezoelectric transducer attached thereto
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05BSPRAYING APPARATUS; ATOMISING APPARATUS; NOZZLES
    • B05B17/00Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups
    • B05B17/04Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods
    • B05B17/06Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations
    • B05B17/0607Apparatus for spraying or atomising liquids or other fluent materials, not covered by the preceding groups operating with special methods using ultrasonic or other kinds of vibrations generated by electrical means, e.g. piezoelectric transducers
    • B05B17/0653Details
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F15FLUID-PRESSURE ACTUATORS; HYDRAULICS OR PNEUMATICS IN GENERAL
    • F15DFLUID DYNAMICS, i.e. METHODS OR MEANS FOR INFLUENCING THE FLOW OF GASES OR LIQUIDS
    • F15D1/00Influencing flow of fluids
    • F15D1/002Influencing flow of fluids by influencing the boundary layer
    • F15D1/0065Influencing flow of fluids by influencing the boundary layer using active means, e.g. supplying external energy or injecting fluid
    • F15D1/008Influencing flow of fluids by influencing the boundary layer using active means, e.g. supplying external energy or injecting fluid comprising fluid injection or suction means
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F15FLUID-PRESSURE ACTUATORS; HYDRAULICS OR PNEUMATICS IN GENERAL
    • F15DFLUID DYNAMICS, i.e. METHODS OR MEANS FOR INFLUENCING THE FLOW OF GASES OR LIQUIDS
    • F15D1/00Influencing flow of fluids
    • F15D1/08Influencing flow of fluids of jets leaving an orifice
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04DNON-POSITIVE-DISPLACEMENT PUMPS
    • F04D33/00Non-positive-displacement pumps with other than pure rotation, e.g. of oscillating type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Reciprocating Pumps (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

实施例包括在封装基板的层内形成的合成射流设备,诸如以提供用于感测或冷却应用的受控气流。射流设备包括顶腔和底腔之间的导电材料的电磁驱动振动膜。具有开口的顶盖覆盖顶腔,并且永磁体在底腔下方。通过膜传导的交流电流信号使得膜在存在由永磁体导致的磁场的情况下振动。通过利用封装形成过程来制造,射流(1)比通过使用硅芯片或晶片处理更成本有效地被制造;(2)易于集成为封装基板的其它层的部分和与封装基板的其它层集成;以及(3)可以由安装在封装上的芯片驱动。实施例还包括具有射流的***和用于形成射流的过程。

Description

封装集成的合成射流设备
技术领域
本发明的实施例涉及在具有导电迹线层、导电通孔层以及电介质材料层的封装基板的层内形成或形成为所述封装基板的层的合成射流设备。射流设备包括顶腔和底腔之间的导电材料的电磁驱动振动膜。具有开口的顶盖覆盖顶腔,并且永磁体在底腔下方。
背景技术
传统上,风扇和鼓风机可以用于产生气流以诸如冷却有源电子设备(例如,晶体管或计算机处理器),或用于提供受控量的气流用于感测目的。不幸的是,当按比例缩小到非常小的尺寸,例如在毫米(mm)尺度时,风扇和鼓风机是非常低效的空气推进器。因此,甚至对于这些非常小的尺度,设备也可以被制造为输送相对大流速。然而,这样的制造技术可能是耗时且昂贵的。因此,存在对于以下的需要:用于针对非常小尺度(诸如mm尺度设备)输送相对大流速的快速且廉价制造的设备。
附图说明
在附图的各图中作为举例而非作为限制地图示了本发明的实施例,在附图中相似附图标记指示类似要素。应当指出的是,本公开中对本发明的“一”或“一个”实施例的引用并不一定是相同实施例,并且它们意指至少一个。
图1A示出了根据本发明的实施例的合成射流设备的横截面视图。
图1B示出了图1A的合成射流设备的顶视图。
图2示出了根据本发明的实施例的合成射流设备的***的实施例。
图3A-3H示出了用于形成合成射流设备的封装基板形成过程的一个示例。
图4A-4E示出了用于形成合成射流设备的封装基板形成过程的第二示例。
图5示出了用于形成合成射流设备的封装基板形成过程的第三示例。
图6图示了根据一些实现方式的计算设备,诸如片上***(SOC)。
具体实施方式
在以上描述中,出于解释目的,已经阐述了很多特定细节以便提供对实施例的透彻理解。然而,将清楚的是,可以在没有这些特定细节中的一些的情况下实践一个或多个实施例。所描述的特定实施例不是提供来限制本发明而是对其进行说明。本发明的范围不应由以上提供的特定示例来确定而是仅由所附权利要求来确定。在其它实例中,已经以框图形式或者没有详细示出公知结构、设备和操作,以免模糊对描述的理解。在认为合适的情况下,附图标记或者附图标记的终末部分已经在各图当中重复以指示对应或相似要素,这些要素可以可选地具有类似特性。
传统上,风扇和鼓风机可以用于产生气流以诸如冷却有源电子设备(例如,晶体管或计算机处理器“芯片”),或用于提供受控量的气流用于感测目的(例如,空气质量传感器或谐振传感器)。然而,当按比例缩小到非常小的尺寸,例如在毫米(mm)尺度时,风扇和鼓风机是非常低效的空气推进器。
根据实施例(例如,没有对其的限制),当需要大流速时、在约束为仅mm尺度设备的应用中时,合成射流设备可以是优选选择。这样的mm尺度设备可以包括合成射流设备,所述合成射流设备小于几毫米(即,示例可以是2mm跨度,或者其中设备的周界或直径(诸如下面的直径D3)介于1与3mm跨度之间)。因此,合成射流可以是用于向传感器位置输送受控流的优选技术,尤其是在空间受限设备中,诸如可穿戴设备(例如,实验室外套、手镯、手表)、智能电话、平板设备等。mm尺度合成射流设备还可以在非常薄空气间隙中提供气流以增加冷却容量(例如,针对计算机处理器或处理器封装),其中之前未生成气流。来自合成射流设备的脉动流提供了非常适合的流来突破热边界层以产生更均匀的温度分布。
在一些情况下(例如,不限制于此),合成射流设备可包括膜,该膜自由地在垂直方向上振动,并在两侧被腔所包围。顶侧腔可以具有孔口或开口,通过该孔口或开口流被吸入和排出。可以使用永磁体(与封装集成在一起,或者附着到设备)在膜的位置处产生磁场。然后可以发送交流电流(AC)通过该膜,产生使膜上下振动的洛伦兹力。在膜的向下运动期间,顶腔中压力的降低引起空气从环境中被吸入。在膜的向上运动中,顶腔中压力的增加引起空气(例如旋涡)或流体的“膨泡”生成并通过孔口排出。这些膨泡可能会沿路“夹带”或沿路吸引周围的空气,从而产生远离孔口的净流出(例如“射流”)。夹带周围的空气可能是由于膨泡空气拉动邻近膨泡的空气连同膨泡一起且在与膨泡相同的方向上移动而引起。这样的合成射流设备可被设计成移动或产生空气、气体或流体的射流。例如,在一些实施例中,代替空气,流体可从环境被吸入和排出(例如,诸如通过密封射流设备液体的腔)。
在一些情况下,可以使用硅(例如,计算机处理器“芯片”)或者晶片制造技术(例如,基于晶片的微电子机械***-MEMS制造工艺)来制造合成射流设备,从而即使对于这些小尺寸也输送相对大的流速。然而,使用这些技术制造射流设备可能是昂贵的。
根据本文所述的一些实施例,计算机处理器封装设备制造技术(例如,“封装技术”,例如使用已知用于形成处理器封装基板的工艺)被用来代替硅或晶片制造技术。封装技术与硅微加工不同之处可以在于:使用比硅便宜的材料(诸如铜或有机电介质)以及以比6”或8”晶片尺度(通常与硅微加工相关联)大的尺度(例如20” x 20”面板)制造大批量的单元。相比于硅微加工,使用封装制造技术时这导致每制造单元的净成本低。通过结合封装工艺电介质蚀刻过程(例如,参见图3A-5),封装技术可被用于产生射流设备,以产生包括射流设备的计算机处理器。这些封装技术的实施例可以包括毫米尺度的合成射流设备(例如,参见图1-5),它们被大批量廉价地制造,从而为小的尺寸(例如小于几毫米的设备)输送相对大的流速。
比之射流设备的硅微加工,使用封装技术(例如,参见图3-5)提供了显著的优势,例如由于对比晶片级硅芯片制造的基板封装制造的面板级性质的成本节约,以及不存在诸如在硅芯片中实现射流设备所要求的深反应离子蚀刻(DRIE)的昂贵过程。使用封装技术还允许与***的其余部分(例如,参见图2)更紧密的集成,因为不要求单独的封装来容纳射流设备或不要求单独的专用集成电路(ASIC)管芯来驱动该设备。相反,驱动电路现在可以直接与芯片上***(SoC)管芯集成,例如通过集成到安装在包括射流设备的封装上的处理器中。
因此,本文描述的一些实施例包括基于封装的合成射流设备技术,通过形成具有被包围在腔中且在其盖上有孔口或开口的振动膜的合成射流设备,使得能够从射流设备输送受控气流(例如,参见图1A-2)。当膜振动时,夹带周围空气的空气“膨泡”通过孔口排出并生成空气射流。可以理解的是,本文的概念可应用来产生夹带周围气体的气体膨泡(例如,除了空气以外,例如氧、氢、氮、氟、氩、氦等)并生成气体射流。可以理解的是,本文的概念可应用来产生夹带周围液体的液体膨泡(例如,诸如水、润滑剂、油、冷却剂等)并生成液体射流。
更具体地,图1A示出了根据本发明的实施例的合成射流设备的横截面视图。图1B示出了图1A的合成射流设备的简化顶视图。图1示出了包括设置在顶腔118和底腔114之间的振动膜120的合成射流设备100。振动膜120具有顶表面122和底表面124,该顶表面122和底表面124可以是平面表面,例如在封装基板的制造期间通过在包括导体和绝缘体的层之上电镀导体来制造的表面。顶表面122可以形成(例如,可以是或可以限定)腔118的底表面,并且底表面124可以形成腔114的顶表面。在一些情况下,诸如腔114的腔可以是不具有开口的、封闭的或密封的空间、室或体。在一些情况下,诸如腔118的腔可以是仅具有一个开口的、封闭的或密封的空间、室或体。
振动膜120可以由诸如金属或合金的导电材料制成。在一些情况下,振动膜可以由诸如铜、金、钛、银或合金的导体制成。膜120可以设置在封装基板中或形成为封装基板的部分,该封装基板例如如本领域已知用于封装或对接微处理器、计算机处理器、芯片或其它逻辑电路的封装基板(例如,具有有源设备(例如晶体管)和/或电阻器、电容器和二极管)。可以通过在芯片封装的制造工艺期间在电介质层上层叠或电镀金属或铜来形成膜120。在一些情况下,膜120例如在形成设备100、301、401或501的期间被形成为封装基板的部分(例如,参见图1-5)。
在上面膜120被示出为在(例如,安装或形成在)下支撑130上方并且在上支撑140下方。在一些情况下,膜120设置在或悬浮在(例如,安装或形成在)下支撑130的顶表面132之间。在一些情况下,支撑140可被安装或形成在膜120上(例如,如图1A所示)。在一些情况下,支撑140可以代表未安装或形成在薄膜120上的上支撑(例如,如图3A-5所示)。
下支撑130被示出为具有附着到(例如,物理地耦合到或触摸)底表面124的周界或直径的顶表面132。下支撑130形成或限定表面124下方的腔114的外表面。诸如针对膜120所指出的,下支撑130可以由导电材料形成。诸如针对膜120所指出的,下支撑130可以设置在封装基板中或形成为封装基板的部分或者可以通过电镀设置或形成。
从顶部透视图(例如,参见图1B的P),表面124的周界P、构件120或表面122可以是围绕构件120的外边缘的环形区域。在一些情况下,周界P可以是直径D1的距离的3%和5%之间的宽度或水平环距离。在一些情况下,周界P可以是直径D1的距离的5%和10%之间的宽度或水平环距离。在一些情况下,周界P可以是直径D3和直径D1之间的宽度或水平环距离。在一些情况下,代替圆形的直径,周界P可以具有形状为椭圆形、矩形、正方形、三角形、菱形、梯形或多边形的内周界或外周界(或两者)。在一些情况下,该形状的横截面积将与针对圆形直径(例如,P)所描述的相同。
在图1A-B中上支撑140被示出为具有附着到(例如,物理地耦合到或触摸)顶表面122的外周界或直径的底表面144。上支撑140形成或限定表面122上方的腔118的外表面。诸如针对膜120所指出的,上支撑140可以由导电材料形成。诸如针对膜120所指出的,上支撑140可以设置在封装基板中或形成为封装基板的部分或者可以通过电镀设置或形成。
永磁体150被示出为具有耦合至底表面132的顶表面152,并形成或限定腔114的底表面。磁体150具有底表面154。磁体150可以具有通过诸如粘合剂的另一种材料(例如,不物理耦合或触摸)附着到底表面134的顶表面152的外周界或直径。在一些情况下,该周界跨磁体150的宽度(类似于针对膜120描述的周界P的宽度)的部分延伸。
如本领域中已知的,磁体150可以由铁磁材料形成或者包括铁磁材料并且产生磁场。磁体150被示出为在进入图1A的纸张的方向上并且如图1B中所示那样产生磁场B。磁体150可以由永久磁性材料形成。磁体150可以形成为封装基板工艺的部分,例如通过在封装设备的形成期间(例如,在设备100、301、401或501的形成期间)将磁体150附着或接合到表面134。在一些情况下,当膜120振动时,磁体150不关于支撑130垂直地移动或弯曲。
根据一些实施例,图1A-B中所示的特征或组件150不是磁体,而是代表形状类似于膜120的材料的非磁性层,但其厚度至少是膜120的厚度的两倍(或者足够厚而在使用射流设备期间不振动或改变输出)。该材料层可以是形状与膜120类似的绝缘体(例如,电介质材料)层。在该情况下,提供单独的磁体,其或附着到底表面154或设置在表面154下方,以在腔114中产生磁场。
顶盖110被示出为具有表面112和底表面115,底表面115耦合到顶表面142并形成或限定腔118的顶表面。顶盖110具有顶表面112。在一些情况下,顶盖110具有附着到(例如物理耦合或接触)顶表面142的底表面115的外周界或直径。在其它实施例中,顶盖110具有通过诸如粘合剂的另一种材料(例如,不物理耦合或触摸)附着到顶表面142的底表面115的外周界或直径。当通过另一种材料附着时,盖110可以由绝缘体或导电材料形成。附着的外周界可以跨顶盖110的宽度(类似于针对膜120所描述的周界P的宽度)的部分延伸。
如图1B所示,顶盖110被示出为具有开口116,例如沿着膜120的中心轴线C的开口。开口116被示出为穿过盖110形成,例如从表面112延伸到表面115(例如,在表面112和115之间形成开口)。盖110可以由绝缘或电介质材料形成。盖110可以设置在封装基板中或形成为封装基板的部分,该封装基板例如用于封装或对接微处理器、计算机处理器、芯片、印刷电路板或如本领域已知的其它逻辑电路的基板。顶盖110可以是在封装基板制造过程(例如参见图3-5)期间在用于形成这样的材料的层的过程期间形成的绝缘体材料或电介质材料层。在一些情况下,可以通过将盖110附着或接合到表面142而形成盖110。
膜120被示出为具有高度H1,支撑130被示出为具有高度H2,磁体150被示出为具有高度H3,支撑140被示出为具有高度H4,并且盖110(以及开口116)具有高度H5。开口116被示出为具有直径D2。盖110、支撑130、支撑140、膜120和磁性件150被示出为具有外周界或直径D3。支撑130和140被示出为具有内周界或直径D1。因此,在图1A-B中,腔114和118具有直径D1。在一些情况下,上支撑140、膜120和下支撑130由导体形成;并且盖110由绝缘体形成。在一些情况下,上支撑140、膜120和下支撑130由金属或合金形成;并且盖110由电介质材料形成。在一些情况下,上支撑140、膜120和下支撑130由相同材料形成;并且盖110由焊阻形成。在一些情况下,上支撑140、膜120和下支撑130由铜形成;并且盖110由焊阻形成。在一些情况下,上支撑140、膜120和下支撑130由铜形成;并且在封装形成过程期间,盖110由焊阻形成,该封装形成过程形成包括电子焊盘、电子迹线、电子通孔和电介质材料的层的封装基板的多个层。
一些实施例以电磁方式驱动合成射流设备(例如,设备100,301,401或501),其在封装基板的长度尺度上(例如,腔114和118的15-30微米间隙高度)比其它致动手段更有效(例如,比将要求非常高的致动电压的静电或压电致动好)。以电磁方式驱动合成射流设备可以包括通过经由振动膜传导交流电流控制信号(例如,Iac)使膜120振动,并且具有位于膜上方或下方的磁体(例如,磁体150)以跨膜提供垂直于电流的流动的磁场,即从图1A中的页面出来。
在一些情况下(例如,不限制于此),膜的谐振频率可以被选择或预定(例如,基于设备100的设计)为保持该频率在可听频率水平以上(诸如20kHz以上),以实现***的“安静”操作。在一些情况下,上腔的亥姆霍兹频率可以被选择或预定(例如,基于设备100的设计)为保持该频率在可听频率水平以上(诸如20kHz以上),以实现***的“安静”操作。在一些情况下,两个频率都在可听频率水平以上。在其它情况下,只有一个频率或没有一个频率是约可听频率水平。对于一些实施例,即使膜固有频率和/或腔亥姆霍兹频率不是在20kHz以上,合成射流的操作频率仍然可以在20kHz以上。在20kHz以上操作射流设备可以导致“安静”操作。针对相同频率设计膜和腔(例如腔114和/或118)可以优化性能(例如,优化功率和流)。
在一些情况下(例如,并不限制于此),膜120的谐振频率可以被选择或预定为小于100kHz或在90kHz以下。在一些情况下,膜的谐振频率可以被选择或预定为小于50kHz。在一些情况下,膜的谐振频率可以被选择或预定在30-50kHz之间。在一些情况下,膜的谐振频率可以被选择或预定在25-80 kHz之间。在一些情况下,由于射流设备的尺寸小或者膨泡170(或流216)体积足够小以致对于使用容纳设备100或***200的设备的人来说是不可听的,射流设备可以是不可听的。
在图1A中,膜120被示出为具有振动物理振幅127,例如膜120的顶表面122的位置将在膜120的使用或致动期间沿向上和向下方向行进或弯曲的最大距离。可以通过使交流电流穿过膜120——例如从膜的一个“边缘”位置到相反的边缘位置——来由电磁力或激励致动膜120。在一些情况下,如图1B中所示,驱动信号Iac可以是施加到膜120的一个边缘或位置126的交流电流,其通过膜流动到膜120的第二或相反边缘或位置128。在一些情况下,上支撑、振动膜或下支撑中的电子接触部电耦合到振动膜的边缘126和128,用于通过振动膜供应或传导交流电流。
在一些实施例中,磁体150是与膜120电子隔离的导电或半导电材料。在这些实施例中,磁体150是与导电构件130电隔离的。也就是说,当信号Iac流过膜120时,其不流过磁体150或盖110。磁体150可以通过使用磁体150与构件130之间的隔离环氧树脂、隔离粘合剂或绝缘层而与构件130电子隔离。
认为在一些实施例中,盖110可以是与膜120电子隔离的导电或半导电材料。这里,可以通过使用磁体150与构件140之间的绝缘环氧树脂、绝缘粘合剂或绝缘层来将盖110与导电构件140电子隔离。
膜120可以向上或向下弯曲,这取决于如所示流过膜的电流Iac是从右到左还是从左到右)。在一些实施例中,选择或预定Iac的频率,使得膜在其中心C处形成单个峰或谷,因为其以Iac的频率上下振动。这可以是膜120的“第一振动模式”或“第一谐波”。在一些情况下,Iac被选择为具有频率和电流量以使得振动膜120以如本文所指出的选定的振幅127振动,并且以等于Iac的频率的选定频率振动。当膜振动时,当其向下弯曲时其将空气通过开口116拉动并进入腔118;并且然后当其向上弯曲时,其通过开口116将空气推出腔118。空气的推出可以被描述为产生空气的“膨泡”(例如旋涡)。可以以Iac的频率产生膨泡。可以理解的是,如果开口116暴露于或者处于液体(例如流体)的环境中,则设备100(例如,膜120)可以产生液体的膨泡。尽管开口116被示为居于盖110中心(例如,开口具有与中心C对齐的中心或孔轴线),但是在一些情况下,开口可关于膜120的中心轴线偏移。在一些情况下,开口116可以从中心向盖的边缘之一偏移距离D1的十分之一、四分之一或三分之一的距离。
例如,图1A示出空气或液体的膨泡170(1)从开口116离开并且(2)夹带周围的空气或流体EA。当膜120上下振动(例如,以Iac的频率振动)时,膨泡170可以以足以夹带周围空气EA的膨泡气流速度离开开口116。在一些情况下,空气EA是与开口116邻近或在开口116旁边的空气,其连同膨泡170一起被拉动,以形成速率或速度R的净向外(向上且远离开口116)气流。在一些情况下, 膨泡170和夹带的空气EA形成速度为R的“射流”气流,其可用于本文所指出的应用。
在一些情况下,速率R将取决于以下参数:电流Iac的量、Iac的频率、磁场强度、直径D1、直径D2、构件140的高度、盖110的高度以及膜120的厚度和材料。那些参数可以被选择或预定为使R最大化。
在一些情况下,设备100被设计成使得腔118的亥姆霍兹频率与膜120的谐振频率匹配,因此导致气流或流体流的最大值,或者速率R的最大值。例如,高度H5、直径D2和/或腔118的体积被选择为使腔118的亥姆霍兹频率与膜120的谐振频率匹配。在一些情况下,膜120的厚度H1或高度、直径D1、直径D2和腔118的体积可以被选择为使得腔118的亥姆霍兹频率等于膜120的谐振频率。
虽然在上面(例如,参见图1B)膜120(和盖110、支撑130和140以及磁体150)被示为具有圆形形状,但是也可以考虑其它形状。例如,它们可以具有椭圆形、正方形、矩形、三角形、菱形、梯形或多边形的形状。认为该形状的横截面积将与针对圆形直径所描述的相同(例如,如适用的D1、D3或P)。在一些情况下,代替圆形直径(例如D2),开口116可以具有形状为椭圆形、矩形、正方形、三角形、菱形、梯形或多边形的内周界。在一些情况下,该形状的横截面积将与针对圆形直径(例如,D2)所描述的相同。
一些实施例包括在具有导电迹线层、导电通孔层以及电介质材料层的封装基板的层内形成或形成为所述封装基板的层的合成射流设备。通过设备的孔口排出的空气膨泡夹带周围的空气并生成空气射流,该空气射流可以提供受控量的气流(例如,图1的速率R)和/或局部化的冷却气流(例如参见图2的流216)。在一些情况下,从交流电流源提供到射流设备的驱动信号Iac,所述交流电流源例如附着到包括射流设备的封装基板的控制电路或处理器。
另外,尽管开口116被示出为穿过盖110,但是在一些实施例中,开口116可以形成为穿过射流的另一个组件。在一些实施例中,除了开口116是穿过支撑140的位置的开口(例如,并且没有穿过盖110的开口)之外,开口116可以是如针对开口116所描述的开口。在这种情况下,开口可以从支撑140的内周界中的位置直接向外延伸(例如,水平地并且具有与从射流的中心C向外延伸的线对齐的中心轴线),通过支撑并离开支撑的外周界。在这种情况下,D2可以小于或等于H4。这里,膨泡170和流216可以以水平(例如,横向或径向)方向通过支撑140离开开口,例如以便提供在横向或径向方向上至射流的侧的受控的流或冷却。在一些情况下,本文中用于形成开口116的描述适用于形成穿过支撑140的开口。在一些情况下,这里对图案化和蚀刻;形成开口穿过;或移除导体或金属的部分的描述可用于形成穿过支撑140的开口。在一些情况下,具有穿过支撑140的开口的射流可以设置在其侧面,使得向上引导流。
图2示出根据本发明的实施例的包括合成射流设备的***的实施例。图2示出包括设备100的***200。在一些情况下,图2的设备100代表设备301、401或501。基板210被示出为具有顶表面212和底表面214。***200包括封装基板210,封装基板210具有设置在基板210内或形成在基板210内的设备100。在这种情况下,表面112是在表面212下方形成的基板210的层的部分,并且表面154是在表面214上方形成的基板210的层的部分。其它情况考虑到设备100可以具有平齐地设置在基板210的表面212内或平齐地形成在基板210的表面212内的表面112。在一些情况下,设备100可以具有平齐地设置在基板210的表面214内或平齐地形成在基板210的表面214内的表面154。
基板210被示出为具有形成在表面212上、形成在表面212中或形成在表面212上方的顶接触部220、222和224。基板210被示出为具有形成在表面214上、形成在表面214中或形成在表面214下方的底接触部226和228。基板210被示出为具有电迹线(例如,导电迹线,导线等)240、241、242、243、244、245和246。基板210被示出为具有导电通孔或互连230、231、232、234、235和236。通孔230将迹线240连接到迹线241。通孔231将迹线241连接到接触部226。通孔232将迹线242连接到迹线243。通孔234将迹线244连接到迹线245。通孔235将迹线245连接到迹线246。通孔236将迹线246连接到接触部228。
基板210可以是或者包括具有多个层的封装基板,所述层包括电子迹线层、电子通孔层和电介质材料层。在一些情况下,基板210是封装基板的部分,例如用于封装或对接微处理器、计算机处理器“芯片”或如本领域已知的其它逻辑电路的封装基板(例如,具有有源设备(例如晶体管)和/或电阻器、电容器和二极管)。基板210可以是用于封装计算机处理器的封装基板,或者是在其上安装计算机处理器的封装基板,以例如如本领域已知那样通过基板210使处理器与板270、“母板”、印刷电路板或具有用于与处理器250互连的接触部和迹线的另一板接口。
基板210可以具有完全设置或包封在基板210内或在基板210的层内的合成射流设备100。在一些情况下,在形成基板210的层期间形成设备100。例如,膜120和支撑140可以形成为层或者在封装基板210的层的形成期间形状,诸如通过已知用于形成封装基板的工艺。在一些情况下,在形成基板210期间形成盖110。在一些情况下,盖110在形成基板210期间被附着到设备100。
例如,可以在形成迹线245期间形成膜120、支撑130或支撑140。例如,可以在形成迹线243期间在形成迹线245期间形成膜120、支撑130或支撑140。而且,可以在迹线245或迹线243上方形成电介质层期间形成盖110。在一些情况下,在电介质被蚀刻以从支撑130之间移除电介质来形成腔114(而不蚀刻支撑130或膜120)之后,磁体150可以附着到支撑130。
在一些情况下,磁体150在不同于用于形成封装基板210的过程的单独过程期间形成,并且在封装基板210的形成期间被附着到封装基板210。在一些情况下,盖110在不同于用于形成封装基板210的过程的单独过程期间形成,并且在封装基板210的形成期间被附着到封装基板210。在一些情况下,盖110和磁体150两者在不同于用于形成封装基板210的过程的单独过程期间形成,并且在封装基板210的形成期间附着到封装基板210。磁体150和/或盖110的附着可以包括使用环氧树脂、粘合剂或其它结合工艺。如上所指出的,该附着可以包括使磁体与下支撑电绝缘和/或使盖110与上支撑电绝缘。
***200包括处理器250,处理器250可以安装在表面212上或者电耦合到表面212。处理器可以是微处理器、计算机处理器、芯片或如本领域已知的其它逻辑电路(例如,具有有源设备(例如晶体管)和/或电阻器、电容器和二极管)。处理器250具有顶表面252和底表面254。处理器250具有接触部260、262和264。处理器250具有通过数据线268附着到接触部260的数据输入/输出(I/O)电路266。处理器250具有通过控制电路线257连接到接触部262的控制电路256。处理器250具有通过地线259连接到接触部264的接地电路258。
***200包括具有顶表面272和底表面274的板270。板270具有接触部280、282和284。接地电路286通过线287连接到接触部282。板270包括将接触部280连接到接触部284的迹线288。板270可以是“母板”、印刷电路板或具有如本领域中已知的用于通过基板210与处理器250互连的接触部和迹线的其它板。
可以理解的是,处理器250可以如图所示通过线268、接触部、迹线和通孔提供来自电路266的数据输入和输出,以在接触部284处提供输入/输出(10)数据。如本领域已知的,该IO数据可以表示去往/来自计算机处理器、存储器、协处理器、总线等的数据。
在一些情况下,控制电路256可以通过以下特征将诸如交流电流Iac的控制信号提供给膜120:线路257、接触部262和222、迹线242和243以及通孔232。可以理解的是,板270可以通过基板210向处理器250提供电压偏置或功率(例如,Vcc、Vdd等),例如本领域已知的。可以理解的是,板270可以向基板210提供电压偏置或功率,例如本领域已知的。
图2还示出了流216,例如空气或液体的流。流216可以表示膨泡170和被夹带空气EA的组合,如图1所描述,该组合以速率R流动。流216被示出为进入间隙218。间隙218可以是封装210中的腔、室或开口,期望使流216进入该间隙218(例如,选择的或预定的位置),例如为了本文所描述的应用。这样的应用可以包括提供受控的流速R和/或流的速率R,用于冷却基板210和/或处理器250.间隙218可以是或者可以包括空气或液体排放口、通路、管、在基板210的层之间或穿过基板210的层的细间隙。因此,本文中的毫米级合成射流设备还可以在非常细的空气间隙(例如,间隙218)中提供气流以在先前未曾产生气流之处增加冷却容量(例如,用于计算机处理器或处理器封装)。来自合成射流设备的脉动流提供非常合适的流来突破热边界层(例如边界212)以产生更均匀的温度分布。在一些情况下,流可以被引导至冷却区域、被冲击、以一定角度被引导和/或平行于需要冷却的表面。
在一些情况下,流216包括速率为R的气流,用于在先前未产生气流之处(例如,在间隙218中、通过间隙218或从间隙218出来)增加冷却容量。在一些情况下,流216包括速率为R的气流,用于在先前未产生强制气流之处增加冷却容量,以提供非常合适的流来突破热边界层从而在下述位置产生更均匀的温度分布:在基板210中;在处理器250中或在处理器250处;或针对靠近或附着到基板210的另一设备。在一些情况下,流将突破热边界212,这样的热边界在处理器250的表面之下或在处理器250的表面之处。热边界212可以表示由于处理器在用于由处理器250执行的计算期间生成热而产生的边界层。边界212可以表示温度升高之处的边界,其远离基板210并朝着处理器250移动。边界212可以表示希望使用流216或速率R冷却下来或降低的温度边界。在一些情况下,可以产生热边界层,然后用来自射流的脉动流“突破”热边界层。在一些情况下,合成射流设备还可以通过使流(垂直或以不同的角度)冲击在平行于热表面的的表面上和/或将冷空气“引入”需要冷却的区域来增加冷却。
图3A-5是用于形成诸如由图1A、1B和2中的设备100所表示的合成射流设备的封装基板形成过程(例如封装技术)的示例。图3A-5的形成过程可以包括标准封装基板形成过程和工具,诸如包括或使用以下的那些过程和工具:诸如Ajinomoto积聚膜(ABF)的电介质层的层叠,激光或机械钻孔以在电介质膜中形成通孔,干膜抗蚀剂(DFR)的层叠和光刻图案化,诸如铜(Cu)迹线的导电迹线(CT)的镀敷,以及用于在基板面板或可剥离核面板的一个或两个表面(例如顶表面和底表面)上形成电子导电迹线层、电子导电通孔层和电介质材料层的其它堆积层和表面抛光过程。 基板可以是用于电子设备封装或微处理器封装中的基板。
例如,图3A-3H示出用于形成合成射流设备的封装基板形成过程的一个示例。图3A-3H可以示出可以用于在封装基板中产生合成射流设备的工艺,该封装基板具有作为射流设备的部分形成的管芯侧孔口(例如,射流设备开口116)和焊阻盖(例如,诸如盖110)。
图3A示出具有顶表面和底表面的可剥离核302,在该顶和底表面上可以形成可移除粘合剂层304。在一些情况下,在粘合剂上或粘合剂之上形成导体的薄无电镀“籽晶”层,例如铜(或镍或金)。核302、粘合剂304和籽晶层可以是计算机处理器封装设备形成领域中已知的预先制造的封装基板核的部分。核302可以由ajinomoto积聚膜(ABF)、玻璃增强环氧树脂层叠板(例如阻燃剂-FR4)、印刷电路板(PCB)板、有机电介质、金属或铜片或层,或已知用于为封装基板产生载板的另一种材料形成。
可以例如通过干膜抗蚀剂(DFR)图案化和导电镀敷在粘合剂304上(或在籽晶层上)形成导体320的层或多个岛322。如本领域中已知的,镀敷可以是在籽晶层中、在形成于粘合剂304上(或在籽晶层上)的DFR岛之间电解电镀导体320。导体320可以是金属。在一些情况下,导体320是铜、镍或金。在一些情况下,导体320是铜。
然后,可以在粘合剂304上(或在籽晶层上)形成绝缘体310的层。绝缘体310可以是本领域已知的电介质材料,例如ajinomoto积聚膜(ABF)的层。如本领域已知的,绝缘体310可以通过ABF层叠工艺形成。
然后,例如通过使用本领域已知的激光器(例如二氧化碳激光器)或通过使用机械钻,可以在绝缘体310中的选定或预定位置处形成开口。接下来,导体(例如铜、镍或金)可以电镀到开口中以形成诸如支撑130和通孔324的通孔,并且可以电镀到绝缘体310的选定或预定部分之上以形成迹线326和膜120。例如,导体320的迹线326和膜120可以通过DFR光刻图案化和导电金属镀敷(例如铜镀敷)来形成。在一些情况下,它们形成在导体或金属的无电镀籽晶层上,该导体或金属的无电镀籽晶层形成在其上可以镀敷导体的绝缘体310上。
在一些情况下,迹线326形成在通孔324上,并且膜120形成在支撑通孔130上并且形成在支撑通孔130之间的绝缘体310之上。在一些情况下,导体320形成支撑130、导电通孔324、迹线326和振动膜120。
在一些情况下,绝缘体310可以具有在15和35微米之间的厚度。在一些情况下,厚度可以是25微米。绝缘体310的厚度可以等于腔114的高度,例如是高度H2。膜120可以具有高度H1,使得膜120的顶表面是可移除粘合剂304上方的高度H1+H2。类似地,迹线326可以具有在粘合剂304上方高度H1+H2处的顶表面。
图3A-3G示出了基板封装形成过程,其开始于在核302的顶侧上形成第一射流设备301并且在核302的底表面上形成第二镜像射流设备303。例如,线L-L’将跨核的中心分割核,使得在线L-L’下方是线L-L’上方内容的镜像。可以理解的是,通过使用这种封装基板形成技术或过程,一次形成两个射流设备,从而与使用单侧抛光的硅、晶片或芯片形成过程相比,以两倍的形成速率形成两个射流设备。例如,针对图3A-3E描述的封装工艺在单个封装基板上一次(例如,在相同处理过程期间或使用该相同处理过程)形成两个射流设备的大部分。针对图3F-3H描述的用于形成两个射流设备的其余部分的剩余封装过程可以在分离的基板或设备301和303上一次执行(例如,在相同处理过程期间或使用相同处理过程)或在不同的时间执行。
图3B示出在基板上层叠第二绝缘体层之后的图3A的基板。绝缘体层330可以层叠在绝缘体310、导体326和膜120的表面上。该层叠可以类似于针对层310所描述的层叠。接下来,在绝缘体330中钻出激光孔。这些孔可以如针对在层310中形成的孔所描述的那样形成。然后,孔可以镀敷有导体以形成通孔340。可以如针对用于形成通孔324的镀敷所描述的那样进行镀敷。
接下来,可以在通孔340和绝缘体330的表面上形成导电材料层。形成导电材料层可以与针对形成层326和120的所进行的描述类似。该层可以被描述为包括以下的网格层344:通孔340上的岛342;在膜120之上(例如在支撑130之间)的层330之上的岛348;以及岛342和岛348之间的导体346的薄层。因此,导体320可以形成在层330的表面上以形成通孔、迹线和网格层344。在图3B中,在绝缘体层330的整个顶表面之上形成的层344中可以有导电材料346的薄层,用作网格层344的籽晶层。该薄层被标识为网格的较厚部分342和348之间的层346。
图3C示出在图案化薄层346以形成用于蚀刻射流设备的上部腔(例如腔118)的硬掩模之后的图3B的基板。图3C示出在图案化层346之后(例如,使用DFR层叠,光刻以图案化DFR,以及湿法蚀刻过程来图案化层346)以产生用于蚀刻射流的上部腔(例如,腔118)的硬掩模的基板300。图3C示出图案化以将开口350暴露于网格岛348之间的绝缘体层330的顶表面。开口350是在膜120之上(例如,在支撑130之间)的层330之上在岛342和348之间以及在岛348之间移除层346的地方。用于图案化层346的该湿法蚀刻可以选择性地移除导电材料320而不移除绝缘体材料310。
在层346顶部层叠DFR并使用光刻对其进行图案化可以在位置352处保护薄膜层346,该位置352邻近于射流设备的顶腔且其外径D4将是射流设备的顶腔的。在一些情况下,网格层344中的层346的蚀刻可以包括湿法蚀刻持续选定的或预定的时间量以在暴露于蚀刻剂之处移除薄层346(例如,而位置352被DFR保护或掩盖)但不移除岛348所有的厚度,或者仅移除岛348的选定或预定的厚度。位置352可用于保护可能不是射流设备部分的绝缘体330部分免受用于产生射流设备的腔(例如腔118)的后续绝缘体蚀刻过程的影响。
图3D示出在蚀刻掉膜120上方的绝缘体层330的部分以形成顶腔318之后的图3C的基板。在一些情况下,腔318表示图1的腔118。在一些情况下,通孔340和岛342表示如对图1所描述的支撑140。在一些情况下,岛342、通孔340、岛326、通孔324和岛322表示如针对图1所描述的支撑140。该蚀刻可以选择性地移除绝缘体材料310而不移除导电材料320。
蚀刻360可以是穿过导体的岛348之间的开口350的蚀刻,以从层318移除层330,但不移除岛348外面的层330,例如在层344由网格344的薄层346保护在位置352处。在一些情况下,蚀刻360可以是各向同性蚀刻。蚀刻可以移除绝缘层330而不移除层310,例如通过对选定的或预定的时间量进行蚀刻以从层318移除层330,但不足以移除绝缘层310。在一些情况下,蚀刻360是碳四氟甲烷(CF 4),六氟化硫(SF 6),三氟化氮(NF 3)或另一种已知的蚀刻剂或蚀刻的等离子蚀刻以移除层330的材料(例如以移除绝缘材料或ABF)。
图3E示出了在例如通过使用湿法蚀刻移除剩余的薄层346之后,接着形成焊阻材料层370之后的图3D的封装基板; 以及焊阻层图案化以形成射流设备的盖110和开口116。图3E示出了焊阻层370,例如绝缘有机材料,层叠材料,感光材料或其它已知的焊阻材料。焊阻层370可以是如本文所述的在基板封装形成过程期间形成的绝缘体材料。焊阻370可以包括通过如本领域已知的图案化和显影而通过抗蚀剂370形成的开口372和116。该显影过程可以选择性地移除在指定位置(例如,开口116和372)中的抗蚀剂370,所述指定位置(例如,开口116和372)通过光刻工艺曝光或掩模曝光,这取决于是使用正或负色调抗蚀剂, 370在其余的地方完好无损。此外,显影过程可以被选择为是选择性的,以便不移除绝缘体材料310或不移除导体320。抗蚀剂370可以具有可以在5和50微米之间的高度H5。
图3E示出了具有顶部射流设备301和底部第二射流设备303的基底300。可以理解的是,如针对图3A所描述的,对于图3A-3E,在单个封装基板上一次形成两个射流设备(例如,在或者使用相同或随后的处理工艺)。
图3F示出了在以下处理之后来自图3E的基板;去镶板设备301和303;翻转设备301; 在底腔114将存在其内的区域外部的层310的暴露表面(图3F中的顶部表面)上图案化并形成硬掩模(例如,使用薄导体或铜层,未示出);ABF蚀刻以移除层310以形成腔114; 并且最后从层310的表面移除硬掩模(例如,通过使用湿法刻蚀工艺)。在整个工艺过程中,在开始任何蚀刻之前,通过涂覆诸如氮化硅(SiN)之类的钝化层,可以防止焊阻层370发生不希望的蚀刻,并且最终在蚀刻结束时移除该钝化层 处理流程序列如上所述。在一些情况下,图3F示出了分离装置301和303之后来自图3E的基板; 并蚀刻以移除支撑130之间的层310的部分。图3F示出在将可剥离核302和可移除粘合剂304从绝缘体310的底表面、导体322和支撑130移除之后的射流设备301。该分离工艺可以包括首先在层370的顶表面上形成保护钝化层(例如,SiN,未示出),在蚀刻移除层310以形成腔114之后将移除保护钝化层。如本领域已知的,可以在封装形成过程期间移除核302和粘合剂304。
可以理解的是,对于图3F-G中的设备301所描述的过程也可以在设备303上执行以从图3E的基板产生第二射流设备。
然后,设备301的底部(图3F中的顶表面)可以覆盖有硬掩模(例如,导体或铜的薄无电镀层,未示出),可以在腔114将存在其内的区域外部的层310的暴露表面之上形成所述硬掩模,以在蚀刻374期间(例如,在直径D1之外),保护在底腔114之外或远离底腔114的层310。
接下来,蚀刻374可以移除支撑130之间或直径D1内的所有绝缘体310(也参见图1),但是由于通过硬掩模保护层310的该部分而不移除支撑130存在处的层310( 例如导体或铜的无电镀层,未示出)。刻蚀374可以是等离子刻蚀以移除ABF材料,例如移除层310以形成腔114。刻蚀374可以是刻蚀或者使用与刻蚀360相似的刻蚀剂。该蚀刻可以选择性地移除绝缘体材料310但不移除导体320。
在蚀刻374之后,可移除或蚀刻掉支撑130外部的任何剩余的硬掩模(例如,导体或铜的薄无电层,未示出),以露出绝缘体310,如图3F所示。移除无电硬掩模可以包括从图3F中的层310的顶部湿法蚀刻无电硬掩模,其在层3的表面之上并且保护剩余的层310。在该硬掩模蚀刻之后,可执行另一湿式或干式蚀刻以移除在用于形成腔114的工艺流程序列期间形成于盖110之上的保护性钝化层(例如,SiN)以保护盖。
图3G示出了在将磁体150附着或形成到支撑130的表面或者附着或形成在支撑130之上之后的图3F的基板。图3G示出了具有附着到支撑130的表面或之上的磁体150的设备301。在一些情况下,该附件如图1A-B所述。
在图3G中,磁体(例如,磁体150)可以被附着在封装基板的板侧上。这是可能的,因为磁体厚度(例如高度H3)可以被选择或预定为小于或少于球栅阵列(BGA)的坍塌后高度。也就是说,磁体的高度可以小于BGA中使用的将把封装基板(例如,基板210)表面安装到板(例如板270)上的焊球的高度。在一些情况下,磁体的高度(例如,磁体150的H3)可以是200微米,或者100和300微米之间。这种磁体可以使用封装基板形成工艺的拾取和放置精确度组装工具或芯片帽射击器工具来组装到封装基板(例如基板210或设备301)。在一些情况下,可以通过使用施加到磁体和/或支撑130的表面的环氧树脂或粘合剂来附着磁体。在一些情况下,帽射击器是这样的设备,其中具有金属化边缘的磁体被射到基板的表面上并且执行焊料回流工艺以使焊料将磁体附着到基板(例如支撑130)。焊料可以被附着到未被电连接到支撑130的(虚拟)凸块,使得磁体与支撑130或膜120电隔离。
图3G示出具有盖110的射流设备301,其具有直径为D2的开口116; 具有直径D4的顶腔318; 具有直径D1的底腔114; 下支撑130,上支撑340; 以及附着到下支撑130上并在其上形成的振动膜120。在一些情况下,上支撑可以包括通孔324和340以及岛326。在一些情况下,上支撑还可以包括通岛342和348。
可以理解的是,图3G的设备301看上去与图1中所示的设备100看起来不完全相同。在一些情况下,在设备301中,盖110可以形成在未形成在膜120上或未接触膜120的上支撑(例如,岛342和348)上,如针对图1的设备100的支撑140所示。相反,在装置301中,盖110可以形成在上支撑上,例如通过形成在通孔324之上,在与在核302上形成支撑130和膜120的位置不同的位置处。然而,可以理解的是,以上关于设备100描述的概念也适用于设备301的对应部分。此外,以上对于腔118的描述可适用于腔318。而且,以上对于支撑140的描述可适用于支撑340。在一些情况下,以上对于诸如腔118和支撑140的直径、高度体积的选择或预定的描述也可以用于或适用于腔318和支撑340。然而,可以基于腔318和支撑340替代腔118和支撑140来选择或预定针对设备100和流速R等描述的概念。
图3H示出了通过抗蚀剂370在邻近盖110的开口372中形成焊料凸块之后的图3G的设备。凸块375可以由各种导体形成,例如锡,金,镍以及已知用于形成焊料凸块的各种其它材料。
凸块375可以是倒装芯片凸块阵列的部分。凸块375可以是设备301的管芯侧376并且可以用于将设备301或者包含设备301的基板(例如基板210)附着到处理器(例如,诸如处理器250)。在一些情况下,凸块375表示接触部224和/或如图2所示。图3H还示出了装置301的板侧378作为装置板(例如板270)所朝向的装置的一侧。在一些情况下,板侧378例如通过接触部(例如接触部228和/或226)触摸或附着到板。在其它情况下,装置301位于基板内,如图2中针对位于基板210内的设备100所示。在一些情况下,凸块375可能存在也可能不存在。
图4A-4E示出了用于形成合成射流设备的封装基板形成过程的第二示例。图4A-4E示出了继续使用或者使用图3A的基板的第二示例。图4A-4E可以示出可以用于在封装基板中产生合成射流设备的过程,其中在组装的分立盖中形成管芯侧孔口(例如形成在单独附着的分立盖410中的射流设备开口416 射流设备而不是在其上形成或层叠在射流设备上)作为射流设备的部分。
与图3B-3G相比,在图4A-4E中,通过盖的开口现在处于装配在模具侧面上的离散的盖中,并且网格344的岛状物348和薄层346被移除并且被打开的“窗口 “450,并且顶层腔418可以在焊阻层叠件449发生之后形成。如果发现图3E-3H中的网格344的顶部上的焊阻层叠370导致显著的网格344变形,这可能是有利的。此外,通过将图3E-3H中的网格替换为敞开的窗口450,期望以比图3D的蚀刻360更快的速率发生来自上支撑340内的下面的ABF层330的图4B的蚀刻460。
图4A-4B示出了基板封装形成过程,其中第一射流设备401可以形成在核302的顶侧上,而第二镜像射流设备403可以形成在基板300的核302的底表面上。这可以提供类似于图3A-3G所示的那些优点,其中射流设备301和303形成在核302的顶侧和底侧上,例如使用这种封装基板形成技术或一次形成两个射流设备的过程 ,因此与使用单面抛光硅,晶片或成片工艺相比,以两倍的成形速率形成它们。例如,针对图4A-4B描述的封装工艺在单个封装基板上一次(例如,在或使用相同或随后的处理工艺期间)形成大部分两个射流设备。为了形成两个射流设备的其余部分而对图4C-4E描述的剩余的封装过程可以在分离的基底或装置401和401上一次(例如,在或在使用相同或随后的处理过程中)或在不同的时间执行403。
图4A示出了沉积和图案化之后的图3A的基板,以形成用于蚀刻以形成顶腔418的硬掩模。图4A可以在沉积薄的硬掩模层(诸如无电镀的导体或金属,例如铜)之后示出图3A的基板并且使用DFR将其图案化以形成用于蚀刻以形成顶腔418的硬掩模。图4A可以示出在将第二层绝缘体330层叠在基板300上之后,在层330中钻孔并且用导体镀覆孔以形成通孔340之后的图3A的基板,如图3B所述。
接下来,可以在通孔340和绝缘体330的表面上形成导电材料层以形成岛状物342。形成导电材料层可以类似于图3B中用于形成层342的描述,除了网格344的岛348和薄层346被移除并且用开放的“窗口”450代替之外。
接下来,可以在可以形成在通孔340上的导电材料层上形成焊阻层449的层。抗蚀剂449可以是如针对焊阻层370所描述的在基板封装形成过程期间形成的材料。焊阻449可以包括通过抗蚀剂449形成的开口472和450,所述开口通过如层370描述的和/或本领域已知的图案化和显影来形成。图案化和显影可以包括图案化光敏焊阻以打开稍后添加用于管芯附着的盖410或焊料凸块375的位置。抵抗部449可能有高度是H4的部分。
然后,例如通过无电镀覆,可以在层449的剩余部分(以及可选地在开口472中的岛状物342)之上形成薄的硬掩模层446; 或者通过电镀然后从开口450蚀刻薄层。该掩模446可以是通过无电沉积和使用DFR的图案化形成的导体320的薄层(例如,铜的薄层)以形成用于蚀刻通过开口450或开口450的硬掩模以移除开口450下方的层330以形成顶部 腔418。
图4B示出了在蚀刻掉膜120上方的绝缘体层330的部分以形成顶腔418之后的图4A的基板。在一些情况下,腔418代表图1A-B的腔118。 在一些情况下,通孔340和岛342代表如图1A-B所述的支撑140。 在一些情况下,岛342,通孔340,岛326,通孔324和岛322代表如图1A-B所述的支撑140。
刻蚀460可以是穿过导体的岛342之间的开口450的刻蚀,以从腔418移除层330,但不移除岛342的内侧表面448外面的层330,例如层330被岛448保护的地方。在一些情况下,蚀刻460可以是被选择或预定时间量内的蚀刻。在一些情况下,蚀刻460可以是各向异性蚀刻。该蚀刻可以选择性地移除绝缘体材料330但不移除导体320。在一些情况下,蚀刻460使用针对蚀刻360描述的蚀刻化学性质。掩模446可以在层330的蚀刻之后通过使用针对移除薄层346所描述的湿法蚀刻工艺被移除。
如果发现图3E-3H中的网格344的顶部上的焊阻层叠370导致显著的网格344变形,在焊阻层叠449之后发生产生顶腔418可能是有利的。此外,通过将图3E-3H中的网格替换为敞开的窗口450,期望以比图3D的蚀刻360更快的速率发生来自上支撑440内的下面的ABF层330的图4B的蚀刻460。
图4C示出在以下处理之后的图4B的基板:钝化焊阻层449的暴露表面(例如,通过在该表面之上沉积SiN的薄层452);去镶板设备401和403;翻转设备401,在底腔114将存在其内的区域外部的设备401底部(图4C中的顶侧)上图案化并形成硬掩模462(例如,无电镀的导体或铜的薄层)。在一些情况下,图4C示出在分离设备401和403之后的来自图4B的基板。图4C示出在将可剥离核302和可移除粘合剂304从绝缘体310的底表面、导体322和支撑130移除之后的射流设备401,诸如针对图3F所描述的。
可以理解的是,对于图4C-F中的设备401所描述的过程也可以在设备403上执行以从图4B的基板产生第二射流设备。然后,设备401的底部(图4C中的顶侧)可以被图案化,并且可以在腔114将存在其内的区域外部的层310的暴露表面之上形成无电镀硬掩模462,以在蚀刻474期间(例如,在直径D1之外),保护在底腔114之外或远离底腔114的层310。
图4D示出了在蚀刻以移除支撑130之间的层310的部分之后的来自图4C的基板。图4D可以包括:ABF蚀刻以移除层310来形成腔114;例如通过湿法蚀刻工艺移除无电镀硬掩模462(例如,导体或铜的薄层);以及最后蚀刻过程以从设备401的表面移除钝化层452。
蚀刻474可以移除支撑130之间或直径D1(还参见图1A-B)内的所有绝缘体310,但是不移除支撑310存在位置外部的层310,这是由于无电镀硬掩模462对层310的该部分的保护。刻蚀474可以是ABF蚀刻以移除层310来形成腔114。该蚀刻可以选择性地移除绝缘体材料310但不移除导体320。刻蚀474可以是刻蚀或者使用与刻蚀360相似的刻蚀剂。
在蚀刻474之后,可移除支撑130外部(例如,直径D1之外)的任何剩余的硬掩模462,以露出绝缘体310,如图4D中所示。移除无电镀硬掩模可以包括无电镀硬掩模的湿法蚀刻以从设备401的表面移除它。在该蚀刻之后,可以执行另一蚀刻过程(例如,攻击SiN的蚀刻)以移除形成在设备401的表面上的钝化层452。
图4E示出在以下处理之后的图4D的基板:将磁体150附着到支撑130的表面或之上,在层449的开口472中形成焊料凸块,以及将盖410附着到层449的表面。图4E示出了具有附着到支撑130的表面或之上的磁体150的设备401。
在图4E中,磁体(例如,磁体150)可以被附着在封装基板的板侧上。这可以类似于图3G中的安装磁体150。在附着磁体150之后,焊料凸块375可以通过抵抗部449形成在与盖410邻近的开口472中。凸块375可以具有与如针对图3H的凸块375描述的类似的材料,并且附着到与针对图3H的凸块375描述的类似的管芯或处理器。
在图4E中,盖磁体410可以被附着在封装基板的管芯侧上。这可以在形成凸块375之前或之后完成。在一些情况下,盖的高度(例如,H5)可以是200微米,或者100和500微米之间。这种附着可以包括使用封装基板形成工艺的拾取和放置精确度组装工具或芯片帽射击器工具来将盖组装到封装基板(例如基板210或设备401)。在一些情况下,可以通过使用施加到盖和/或基板的表面(例如,层449的表面)的环氧树脂或粘合剂来附着盖。在一些情况下,帽射击器是这样的设备,其中具有金属化边缘的盖被射到基板的表面上并且执行焊料回流工艺以使焊料将盖附着到基板(例如层449)。焊料可以被附着到未被电连接到膜120的(虚拟)凸块,使得盖与膜120电隔离。
图4E示出具有盖410的射流设备401,其具有:直径为D2的开口416; 具有直径D41的顶腔418; 具有直径D1的底腔114; 下支撑130,上支撑340; 以及附着到下支撑130并在下支撑130上形成的振动膜120。在一些情况下,上支撑可以包括通孔324和340与岛326和342以及层449。在一些情况下,上支撑可以包括层330和岛342以及诸如将为附着到膜120的顶表面的上支撑的层449。
可以理解的是,图4E的设备401看起来与图1A-B中示出的设备100不精确相同。在一些情况下,在设备401中,可以在未形成在膜120上或触摸膜120的上支撑(例如,层449)上形成盖410,诸如针对图1A-B的设备100的支撑140所示出的。替代地,在设备401中,可以在层449和通孔324之上形成盖410,层449和通孔324形成在与支撑130和膜120在核302上形成的位置不同的位置处。然而,可以理解的是,以上关于设备100描述的概念也适用于设备401的对应部分。此外,以上对于腔118的描述可适用于腔418。而且,以上对于支撑140的描述可适用于支撑340。在一些情况下,以上对于诸如腔118和支撑140的直径和高度的选择或预定的描述也可以用于或适用于腔418和支撑340。然而,可以基于腔418和支撑340替代腔118和支撑140来选择或预定针对设备100和速率R等描述的概念。
如与图3B-3G相比较,在图4A-4E中,穿过盖的开口现在可以穿过在设备401的管芯侧上组装或附着的分立盖。
图5示出了用于形成合成射流设备的封装基板形成过程的第三示例。图5出了继续使用或者使用图4D的基板的第三示例。图5可以示出可以用于在封装基板中产生合成射流设备的过程,其中在组装的分立盖中形成板侧378孔口(例如形成在分立盖510中的射流设备开口516)作为射流设备的部分。
如与图4A-4E相比较,在图5中,穿过盖的开口现在可以在板侧378上组装的分立盖中,并且磁体可以在封装基板的管芯侧376上。与图3E-3H相比较,附着分立盖可以是有利的,如针对图4A-4E所描述的。在该配置中,盖厚度H5必须选择为小于用于将封装基板(例如,基板210)附着到板(例如,板270)的BGA球(未示出)的高度。而且,在板(例如,板270)中可能需要孔,以允许通过孔口(例如,开口516)与环境进行空气交换。
图5示出在以下处理之后的图4D的射流设备:将盖510附着到支撑130的表面,在层449的开口中形成焊料凸块,以及将磁体550附着到层449的表面或之上。如与图4E相比较,在图5中,可以保留设备401的磁体和盖附着到的侧(例如,侧376和378)。
图5示出了具有附着到板侧378上的支撑130的表面或之上的盖510的设备501。盖510可以是与盖410相同的材料和厚度(并且以相同方式形成),但是可以具有大小针对腔114设计的开口直径D2。盖510可以附着到支撑130的表面,如针对图4E中将盖410附着到层449所描述的。在该情况下,图1的腔114现在是图5中的腔414,并且针对该腔的选择和预定(例如,参见图1中的腔114)适用于图5的腔414。
在图5中,磁体550被附着在封装基板的管芯侧376上。图5的磁体550可以是与图4的磁体150相同的材料和厚度(并且以相同方式形成),但是可以具有大小针对腔414设计的直径。磁体550可以附着到层449的表面,如针对图3G中将磁体150附着在支撑130上所描述的。在该情况下,图1中的腔118现在是图5中的腔418,并且针对该腔的选择和预定(例如,参见图1中的腔118)适用于图5的腔418。焊料凸块375可以通过抵抗部449形成在与磁体550邻近的开口372中。凸块375可以具有与如针对图3H的凸块375描述的类似的材料,并且附着到与针对图3H的凸块375描述的类似的管芯或处理器。
在图5中,磁体(例如,磁体550)可以被附着在封装基板的管芯376上。在一些情况下,磁体的高度(例如,磁体550的H3)可以是200微米,或者100和500微米之间。这种磁体可以使用封装基板形成工艺的拾取和放置精确度组装工具或芯片帽射击器工具来组装到封装基板(例如基板210或300)。在一些情况下,可以通过使用施加到磁体和/或基板的表面(例如,层449)的环氧树脂或粘合剂来附着磁体。在一些情况下,帽射击器是这样的设备,其中具有金属化边缘的磁体被射到基板的表面上并且执行焊料回流工艺以使焊料将磁体附着到基板(例如层449)。焊料可以被附着到未被电连接到支撑130的(虚拟)凸块,使得磁体与支撑130或膜120电隔离。
在图5中,盖510可以被附着在封装基板的板侧378上。这是可能的,因为盖厚度(例如高度H3)可以被选择或预定为小于或少于球栅阵列(BGA)的坍塌后高度。也就是说,磁体的高度可以小于BGA中使用的将把封装基板(例如,基板210)表面安装到板(例如板270)上的焊球的高度。在一些情况下,盖的高度(例如,H5)可以是200微米,或者100和300微米之间。这种附着可以包括使用封装基板形成工艺的拾取和放置精确度组装工具或芯片帽射击器工具来将盖组装到封装基板(例如设备501或支撑130)。在一些情况下,可以通过使用施加到盖和/或支撑130的环氧树脂或粘合剂来附着盖。在一些情况下,帽射击器是这样的设备,其中具有金属化边缘的盖被射到基板的表面上并且执行焊料回流工艺以使焊料将盖附着到基板(例如支撑130)。焊料可以被附着到未被电连接到膜120的(虚拟)凸块,使得盖与膜120电隔离。
图5示出了具有盖510的射流设备501,盖510具有直径为D2的开口516。图5示出了与图4E相比较的腔和支撑的位置的反转。可以理解的是,图5的设备501看起来与图1A-B中示出的设备100不精确相同。然而,可以理解的是,以上关于设备100描述的概念也适用于设备501的对应部分。
此外,图1A-B对于腔118的描述可适用于图5的腔418。可以基于图5的腔替代图1A-B的腔118来选择或预定的对于设备100和速率R等描述的图1A-B的概念。而且,图1A-B对于腔114的描述可以适用于图5的腔414。
如与图3B-3G相比较,在图5中,穿过盖的开口现在可以在板侧组装的分立盖中,并且磁体可以是在管芯侧上组装的分立磁体。如与图4A-4E相比较,在图5中,盖现在在板侧上组装,并且磁体是在管芯侧上组装的分立磁体。
本文描述的实施例与诸如以下的已知方案相比提供了若干优势。在一些情况下,来自本文所描述的合成射流设备的实施例(例如,设备100、301、401或501)的气流可以用于生成受控量的气流(例如,流216的膨泡170、速率R或流速),诸如用于环境监视和热管理应用。生成受控量的气流可以是环境感测应用中的要求,以便检测给定环境中的颗粒、污染物和/或有毒气体的准确浓度。生成受控量的气流可以是要求,以能够针对小尺度输送准确浓度和准确方案以用于感测和检测空气质量和混合物的浓度。该功能性对于新设备是高需求,所述新设备诸如可穿戴设备(例如,实验室外套、手镯、手表)、智能电话、平板设备等以及物联网(IOT)***(例如,无线办公、零售或工业***)。
在一些情况下,来自本文所描述的合成射流设备的实施例(例如,设备100、301、401或501)的气流可以用于产生足够量的局部化气流(例如,流216的膨泡170、速率R或流速),用于处理器封装(例如,基板210和/或处理器250)的热管理或冷却。足够量的气流可以用于增强其中一般不使用主动热管理的设备(诸如智能电话和平板设备)中的设备和/或现场冷却。当靠近热电子组件放置时,其可以是尤其有利的。甚至小气流(例如,流216)也可以有益地减小热点温度和在处理器封装(或其它热组件)中生成更均匀的温度分布。通过在封装上实现靠近热组件(即,安装在封装210上或中的处理器250)的合成射流设备,所生成的脉动气流216可以用于突破间隙218中的热边界层并增强处理器250的冷却容量,从而允许处理器的更高功率处理器工作负荷。根据一些实施例,图2中示出的射流设备100可以具有向基板210的表面212的开口116或基板210的表面212处的开口116。在该情况下,间隙218不存在,而是代之以流216直接从表面212流动,诸如其中图1A的表面112与表面212齐平(例如,平行)或者与表面212是相同表面。在一些情况下,该实施例与具有间隙218的那些相比可以提供更好或增加的处理器250(例如,表面254)的冷却。
另外,要指出的是,本文的实施例描述了使用基板210中的射流设备100来提供膨泡170和流216,膨泡170和流216在关于基板210的顶表面的垂直且向上方向上离开开口。然而,还应考虑的是,射流设备100可以设置为具有在基板210中垂直取向(例如,通过将设备100定位在其侧上)的直径D1来提供膨泡170和流216,膨泡170和流216在关于基板210的顶表面的水平(例如,横向或径向)方向上离开开口。这可以在预定水平方向上提供空气的受控流或冷却流,或者将空气的受控流或冷却流提供到射流该侧的预定位置(例如,冷却射流设备的该侧的组件)。这可以冷却基板210的或基板210中的组件。另外,在一些情况下,射流设备100可以设置为具有在基板210中颠倒取向(例如,通过将设备100定位为关于流216的方向翻转180度)的直径D1来提供膨泡170和流216,膨泡170和流216在关于基板210的底表面的垂直且向下方向上离开开口。这可以在预定垂直且向下方向上提供空气的受控流或冷却流,或者将空气的受控流或冷却流提供到射流下方的预定位置(例如,冷却射流设备下方的组件)。这可以冷却板270的或板270上的组件。
由于使用封装形成过程而不是诸如以下的硅芯片或晶片处理,本文描述的实施例提供若干优势。在一些情况下,如本文所描述的合成射流设备的实施例(例如,设备100、301、401或501)包括在封装集成合成射流设备的产生中,以生成用于这些类型的应用的气流(例如,参见图2-5)。一些情况包括用于直接在封装基板中产生合成射流设备的过程(例如,参见图3A-5)。一些过程流可以使用标准基板制造技术和附加电介质蚀刻过程以释放振动膜(例如,参见图3D和3F;或图4B和4D)。当膜振动时,通过孔口116排出空气的“膨泡”170。这些膨泡夹带周围空气EA并且生成空气射流216,空气射流216可以提供受控量的气流和/或局部化冷却气流216或速率R。
因为利用面板级封装形成过程制造射流的一些实施例,所以其比晶片级处理(例如,使用硅或其它晶片)可以是更加成本有效的。另外,使用封装形成过程产生了射流,所述射流易于集成为封装基板的其它层的部分和与封装基板的其它层集成(例如,参见图2-5)。该集成还允许由安装在封装基板(例如,基板210和/或设备301、401或501)上的芯片或处理器(例如,处理器250)的电路提供或驱动射流驱动信号(例如,电流Iac)。事实上,射流可以用于冷却控制射流的处理器(例如,处理器250)。
在一些情况下,来自如本文所描述的合成射流设备的实施例(例如,设备100、301、401或501)的气流可以在各种应用中使用,包括:(1)要求电子感测设备中的受控气流,尤其是在存在小的总体感测方案的要求的情况下,诸如在可穿戴设备、智能电话、平板设备等中;(2)用于平台集成的感测方案;(3)区分集成在平台内的新颖感测方案;(4)IoT独立传感器方案;或(5)微流体微尺度泵取应用。
在一些情况下,来自如本文所描述的合成射流设备的实施例(例如,设备100、301、401或501)的气流可以在各种应用中使用,包括:(1)用于处理器的局部热管理方案;(2)在小和/或薄设备中要求主动冷却以满足针对高功率工作负荷的人体工程学和/或组件温度限制的其它设备。
图6图示了根据一些实现方式的计算设备600,诸如片上***(SOC)。计算设备600容纳板602。板602可以包括数个组件,包括但不限于处理器604和至少一个通信芯片606。处理器604诸如使用或通过处理器封装物理地和电耦合到板602,所述处理器封装可以包括如本文所描述的合成射流设备(例如,设备100、301、401或501)。在一些实现方式中,至少一个通信芯片606也诸如使用或通过处理器封装物理地和电耦合到板602,所述处理器封装可以包括如本文所描述的合成射流设备(例如,设备100、301、401或501),如本文所指出的。在另外的实现方式中,通信芯片606是处理器604的部分。
在一些情况下,图6图示了根据一个实现方式的计算设备600,包括片上***(SOC)602。在一些情况下,图6示出了片上***(SoC)技术的示例(例如,母板602)。这种SOC可以包括微处理器或CPU以及各种其它组件,所述组件包括用于以下的电子器件和晶体管:功率和电池调节;射频(RF)处理、接收和传输;电压调节;功率管理;以及可能地其它***,诸如可以在蜂窝电话中找到的那些,等等。图6可以包括诸如使用或通过处理器封装安装在板602或另一组件(诸如不同的卡或PCB)上的一个或多个附加处理器或芯片,所述处理器封装可以包括如本文所描述的合成射流设备(例如,设备100、301、401或501),如本文所指出的。
取决于其应用,计算设备600可以包括可以或可以不物理地和电连接到板602的其它组件。这些其它组件包括但不限于:易失性存储器(例如,DRAM)、非易失性存储器(例如,ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位***(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、摄像机和大容量存储设备(诸如硬盘驱动器、压缩盘(CD)、数字多功能盘(DVD)等等)。
通信芯片606可以使能无线通信用于向计算设备600和自计算设备600传递数据。术语“无线”及其派生词可以用于描述可以通过使用通过非固态介质的调制电磁辐射来传送数据的电路、设备、***、方法、技术、通信信道等。该术语不暗示关联的设备不包含任何线,尽管在一些实施例中,它们可能不包含。通信芯片606可以实现数种无线标准或协议中的任何一种,包括但不限于,Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高的任何其它无线协议。计算设备600可以包括多个通信芯片606。例如,第一通信芯片606可以专用于较短距离无线通信,诸如WiFi和蓝牙,并且第二通信芯片606可以专用于较长距离无线通信,诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
计算设备600的处理器604包括封装在处理器604内的集成电路管芯。在一些实现方式中,集成电路管芯使用或通过处理器封装而封装在内,由此在封装基板和/或处理器上提供更稳定且增加的冷却,如本文诸如参照图2-5所指出的,所述处理器封装可以包括如本文所描述的合成射流设备(例如,设备100、301、401或501),如本文所指出的。术语“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。在一些情况下,处理器604可以是SOC。
通信芯片606还包括封装在通信芯片606内的集成电路管芯。在一些实现方式中,该集成电路管芯使用或通过处理器封装而封装在内,由此在封装基板和/或处理器上提供更稳定且增加的冷却,如本文诸如参照图2-5所指出的,所述处理器封装可以包括如本文所描述的合成射流设备(例如,设备100、301、401或501),如本文所指出的。
在各种实现方式中,计算设备600可以是膝上型计算机、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助手(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器或数字视频记录器。在另外的实现方式中,计算设备600可以是处理数据的任何其它电子设备。
示例
以下示例涉及实施例。
示例1是一种合成射流设备,其包括:设置在顶腔与底腔之间的振动膜;设置在膜与永磁体之间的下支撑,下支撑具有在永磁体的顶表面的周界周围耦合到永磁体的顶表面的底表面;设置在膜与顶盖之间的上支撑,上支撑具有在顶盖的底表面的周界周围耦合到顶盖的底表面的顶表面;以及穿过盖的开口,以允许当振动膜振动时通过开口从顶腔排出空气或液体的膨泡。
在示例2中,示例1的主题可以可选地包括:其中下支撑具有在膜的底表面的周界周围附着到膜的底表面的顶表面。
在示例3中,示例2的主题可以可选地包括:其中上支撑具有在膜的顶表面的周界周围附着到膜的顶表面的底表面。
在示例4中,示例1的主题可以可选地包括:其中振动膜包括电镀导体,具有形成顶腔的底表面的顶表面并且具有形成底腔的顶表面的底表面;其中下支撑包括导电材料,并且在振动膜下方形成底腔的外表面;其中上支撑包括导电材料,并且在振动膜上方形成顶腔的外表面;其中永磁体包括铁磁材料,具有形成底腔的底表面的顶表面,并且与振动膜电绝缘;其中顶盖包括绝缘体材料,并且具有形成顶腔的顶表面的底表面;并且其中开口从盖的顶表面延伸到底表面。
在示例5中,示例1的主题可以可选地包括:其中开口具有允许空气或流体吸入和排出来以一速度产生输出空气或流体的膨泡的直径,所述膨泡夹带周围空气或流体以产生空气或流体与来自顶腔并从开口出来的膨泡和所夹带的周围空气或流体的净流出的合成射流。
在示例6中,示例1的主题可以可选地包括:其中开口是具有基于以下来预定的直径的孔口:腔的体积、振动膜的直径和振动膜的厚度;并且其中顶腔的亥姆霍兹频率匹配振动膜的谐振频率。
在示例7中,示例1的主题可以可选地包括分别电耦合到振动膜的第一边缘和第二边缘的第一电子接触部和第二电子接触部,用于通过振动膜传导交流电流。
在示例8中,示例1的主题可以可选地包括通过第一接触部或第二接触部电连接到膜的交流电流源;其中交流电流具有使得振动膜以预定振幅且以预定频率振动的电流频率和电流量。
在示例9中,示例1的主题可以可选地包括设置在下支撑与磁体之间的电绝缘环氧树脂、电绝缘粘合剂或电绝缘层之一;其中上支撑、膜和下支撑是电镀铜材料;并且其中顶盖是焊阻材料。
示例10是一种封装基板,其包括:多个电介质材料层;多个导电材料层,包括多个导电迹线层和在多个电介质材料层之间形成的导电通孔;以及合成射流设备,设置在所述封装基板内并且具有磁体;和多个导电材料层中的一些和多个电介质材料层中的一些。
在示例11中,示例10的主题可以可选地包括:其中多个导电迹线层和导电通孔被镀敷在多个电介质材料层上;并且其中合成射流设备设置在多个导电迹线、导电通孔和电介质层内。
在示例12中,示例11的主题可以可选地包括:其中合成射流设备具有振动膜,所述振动膜是导电材料,具有耦合到交流电流源的一个边缘;并且其中交流电流源是附着到包括合成射流设备的所述封装基板的电路或处理器。
在示例13中,示例12的主题可以可选地包括:其中合成射流设备被交流电流驱动以向在射流设备中的开口上方的毫米或微米尺度空气间隙中提供空气的脉动流以突破间隙中的热边界。
在示例14中,示例10的主题可以可选地包括:其中电子迹线中的第一电子迹线通过合成射流设备的电接触部耦合到合成射流设备的振动膜的第一边缘;并且其中电子迹线中的第二电子迹线通过第二接触部耦合到振动膜的第二边缘,其中第二边缘设置在第一边缘反面。
在示例15中,示例14的主题可以可选地包括安装在所述封装基板的第一表面上的处理器芯片,处理器芯片具有耦合到所述封装基板的第一表面上的电子接触部的电子接触部,处理器芯片具有控制电路以向所述封装基板的第一电子迹线传输作为电气驱动信号的交流电流。
在示例16中,示例15的主题可以可选地包括安装在所述封装基板的第二表面上的母板,母板具有耦合到所述封装基板的第二表面上的电子接触部的电子接触部。
在示例17中,示例10的主题可以可选地包括合成射流设备,所述合成射流设备包括:设置在顶腔与底腔之间的振动膜;具有在膜的底表面的周界周围附着到膜的底表面的顶表面的下支撑;具有在膜的顶表面的周界周围附着到膜的顶表面的底表面的上支撑;其中磁体是永磁体,其具有在永磁体的顶表面的周界周围耦合到下支撑的底表面的顶表面;顶盖,具有在顶盖的底表面的周界周围附着到上支撑的顶表面的底表面;以及穿过盖的开口以允许当振动膜振动时从开口排出空气或液体的膨泡。
示例18是一种形成合成射流设备的方法:在封装基板的承载基板之上层叠第一电介质材料层;在第一电介质材料层中形成用于射流设备的振动膜的下支撑的开口;在开口中形成用于振动膜的金属下支撑;在第一电介质材料层上和下支撑上形成导电金属振动膜,膜的周界附着到下支撑;在振动膜上形成第二电介质材料层;在第二电介质材料层中形成用于射流设备的顶盖的上支撑的开口;在开口中形成用于顶盖的金属上支撑;蚀刻以从振动膜上方移除第二电介质材料层以在振动膜上方形成顶腔;分离第一电介质层与承载基板;蚀刻以从振动膜下方移除第一电介质材料层以在振动膜下方形成底腔;跨上支撑的顶表面形成顶盖以在顶盖与振动膜的顶表面之间形成顶腔,顶盖具有开口以允许当振动膜振动时通过开口从顶腔排出空气或液体的膨泡;以及跨下支撑的底表面附着磁体以在磁体与振动膜的底表面之间形成底腔。
在示例19中,示例18的主题可以可选地包括:其中形成导电金属振动膜包括形成导电金属振动膜以使得膜的周界附着到下支撑的顶表面;其中上支撑在下支撑上方形成在振动膜的一个上或者形成在与下支撑邻近的分离支撑上;并且其中形成盖包括以下之一:在镀敷在第二电介质材料层上的导体层之上形成焊阻,或者将分立盖附着到上支撑。
在示例20中,示例18的主题可以可选地包括:其中在形成金属上支撑之后并且在蚀刻以移除第二电介质材料层之前,还包括:在第二电介质层上形成上金属层;形成穿过上金属层的开口,蚀刻通过穿过上金属层的开口以移除第二电介质层;除了在金属层中心的单个开口之外,在金属层中的开口之上形成焊阻并且覆盖开口;以及利用硬掩模涂覆焊阻以在第二电介质材料层的蚀刻期间保护焊阻的部分。
在示例21中,示例18的主题可以可选地包括:其中层叠第一电介质材料层包括在承载基板的两个相反表面之上层叠两个第一电介质材料层;其中在第一电介质材料层中形成用于下支撑的开口包括在第一层中形成用于两个振动膜的两个下支撑的两个开口;其中形成金属下支撑包括在用于两个射流设备的两个开口中形成两个金属下支撑;其中形成导电金属振动膜包括在第一层和下支撑上形成两个导电金属振动膜;其中在振动膜上形成第二电介质材料层包括在两个振动膜之上层叠两个第二电介质材料层;其中在第二电介质材料层中形成开口包括形成用于两个射流设备的两个顶盖的两个上支撑的两个开口;其中在开口中形成用于顶盖的金属上支撑包括形成用于两个顶盖的两个金属上支撑;其中蚀刻以从振动膜上方移除第二电介质材料层包括蚀刻以从两个振动膜上方移除两个第二电介质材料层以在振动膜上方形成两个顶腔;并且其中分离第一电介质层与承载基板包括分离两个第一电介质材料层和承载基板的两个相反表面。
还应当理解的是,贯穿本说明书对“一个实施例”、“一实施例”、“一个或多个实施例”或“不同实施例”的引用例如意指特定特征可以包括在实施例的实践中。类似地,应当理解的是,在描述中有时在单个实施例、图或其描述中将各种特征分组在一起,以用于提高本公开的效率和帮助理解实施例的各种发明方面的目的。然而,本公开的方法不应解释为反映要求比每项权利要求中明确记载的更多的特征的实施例。相反,如所附权利要求反映出的,实施例的发明方面可以在于少于单个所公开实施例的所有特征。例如,尽管以上描述和图使用基板210中的单个射流设备100进行描述,但是可以理解的是,可以通过封装形成过程在基板210内制造2个、3个、4个或许多这种设备诸如以冷却基板210和/或处理器250。因此,在具体实施方式之后的权利要求特此明确地并入本具体实施方式中,其中每项权利要求自己代表本发明的单独实施例。

Claims (22)

1.一种合成射流设备,包括:
设置在顶腔与底腔之间的振动膜;
设置在膜与永磁体之间的下支撑,下支撑具有在永磁体的顶表面的周界周围耦合到永磁体的顶表面的底表面;
设置在膜与顶盖之间的上支撑,上支撑具有在顶盖的底表面的周界周围耦合到顶盖的底表面的顶表面;以及
穿过盖的开口,以允许当振动膜振动时通过开口从顶腔排出空气或液体的膨泡。
2.根据权利要求1所述的设备,其中下支撑具有在膜的底表面的周界周围附着到膜的底表面的顶表面。
3.根据权利要求2所述的设备,其中上支撑具有在膜的顶表面的周界周围附着到膜的顶表面的底表面。
4.根据权利要求1所述的设备,其中振动膜包括电镀导体,具有形成顶腔的底表面的顶表面并且具有形成底腔的顶表面的底表面;
其中下支撑包括导电材料,并且在振动膜下方形成底腔的外表面;
其中上支撑包括导电材料,并且在振动膜上方形成顶腔的外表面;
其中永磁体包括铁磁材料,具有形成底腔的底表面的顶表面,并且与振动膜电绝缘;其中顶盖包括绝缘体材料,并且具有形成顶腔的顶表面的底表面;并且
其中开口从盖的顶表面延伸到底表面。
5.根据权利要求1所述的设备,其中开口具有允许空气或流体吸入和排出来以一速度产生输出空气或流体的膨泡的直径,所述膨泡夹带周围空气或流体以产生空气或流体与来自顶腔并从开口出来的膨泡和所夹带的周围空气或流体的净流出的合成射流。
6.根据权利要求1所述的设备,其中开口是具有基于以下来预定的直径的孔口:腔的体积、振动膜的直径和振动膜的厚度;并且其中顶腔的亥姆霍兹频率匹配振动膜的谐振频率。
7.根据权利要求1所述的设备,还包括:
分别电耦合到振动膜的第一边缘和第二边缘的第一电子接触部和第二电子接触部,用于通过振动膜传导交流电流。
8.根据权利要求1所述的设备,还包括:
通过第一接触部或第二接触部电连接到膜的交流电流源;
其中交流电流具有使得振动膜以预定振幅且以预定频率振动的电流频率和电流量。
9.根据权利要求1所述的设备,还包括设置在下支撑与磁体之间的电绝缘环氧树脂、电绝缘粘合剂或电绝缘层之一;其中上支撑、膜和下支撑是电镀铜材料;并且其中顶盖是焊阻材料。
10.一种封装基板,包括:
多个电介质材料层;
多个导电材料层,包括多个导电迹线层和在多个电介质材料层之间形成的导电通孔;以及
合成射流设备,设置在所述封装基板内并且具有:
磁体;和
多个导电材料层中的一些和多个电介质材料层中的一些。
11.根据权利要求10所述的封装基板,其中多个导电迹线层和导电通孔被镀敷在多个电介质材料层上;并且
其中合成射流设备设置在多个导电迹线、导电通孔和电介质层内。
12.根据权利要求11所述的封装基板,其中合成射流设备具有振动膜,所述振动膜是导电材料,具有耦合到交流电流源的一个边缘;并且其中交流电流源是附着到包括合成射流设备的所述封装基板的电路或处理器。
13.根据权利要求12所述的封装基板,其中合成射流设备被交流电流驱动以向在射流设备中的开口上方的毫米或微米尺度空气间隙中提供空气的脉动流以突破间隙中的热边界。
14.根据权利要求10所述的封装基板,其中电子迹线中的第一电子迹线通过合成射流设备的电接触部耦合到合成射流设备的振动膜的第一边缘;并且其中电子迹线中的第二电子迹线通过第二接触部耦合到振动膜的第二边缘,其中第二边缘设置在第一边缘反面。
15.根据权利要求14所述的封装基板,还包括安装在所述封装基板的第一表面上的处理器芯片,处理器芯片具有耦合到所述封装基板的第一表面上的电子接触部的电子接触部,处理器芯片具有控制电路以向所述封装基板的第一电子迹线传输作为电气驱动信号的交流电流。
16.根据权利要求15所述的封装基板,还包括安装在所述封装基板的第二表面上的母板,母板具有耦合到所述封装基板的第二表面上的电子接触部的电子接触部。
17.根据权利要求10所述的封装基板,合成射流设备包括:
设置在顶腔与底腔之间的振动膜;
具有在膜的底表面的周界周围附着到膜的底表面的顶表面的下支撑;具有在膜的顶表面的周界周围附着到膜的顶表面的底表面的上支撑;
其中磁体是永磁体,其具有在永磁体的顶表面的周界周围耦合到下支撑的底表面的顶表面;
顶盖,具有在顶盖的底表面的周界周围附着到上支撑的顶表面的底表面;以及
穿过盖的开口以允许当振动膜振动时从开口排出空气或液体的膨泡。
18.一种形成合成射流设备的方法:
在封装基板的承载基板之上层叠第一电介质材料层;
在第一电介质材料层中形成用于射流设备的振动膜的下支撑的开口;
在开口中形成用于振动膜的金属下支撑;
在第一电介质材料层上和下支撑上形成导电金属振动膜,膜的周界附着到下支撑;
在振动膜上形成第二电介质材料层;
在第二电介质材料层中形成用于射流设备的顶盖的上支撑的开口;
在开口中形成用于顶盖的金属上支撑;
蚀刻以从振动膜上方移除第二电介质材料层以在振动膜上方形成顶腔;
分离第一电介质层与承载基板;
蚀刻以从振动膜下方移除第一电介质材料层以在振动膜下方形成底腔;
跨上支撑的顶表面形成顶盖以在顶盖与振动膜的顶表面之间形成顶腔,顶盖具有开口以允许当振动膜振动时通过开口从顶腔排出空气或液体的膨泡;以及
跨下支撑的底表面附着磁体以在磁体与振动膜的底表面之间形成底腔。
19. 根据权利要求18所述的方法,其中形成导电金属振动膜包括形成导电金属振动膜以使得膜的周界附着到下支撑的顶表面;
其中上支撑在下支撑上方形成在振动膜的一个上或者形成在与下支撑邻近的分离支撑上;并且
其中形成盖包括以下之一:在镀敷在第二电介质材料层上的导体层之上形成焊阻,或者将分立盖附着到上支撑。
20.根据权利要求18所述的方法,其中在形成金属上支撑之后并且在蚀刻以移除第二电介质材料层之前,还包括:
在第二电介质层上形成上金属层;
形成穿过上金属层的开口,蚀刻通过穿过上金属层的开口以移除第二电介质层;
除了在金属层中心的单个开口之外,在金属层中的开口之上形成焊阻并且覆盖开口;以及
利用硬掩模涂覆焊阻以在第二电介质材料层的蚀刻期间保护焊阻的部分。
21.根据权利要求18所述的方法,其中层叠第一电介质材料层包括在承载基板的两个相反表面之上层叠两个第一电介质材料层;
其中在第一电介质材料层中形成用于下支撑的开口包括在第一层中形成用于两个振动膜的两个下支撑的两个开口;
其中形成金属下支撑包括在用于两个射流设备的两个开口中形成两个金属下支撑;
其中形成导电金属振动膜包括在第一层和下支撑上形成两个导电金属振动膜;
其中在振动膜上形成第二电介质材料层包括在两个振动膜之上层叠两个第二电介质材料层;
其中在第二电介质材料层中形成开口包括形成用于两个射流设备的两个顶盖的两个上支撑的两个开口;其中在开口中形成用于顶盖的金属上支撑包括形成用于两个顶盖的两个金属上支撑;
其中蚀刻以从振动膜上方移除第二电介质材料层包括蚀刻以从两个振动膜上方移除两个第二电介质材料层以在振动膜上方形成两个顶腔;并且其中分离第一电介质层与承载基板包括分离两个第一电介质材料层和承载基板的两个相反表面。
22.一种装置,包括用于执行权利要求18-21中任一项所述的方法的部件。
CN201680032509.1A 2015-06-02 2016-04-14 封装集成的合成射流设备 Active CN107667420B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/728705 2015-06-02
US14/728,705 US9559037B2 (en) 2015-06-02 2015-06-02 Package integrated synthetic jet device
PCT/US2016/027553 WO2016195823A1 (en) 2015-06-02 2016-04-14 Package integrated synthetic jet device

Publications (2)

Publication Number Publication Date
CN107667420A true CN107667420A (zh) 2018-02-06
CN107667420B CN107667420B (zh) 2021-04-13

Family

ID=57441419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032509.1A Active CN107667420B (zh) 2015-06-02 2016-04-14 封装集成的合成射流设备

Country Status (6)

Country Link
US (3) US9559037B2 (zh)
EP (1) EP3302961B1 (zh)
KR (1) KR102496273B1 (zh)
CN (1) CN107667420B (zh)
TW (1) TWI693101B (zh)
WO (1) WO2016195823A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110681559A (zh) * 2019-09-10 2020-01-14 武汉大学 具有亥姆霍兹谐振腔的mems压电超声换能器
CN112188369A (zh) * 2020-11-02 2021-01-05 地球山(北京)科技有限公司 一种扬声器及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305019B1 (en) 2014-03-28 2019-05-28 Intel Corporation Piezoelectric devices fabricated in packaging build-up layers
US9653378B2 (en) * 2014-08-04 2017-05-16 National Center For Advanced Packaging Co., Ltd. Heat dissipation solution for advanced chip packages
US9559037B2 (en) * 2015-06-02 2017-01-31 Intel Corporation Package integrated synthetic jet device
CN108879114A (zh) * 2017-05-16 2018-11-23 华为技术有限公司 集成天线封装结构和终端
US11464140B2 (en) 2019-12-06 2022-10-04 Frore Systems Inc. Centrally anchored MEMS-based active cooling systems
US11456234B2 (en) 2018-08-10 2022-09-27 Frore Systems Inc. Chamber architecture for cooling devices
CN110783727A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种连接器及制作方法
KR102677216B1 (ko) 2019-10-30 2024-06-24 프로리 시스템스 인코포레이티드 Mems 기반 기류 시스템
US11796262B2 (en) 2019-12-06 2023-10-24 Frore Systems Inc. Top chamber cavities for center-pinned actuators
US11510341B2 (en) 2019-12-06 2022-11-22 Frore Systems Inc. Engineered actuators usable in MEMs active cooling devices
CN113661568A (zh) * 2019-12-17 2021-11-16 福珞尔***公司 用于封闭和开放设备的基于mems的冷却***
US12033917B2 (en) 2019-12-17 2024-07-09 Frore Systems Inc. Airflow control in active cooling systems
CN113391669B (zh) * 2020-03-12 2023-02-17 英业达科技有限公司 电子装置及流体驱动装置
US11765863B2 (en) 2020-10-02 2023-09-19 Frore Systems Inc. Active heat sink
US11692776B2 (en) * 2021-03-02 2023-07-04 Frore Systems Inc. Mounting and use of piezoelectric cooling systems in devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457654B1 (en) * 1995-06-12 2002-10-01 Georgia Tech Research Corporation Micromachined synthetic jet actuators and applications thereof
US20130230934A1 (en) * 2008-08-26 2013-09-05 General Electric Company System and method for miniaturization of synthetic jets
CN103894306A (zh) * 2014-04-09 2014-07-02 西北工业大学 一种基于电磁驱动的合成射流器
CN104321868A (zh) * 2012-06-28 2015-01-28 英特尔公司 具有气压传感器的半导体封装

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130631A1 (en) * 2000-02-29 2001-09-05 STMicroelectronics S.r.l. Process for forming a buried cavity in a semiconductor material wafer
CN1117987C (zh) * 2001-06-15 2003-08-13 清华大学 合成喷射流角速度计
US20060196638A1 (en) * 2004-07-07 2006-09-07 Georgia Tech Research Corporation System and method for thermal management using distributed synthetic jet actuators
JP4887652B2 (ja) * 2005-04-21 2012-02-29 ソニー株式会社 噴流発生装置及び電子機器
US8672648B2 (en) * 2006-05-23 2014-03-18 Nuventix, Inc. Methods for reducing the non-linear behavior of actuators used for synthetic jets
JP4755119B2 (ja) * 2007-02-14 2011-08-24 株式会社リコー 液体吐出ヘッド用液体供給部材、液体吐出装置及び画像形成装置
US20090108094A1 (en) * 2007-10-23 2009-04-30 Yehuda Ivri Synthetic jet air freshener
JP2009132140A (ja) * 2007-11-05 2009-06-18 Seiko Epson Corp 液滴吐出ヘッドおよび液滴吐出装置
JP5480154B2 (ja) * 2007-12-07 2014-04-23 コーニンクレッカ フィリップス エヌ ヴェ 内部合成噴流を用いる冷却装置
US8752775B2 (en) * 2008-08-26 2014-06-17 General Electric Company Method and apparatus for reducing acoustic noise in a synthetic jet
US10720350B2 (en) * 2010-09-28 2020-07-21 Kla-Tencore Corporation Etch-resistant coating on sensor wafers for in-situ measurement
WO2012088234A2 (en) * 2010-12-21 2012-06-28 Nuventix, Inc. Systems and methodologies for preventing dust and particle contamination of synthetic jet ejectors
US20120298769A1 (en) * 2010-12-21 2012-11-29 Nuventix Inc. Synthetic Jet Ejector With Sealed Motor
US20120292401A1 (en) 2011-05-18 2012-11-22 Nuventix Inc. Power Delivery to Diaphragms
US20130243030A1 (en) 2012-03-16 2013-09-19 Nuventix, Inc. Augmentation of Fans With Synthetic Jet Ejectors
US9429427B2 (en) * 2012-12-19 2016-08-30 Intel Corporation Inductive inertial sensor architecture and fabrication in packaging build-up layers
JP6412097B2 (ja) 2013-03-15 2018-10-24 ゼネラル・エレクトリック・カンパニイ 非金属ブレード構造を有するシンセティックジェット
US9791470B2 (en) 2013-12-27 2017-10-17 Intel Corporation Magnet placement for integrated sensor packages
US9260294B2 (en) * 2013-12-27 2016-02-16 Intel Corporation Integration of pressure or inertial sensors into integrated circuit fabrication and packaging
US10282965B2 (en) * 2014-12-11 2019-05-07 Intel Corporation Synthetic jet delivering controlled flow to sensor system
US9505607B2 (en) * 2015-03-27 2016-11-29 Intel Corporation Methods of forming sensor integrated packages and structures formed thereby
US9559037B2 (en) * 2015-06-02 2017-01-31 Intel Corporation Package integrated synthetic jet device
US9902152B2 (en) * 2016-06-30 2018-02-27 Intel Corporation Piezoelectric package-integrated synthetic jet devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6457654B1 (en) * 1995-06-12 2002-10-01 Georgia Tech Research Corporation Micromachined synthetic jet actuators and applications thereof
US20130230934A1 (en) * 2008-08-26 2013-09-05 General Electric Company System and method for miniaturization of synthetic jets
CN104321868A (zh) * 2012-06-28 2015-01-28 英特尔公司 具有气压传感器的半导体封装
CN103894306A (zh) * 2014-04-09 2014-07-02 西北工业大学 一种基于电磁驱动的合成射流器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
沈丹东等: "压电式微型合成射流器结构参数优化设计 ", 《航空学报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110681559A (zh) * 2019-09-10 2020-01-14 武汉大学 具有亥姆霍兹谐振腔的mems压电超声换能器
CN112188369A (zh) * 2020-11-02 2021-01-05 地球山(北京)科技有限公司 一种扬声器及其制造方法
CN112188369B (zh) * 2020-11-02 2021-08-27 地球山(苏州)微电子科技有限公司 一种扬声器及其制造方法

Also Published As

Publication number Publication date
KR20180014691A (ko) 2018-02-09
US20170098593A1 (en) 2017-04-06
US9559037B2 (en) 2017-01-31
EP3302961B1 (en) 2020-03-25
EP3302961A1 (en) 2018-04-11
US20170098594A1 (en) 2017-04-06
EP3302961A4 (en) 2019-01-16
US20160358841A1 (en) 2016-12-08
US10134656B2 (en) 2018-11-20
WO2016195823A1 (en) 2016-12-08
TW201714674A (zh) 2017-05-01
US10121730B2 (en) 2018-11-06
TWI693101B (zh) 2020-05-11
CN107667420B (zh) 2021-04-13
KR102496273B1 (ko) 2023-02-03

Similar Documents

Publication Publication Date Title
CN107667420A (zh) 封装集成的合成射流设备
CN104321868B (zh) 具有气压传感器的半导体封装
CN104321865B (zh) 具有机械熔丝的半导体封装
JP6555845B2 (ja) 多機能シンセティックジェットおよび同製作の方法
JP6163702B2 (ja) パッケージ基板または装置の製造方法
US9902152B2 (en) Piezoelectric package-integrated synthetic jet devices
US9501068B2 (en) Integration of pressure sensors into integrated circuit fabrication and packaging
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
TW201432266A (zh) 在封裝增層中之電感式慣性感測器架構及製造技術
EP3274292B1 (en) Methods of forming sensor integrated packages and structures formed thereby
CN106658317A (zh) 一种mems发声装置及电子设备
WO2017171757A1 (en) Electromagnetic haptic actuator integral with a multilayer substrate
JP2007209845A (ja) 噴流発生装置及び電子機器
CN116546415B (zh) 微型扬声器的封装结构及其形成方法
US20220406736A1 (en) High-permeability thin films for inductors in glass core packaging substrates
CN116546415A (zh) 微型扬声器的封装结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant