CN107659128A - Dc/dc开关变换器功率输出晶体管集成驱动电路 - Google Patents

Dc/dc开关变换器功率输出晶体管集成驱动电路 Download PDF

Info

Publication number
CN107659128A
CN107659128A CN201710547844.1A CN201710547844A CN107659128A CN 107659128 A CN107659128 A CN 107659128A CN 201710547844 A CN201710547844 A CN 201710547844A CN 107659128 A CN107659128 A CN 107659128A
Authority
CN
China
Prior art keywords
signal
order
circuit
semiconductor
low level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710547844.1A
Other languages
English (en)
Other versions
CN107659128B (zh
Inventor
黄令华
张海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN HOTCHIP TECHNOLOGY Co Ltd
Original Assignee
SHENZHEN HOTCHIP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN HOTCHIP TECHNOLOGY Co Ltd filed Critical SHENZHEN HOTCHIP TECHNOLOGY Co Ltd
Priority to CN201710547844.1A priority Critical patent/CN107659128B/zh
Publication of CN107659128A publication Critical patent/CN107659128A/zh
Application granted granted Critical
Publication of CN107659128B publication Critical patent/CN107659128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路包括高位驱动前级缓冲器、自举电容、电容耦合驱动电路和第二反相器；高位驱动控制信号从高位驱动前级缓冲器输入，缓冲后输出高位缓冲驱动信号至自举电容负极板和第二反相器；第二反相器、自举电容和电容耦合驱动电路协同工作将高位缓冲驱动信号的信号电位抬高，在高位N型电力晶体管导通后，使电容耦合驱动电路输出具有高驱动能力的高位驱动信号至高位N型电力晶体管栅极。简化了现有技术复杂的配套电路，使得高位前级驱动缓冲无需采用隔离类器件，降低了器件要求，缩小了集成电路面积；简化了高位电平位移电路和高、低位N型电力晶体管防串通电路，提高了电路效率，减少了电路延时。

Description

DC/DC开关变换器功率输出晶体管集成驱动电路
技术领域
本发明属于直流电能变换电路和***；尤其涉及应用双NMOS电力晶体管作为功率输出功率电路架构的DC/DC开关电能变换器的集成驱动电路。
背景技术
现有技术中，用于将已知直流输入电压转化为所需直流电压的DC/DC开关变换器按其***拓扑可以分为BUCK(降压)、BOOST(升压)、BUCK-BOOST(升压-降压)三种。现有技术中，DC/DC开关变换器的整流方式包括非同步整流及同步整流这两种工作方式。现有技术中，DC/DC开关变换器按其控制信号的调制方式又包括脉冲宽度调制PWM和脉冲频率调制PFM这两种。非同步整流模式中，采用二极管作为整流管，同步整流模式中，采用低导通电阻功率管MOSFET作为整流管，低阻MOSFET整流可以有效减小导通损耗，提高变换器的效率，因此便携式电子产品中普遍采用同步整流模式。为了提高开关变换器的效率及提高集成度，通常采用双N型功率管架构，因为相同导通电阻情况下，N型MOS管通常比P型MOS管具有更小的寄生电容、占用更小的芯片面积。
DC/DC开关变换器通过产生一定频率、占空比的方波信号控制开关管的开启与关断，最后通过输出到电感和电容进行功率滤波得到所需要的直流电压。
现有技术中典型的双NMOS电力晶体管驱动电路架构及相应的驱动方式如图6所示，此电路架构同时适用于BUCK、BOOST及BUCK-BOOST变换器。其开关型变换器包括高位N型电力晶体管VTh、低位N型电力晶体管VTl,高位驱动缓冲器60、低位驱动缓冲器66、高位电平位移电路61、低位电平位移电路65、反相器64、自举电容CBOOT、振铃消除模块101及零电流检测ZCD模块105。
从图6所示的现有技术典型双NMOS电力晶体管驱动电路架构中，高位驱动缓冲器60和高位电平位移电路61工作时，其工作电压相当于自举电容CBOOT的电压，由于高位N型电力晶体管VTh的源极电位在开关过程中大多数时候处在非零电位，高位驱动缓冲器60和高位电平位移电路61中相关开关管管体衬底的电位需要和自举电容CBOOT负极板的电位相当，因此高位驱动缓冲器60和高位电平位移电路61中通常需要采用隔离类器件，以确保高位驱动缓冲器60和高位电平位移电路61能正常工作；而隔离器件比非隔离器件要占用更大的芯片面积，且隔离器件的寄生电容在开关过程中造成更多的能量损耗，影响DC/DC开关变换器的整体效率，尤其是在轻负载的情况下，对效率的影响更为明显。
图9所示为现有技术典型双NMOS电力晶体管驱动电路架构中高位电平位移电路61的详细电路，该电路结构复杂，使用了8个晶体管；需要通过该8个晶体管的协同工作才能将输入的第一脉宽调制信号uPWM抬高到适合高位N型电力晶体管VTh栅极驱动的电位；高位电平位移电路61不仅自身会消耗能量，并且会引入信号延时。
图10所示为现有技术双NMOS电力晶体管驱动电路架构中常用的防止高位N型电力晶体管VTh和低位N型电力晶体管VTl串通的电路结构框图，为了保证高位驱动电路和低位驱动电路工作在互相对应的时序上，因此在防止功率管串通的电路中，高位驱动电路之前和低位驱动电路之前均设置了电平位移电路，电路结构复杂。名词解释：
DCDC是英文Direct current Direct current的缩写，中文含义为直流电压变换为直流电压；
LDO是英文low dropout regulator的缩写，中文含义是指低压差线性稳压器；
MOSEFT是英文Metal-Oxide-Semiconductor Field-Effect Transistor的缩写，中文含义是金属氧化物场效应管；
BUCK模式在本申请中的含义为采用BUCK REGULATOR方式的降压DC/DC变换电路；
BOOST模式在本申请中的含义为采用BOOST REGULATOR方式的降压DC/DC变换电路；
BUCK-BOOST模式在本申请中的含义为采用BUCK-BOOST拓扑结构的升降压DC/DC变换电路；是一种输出电压既可低于也可高于输入电压的不隔离直流变换器，但其输出电压的极性与输入电压相反。
PWM是英文Pulse Width Modulation的缩写，中文含义为脉冲宽度调制；脉宽宽度调制式(PWM)开关型稳压电路是在控制电路输出频率不变的情况下，通过调整其占空比，从而达到稳定输出电压的目的。
CCM是英文continuous current mode的缩写，中文含义是连续导通模式，是指DC/DC变换器输出的电感电流是连续的工作方式；
DCM是英文discontinuous current mode的缩写，中文含义是断续导通模式，是指DC/DC开关变换器输出的电感电流是非连续的工作方式。DC/DC开关变换器工作在DCM模式即断续导通模式时，在工作过程中存在电感电流为零的时间段；当电感较小、负载电流较小，或者开关周期比较长时，将出现电感电流在周期还没结束时便降到零的情况，电感电流一直保持为零，直到新的周期来到，这便是断续工作模式；工作在CCM模式下的DC/DC开关变换器的输出与负载无关，所以其负载调其效率会比较差。而占空比、电感和负载都会影响DCM的输出电压，所以其负载调整率更差，但在轻载情况下，DCM模式的效率会更高一些。
发明内容
本发明要解决的技术问题在于避免上述现有技术的不足之处而提出一种更简化的高位N型电力晶体管VTh的驱动电路，不仅可以简化现有技术中复杂的高位电平位移电路，提高电路效率，减少电路延时；且能使得相应的配套电路得以简化。
本发明解决上述技术的问题的技术方案是一种用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路，包括用于高位驱动控制信号输入缓冲的高位驱动前级缓冲器，用于信号电位举高的自举电容，用于信号耦合的电容耦合驱动电路，用于高位缓冲驱动信号反向的第二反相器；高位驱动控制信号即第二脉宽调制信号从高位驱动前级缓冲器的输入端子输入；高位驱动前级缓冲器输出高位缓冲驱动信号至自举电容的负极板，同时高位驱动前级缓冲器输出高位缓冲驱动信号至第二反相器的输入端子；自举电容的正极板和电容耦合驱动电路的第一输入端子电连接；第二反相器的输出端和电容耦合驱动电路的第二输入端子电连接；电容耦合驱动电路的第三输入端子用于接入外部第三外部输入电源的第三直流电压信号；电容耦合驱动电路的第一输出端子与高位N型电力晶体管栅极电连接，电容耦合驱动电路的第二输出端子与高位N型电力晶体管源极电连接；第二反相器、自举电容和电容耦合驱动电路协同工作，将高位缓冲驱动信号的信号电位抬高，在高位N型电力晶体管导通后，能使电容耦合驱动电路的第一输出端子持续提供合适电位的高位N型电力晶体管栅极驱动信号，即高位驱动信号。
所述电容耦合驱动电路包括第一开关、第二开关、第一耦合电容和第二N型MOS管；第二开关的一端用作电容耦合驱动电路的第三输入端子，即接入第三外部输入电源的第三直流电压信号；第二开关的另一端和第一开关的一端电连接，同时该第二开关的另一端还用作电容耦合驱动电路的第一输入端子，该第一输入端子和自举电容的正极板电连接，接入耦合驱动电路控制信号；第一开关的另一端用作电容耦合驱动电路的第一输出端子，输出高位N型电力晶体管栅极驱动信号uGP至高位N型电力晶体管的栅极；同时，该第一开关的另一端还和第二N型MOS管的漏极电连接；耦合驱动电路控制信号和输入第一直流电压信号共同控制所述第一开关的开关；第二N型MOS管的源极用作电容耦合驱动电路的第二输出端子与高位N型电力晶体管的源极电连接；第二N型MOS管的栅极和第一耦合电容的一端电连接；第一耦合电容的另一端用作电容耦合驱动电路的第二输入端子，和第二反相器的输出端电连接；第二开关的一端从自举电容正极板接入耦合驱动电路控制信号，第二开关的另一端接入第三直流电压信号，耦合驱动电路控制信号和第三直流电压信号共同控制第二开关的开关。
所述第一开关为第一P型MOS管，第一P型MOS管的栅极和高位N型电力晶体管的漏极电连接，第一P型MOS管的漏极和第二N型MOS管的漏极电连接，第一P型MOS管的源极用作电容耦合驱动电路的第一输入端子；
第一P型MOS管的源极与自举电容的正极板电连接，接入耦合驱动电路控制信号；第一P型MOS管的栅极接入第一直流电压信号；耦合驱动电路控制信号和第一直流电压信号共同控制第一P型MOS管的开关状态。
所述第二开关为第一二极管，第一二极管的正极用作电容耦合驱动电路的第三输入端子，接入第三外部输入电源的第三直流电压信号；第一二极管的负极与自举电容的正极板电连接接入耦合驱动电路控制信号；耦合驱动电路控制信号和第三直流电压信号共同控制第一二极管的开关。
所述第二开关包括第四N型MOS管、第二耦合电容和第二二极管，第二二极管的正极用作电容耦合驱动电路的第三输入端子，接入第三外部输入电源的第三直流电压信号；同时，第二二极管的正极和第四N型MOS管的源极电连接；第二二极管的负极和第四N型MOS管的栅极电连接；第四N型MOS管的栅极还和第二耦合电容的一端电连接；第二耦合电容的另一端和第一耦合电容的一端电连接，该连接端子用作电容耦合驱动电路的第二输入端子，该连接端子和第二反相器的输出端子电连接；第四N型MOS管的漏极用作电容耦合驱动电路的第一输入端子，和自举电容的正极板电连接，接入耦合驱动电路控制信号；耦合驱动电路控制信号和第三直流电压信号共同控制所述第二开关的开关状态。
第二N型MOS管的栅极和源极之间设置有栅源电压控制的箝位电路，该箝位电路包括串联在第二N型MOS管的栅极和源极之间的第一电阻和第二电阻；该该箝位电路还包括设置在第二N型MOS管的栅极和源极之间的第三N型MOS管；第三N型MOS管的漏极和第二N型MOS管的栅极电连接，第三N型MOS管的源极和第二N型MOS管的源极电连接，第三N型MOS管的栅极同时和第一电阻和第二电阻电连接。
所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路，还包括第一反相器、低位驱动控制信号电平位移电路和低位驱动缓冲器；低位驱动控制信号即第一脉宽调制信号为第二脉宽调制信号的“逻辑非”信号；低位驱动控制信号即第一脉宽调制信号输入至低位驱动控制信号电平位移电路进行信号电位的位移，将第一脉宽调制信号的脉冲电位从第一输入电源高电位转换到外部第四外部输入电源的第四直流电压信号电位，同时低位驱动控制信号电平位移电路将第一脉宽调制信号的空格电位从第一输入电源地电位转换到低位N型电力晶体管的源极电位；低位驱动控制信号电平位移电路输出信号至低位驱动缓冲器，低位驱动缓冲器输出低位驱动信号至低位N型电力晶体管的栅极，用于低位N型电力晶体管的驱动；低位驱动控制信号即第一脉宽调制信号输入至第一反相器，第一反相器输出高位驱动控制信号即第二脉宽调制信号至高位驱动前级缓冲器。
所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路，还包括ZCD模块，用于检测整流管即高位N型电力晶体管和/或低位N型电力晶体管的过零电流；当应用了该集成驱动电路的DC/DC开关变换器，工作在BUCK模式即用作BUCK***时，ZCD模块的两端分别和低位N型电力晶体管的漏极和源极电连接；低位N型电力晶体管为整流管，则ZCD模块会检测低位N型电力晶体管漏极与低位N型电力晶体管的源极之间的电流信号；
当应用了该集成驱动电路的DC/DC开关变换器中工作在BOOST模式即用作BOOST***时，ZCD模块的两端分别和高位N型电力晶体管的漏极和源极电连接；高位N型电力晶体管为整流管，ZCD模块就会检测高位N型电力晶体管的漏极与高位N型电力晶体管的源极之间之间的电流信号；当应用了该集成驱动电路的DC/DC开关变换器中工作在BUCK-BOOST模式即用作BUCK-BOOST***时，ZCD模块的两端分别和低位N型电力晶体管的漏极和源极电连接；低位N型电力晶体管为整流管,则ZCD模块会检测低位N型电力晶体管漏极与低位N型电力晶体管的源极之间的电流信号。
所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路还包括振铃消除模块，振铃消除模块的两端分别与外部电感L1的两端电连接，用于去除同DC/DC开关变换器连接的外部电感L1自激振荡产生的振铃；当应用该集成驱动电路的DC/DC开关变换器工作在DCM模式下，且通过ZCD模块检测到整流管电流为零时,此时高位N型电力晶体管和低位N型电力晶体管都关闭时，振铃消除模块去除在外部电感L1由于自激振荡产生的振铃。
本发明解决上述技术的问题的技术方案还可以是一种上述集成驱动电路的DC/DC开关变换器，包括用于防止高位N型电力晶体管和低位N型电力晶体管串通的防串通电路单元；防串通电路单元包括第三电平位移电路、第三反相器、第一与门、第四反相器和第二与门；低位驱动信号从第三电平位移电路的输入端子输入，第三电平位移电路的输出端子与第三反相器的输入端子电连接，第三反相器的输出端子与第一与门的第一输入端子电连接，第一与门的第二输入端子用于输入低位驱动控制信号即第一脉宽调制信号，第一与门输出信号至第一反相器；高位缓冲驱动信号从第四反相器的输入端子输入，第四反相器的输出端子与第二与门的第一输入端子电连接，第二与门的第二输入端子用于输入低位驱动控制信号即第一脉宽调制信号，第二与门输出信号至低位驱动控制信号电平位移电路。
同现有技术相比较，本发明的有益效果是：1、简化了现有技术中复杂的高位电平位移电路，提高了电路效率，减少了电路延时；2、该驱动电路对高位前级驱动缓冲的电路要求更低，使得高位前级驱动缓冲无需采用隔离类器件，降低了对器件的要求，缩小了集成电路的面积；3、对应用了该驱动电路的DC/DC开关变换器，其***的防止高位N型电力晶体管VTh和低位N型电力晶体管VTl串通的电路结构也由于高位驱动电路的变化，能简化掉低位驱动电路之前的电平位移电路。
附图说明
图1是本发明涉及的用于DC/DC开关变换器输出晶体管驱动的集成驱动电路的优选实施例之一的电路框图；
图2是本发明优选实施例之二的部分电路原理图，图中只显示了高位驱动的部分电路；
图3是本发明优选实施例之三的部分电路原理图，图中只显示了高位驱动的部分电路；
图4是应用了图1所示集成驱动电路的DC/DC开关变换器在CCM工作方式时的稳态信号时序图；
图5是应用了图1所示集成驱动电路的DC/DC开关变换器在DCM工作方式时的稳态信号时序图；图4和图5中左、中、右三个部分分别代表了DC/DC开关变换器工作在BUCK模式、BOOST模式和BUCK-BOOST模式这三种模式下的稳态信号时序图；
图6是现有技术中，典型的双NMOS电力晶体管驱动电路的电路框图；
图7是应用了图6所示双NMOS电力晶体管驱动电路在CCM工作方式时的稳态信号时序图；
图8是应用了图6所示双NMOS电力晶体管驱动电路在DCM工作方式时的稳态信号时序图；图7和图8中左、中、右三个部分分别代表了DC/DC开关变换器工作在BUCK模式、BOOST模式和BUCK-BOOST模式这三种模式下的稳态信号时序图；
图9是现有技术典型双NMOS电力晶体管驱动电路架构中高位电平位移电路61的详细电路原理图；
图10是现有技术中基于图4所示典型双NMOS电力晶体管驱动电路的防止DC/DC开关变换器中的防止高位N型电力晶体管VTh和低位N型电力晶体管VTl串通的电路原理图；
图11是应用了本发明设计的集成驱动电路的DC/DC开关变换器，其中的防止高位N型电力晶体管VTh和低位N型电力晶体管VTl串通的电路原理图。
具体实施方式
以下结合各附图对本发明的实施方式做进一步详述。
图1所示用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，包括用于高位驱动控制信号输入缓冲的高位驱动前级缓冲器260，用于信号电位举高的自举电容CBOOT，用于信号耦合的电容耦合驱动电路230，用于高位缓冲驱动信号uDRP反向的第二反相器268；高位驱动控制信号即第二脉宽调制信号从高位驱动前级缓冲器260的输入端子输入；高位驱动前级缓冲器260输出高位缓冲驱动信号uDRP至自举电容CBOOT的负极板，同时高位驱动前级缓冲器260输出高位缓冲驱动信号uDRP至第二反相器268的输入端子；自举电容CBOOT的正极板和电容耦合驱动电路230的第一输入端子电连接；第二反相器268的输出端和电容耦合驱动电路230的第二输入端子电连接；电容耦合驱动电路230的第三输入端子用于接入外部第三外部输入电源VREG的第三直流电压信号uREG；电容耦合驱动电路230的第一输出端子与高位N型电力晶体管VTh栅极电连接，电容耦合驱动电路230的第二输出端子与高位N型电力晶体管VTh源极电连接；第二反相器268、自举电容CBOOT和电容耦合驱动电路230协同工作，将高位缓冲驱动信号uDRP的信号电位抬高，在高位N型电力晶体管VTh导通后，能使电容耦合驱动电路230的第一输出端子持续提供合适电位的高位N型电力晶体管VTh栅极驱动信号，即高位驱动信号uGP。
图1所示的实施例中，所述电容耦合驱动电路230包括第一开关K1、第二开关K2、第一耦合电容CBC1和第二N型MOS管Q2；第二开关K2的一端用作电容耦合驱动电路230的第三输入端子，即接入第三外部输入电源VREG的第三直流电压信号uREG；第二开关K2的另一端和第一开关K1的一端电连接，同时该第二开关K2的另一端还用作电容耦合驱动电路230的第一输入端子，和自举电容CBOOT的正极板电连接；第一开关K1的另一端用作电容耦合驱动电路230的第一输出端子，输出高位N型电力晶体管VTh栅极驱动信号uGP至高位N型电力晶体管VTh的栅极；同时，该第一开关K1的另一端还和第二N型MOS管Q2的漏极电连接；耦合驱动电路控制信号uVBOOT和输入第一直流电压信号uP1共同控制所述第一开关K1的开关；第二N型MOS管Q2的源极用作电容耦合驱动电路230的第二输出端子与高位N型电力晶体管VTh的源极电连接；第二N型MOS管Q2的栅极和第一耦合电容CBC1的一端电连接；第一耦合电容CBC1的另一端用作电容耦合驱动电路230的第二输入端子，和第二反相器268的输出端电连接；第二开关K2的一端从自举电容CBOOT的正极板接入耦合驱动电路控制信号uVBOOT，第二开关K2的另一端接入第三直流电压信号uREG，耦合驱动电路控制信号uVBOOT和第三直流电压信号uREG共同控制第二开关K2的开关。
图2和3所示的实施例中，所述第一开关K1为第一P型MOS管Q1，第一P型MOS管Q1的栅极和高位N型电力晶体管VTh的漏极电连接，第一P型MOS管Q1的漏极和第二N型MOS管Q2的漏极电连接，第一P型MOS管Q1的源极用作电容耦合驱动电路230的第一输入端子和自举电容CBOOT的正极板电连接；第一P型MOS管Q1的源极与自举电容CBOOT的正极板电连接，接入耦合驱动电路控制信号uVBOOT；第一P型MOS管Q1的栅极从电路节点P1接入待变换的第一直流电压信号uP1；耦合驱动电路控制信号uVBOOT和第一直流电压信号uP1共同控制第一P型MOS管Q1的开关状态。
图2所示的实施例中，所述第二开关K2为第一二极管D1，第一二极管D1的正极用作电容耦合驱动电路230的第三输入端子，接入第三外部输入电源VREG的第三直流电压信号uREG；第一二极管D1的负极与自举电容CBOOT的正极板电连接接入耦合驱动电路控制信号uVBOOT；耦合驱动电路控制信号uVBOOT和第三直流电压信号uREG共同控制第一二极管D1的开关。
图3所示的实施例中，所述第二开关K2包括第四N型MOS管Q4、第二耦合电容CBC2和第二二极管D2，第二二极管D2的正极用作电容耦合驱动电路230的第三输入端子，接入第三外部输入电源VREG的第三直流电压信号uREG；同时，第二二极管D2的正极和第四N型MOS管Q4的源极电连接；第二二极管D2的负极和第四N型MOS管Q4的栅极电连接；第四N型MOS管Q4的栅极还和第二耦合电容CBC2的一端电连接；第二耦合电容CBC2的另一端和第一耦合电容CBC1的一端电连接，该连接端子用作电容耦合驱动电路230的第二输入端子，该连接端子和第二反相器268的输出端子电连接；第四N型MOS管Q4的漏极用作电容耦合驱动电路230的第一输入端子，和自举电容CBOOT的正极板电连接，接入耦合驱动电路控制信号uVBOOT；耦合驱动电路控制信号uVBOOT和第三直流电压信号uREG共同控制所述第二开关K2的开关状态。
图4和5所示的信号时序图中可见，当电路节点DRP上的电压信号uDRP对地电位为VDD时，通过第二反相器268，电路节点DRP_N上的电压信号uDRP-N对地电位为零电位VGND，电压信号uDRP-N接至第一耦合电容CBC1的负极板，然后由于第一耦合电容CBC1的耦合作用，第二N型MOS管Q2的栅极对地电位为零电位VGND，第二N型MOS管Q2关闭；自举电容CBOOT的正极板电位被自举抬高到VREG+VDD；在此状态下，第二开关K2断开，其两端电路的电连接断路，第一开关K1闭合导通，此时自举电容CBOOT正极板即电路节点VBOOT与电路节点GP直接连通，自举电容CBOOT正极板的电压信号uVBOOT直接输入到高位N型电力晶体管VTh的栅极成为高位驱动信号uGP，此时高位驱动信号uGP的信号对地电位为VREG+VDD，能将高位N型电力晶体管VTh打开，并在高位N型电力晶体管导通后，能使电容耦合驱动电路输出具有高驱动能力的高位驱动信号至高位N型电力晶体管栅极。
图4和5所示的信号时序图中可见，当电路节点DRP上的电压信号uDRP对地电位为零电位VGND时，自举电容CBOOT的负极板电位被下拉至零电位VGND，自举电容CBOOT的正极板对地电位被耦合到VREG，第一开关K1断开，第二开关K2闭合，此时自举电容CBOOT的正极板即电路节点VBOOT与电路节点GP断开，通过第二反相器268，电路节点DRP_N上的电压信号uDRP-N对地电位为为VDD，接第一耦合电容CBC1的负极板，然后由于第一耦合电容CBC1的耦合作用，第二N型MOS管Q2的栅极对地电位为VDD，第二N型MOS管Q2打开，高位N型电力晶体管VTh的栅源电压差被拉低，高位N型电力晶体管VTh关闭。
如图5所示，当DC/DC开关变换器工作在BUCK模式时，电路节点P1为外部输入的直流电压信号uIN的输入端子，电路节点P1的电压信号uP1＝uIN；电路节点P2的信号记为uP2，其电位为地电位VGND；电路节点P3的信号记为uP3，电路节点P3为DC/DC开关变换器输出电压的端子，其输出为经过转换之后的直流电压信号uOUT，即uP3＝uOUT。其工作过程为总体来说就是DC/DC开关变换器控制环路输出的第一脉宽调制信号uPWM用作高位驱动控制信号，以第一脉宽调制信号uPWM的脉冲相位和空格相位的电位高低来控制高位N型电力晶体管VTh和低位N型电力晶体管VTl的交替导通。第一脉宽调制信号uPWM和第二脉宽调制信号的脉冲电位为第一输入电源VDD的高电位VDD，其空格电位为第一输入电源VDD的地电位VGND；第二脉宽调制信号和第一脉宽调制信号uPWM互为逻辑非信号。
如图5所示，在第一脉宽调制信号uPWM的第一相位即第一脉宽调制信号uPWM的电位为空格电位时，第一脉宽调制信号uPWM的信号电位为零电位VGND，经过第一反相器264后，输出第二脉宽调制信号第二脉宽调制信号的信号电位为高电位VDD；第二脉宽调制信号经过高位驱动前级缓冲器260后，高位驱动前级缓冲器260输出高位缓冲驱动信号uDRP；高位缓冲驱动信号uDRP与第二脉宽调制信号同相位，高位缓冲驱动信号uDRP的脉冲电位为高电位VDD，空格电位为零电位VGND；第一开关K1和第二开关K2的控制信号互为反相，即第一开关K1和第二开关K2的开关状态是互斥的，两个开关在控制信号的控制下，一个关闭，另外一个打开；当高位缓冲驱动信号uDRP处于脉冲电位即信号电位为高电位VDD时，由于自举电容CBOOT的耦合作用，自举电容CBOOT正极板的电位被耦合至VREG+VDD，此时第一开关K1闭合、第二开关K2断开，第二N型MOS管Q2关闭，自举电容CBOOT正极板与电路节点GP直接连通，自举电容CBOOT正极板的电压信号uVBOOT直接输入到高位N型电力晶体管VTh的栅极成为高位驱动信号uGP，其电位为VREG+VDD，高位N型电力晶体管VTh打开；同理，第一脉宽调制信号uPWM经过电平位移电路265及低位驱动缓冲器266之后，得到uGN，在uGP对地电位为VREG+VDD时，uGN的对地电位为零电位VGND，低位N型电力晶体管VTl关闭；因此在第一脉宽调制信号uPWM的第一相位时，电路节点SW的电压信号为电路节点P1的电压信号uP1，外部电感L1流过的电流进入上升时段。
如图5所示，在第一脉宽调制信号uPWM的第二相位即第一脉宽调制信号uPWM的电位为脉冲电位时，第一脉宽调制信号uPWM的信号电位为高电位VDD，经过第一反相器264后，输出第二脉宽调制信号第二脉宽调制信号的信号电位为零电位VGND；第二脉宽调制信号经过高位驱动前级缓冲器260后，高位驱动前级缓冲器260输出高位缓冲驱动信号uDRP；高位缓冲驱动信号uDRP与第二脉宽调制信号同相位，高位缓冲驱动信号uDRP的脉冲电位为高电位VDD，空格电位为零电位VGND；此时高位缓冲驱动信号uDRP处于空格电位为零电位VGND；当高位缓冲驱动信号uDRP处于脉冲电位即信号电位为零电位VGND时，第一开关K1断开、第二开关K2闭合，第二N型MOS管Q2打开，高位N型电力晶体管VTh的栅极电位被拉低，高位N型电力晶体管VTh关闭；同时，自举电容CBOOT正极板的对地电位为VREG，第二开关K2闭合，就会补充能量至自举电容CBOOT正极板上；同理，第一脉宽调制信号uPWM经过电平位移电路265及低位驱动缓冲器266之后，得到低位驱动信号uGN，低位驱动信号uGN的对地电位为电位VVNCLP，低位N型电力晶体管VTl打开；因此在第一脉宽调制信号uPWM的第二相位时，电路节点SW的电压信号为电路节点P1的电压信号uP1，外部电感L1流过的电流进入下降时段。
如图5所示，在第一脉宽调制信号uPWM的第二相位之后是第三相位，在第三相位，第一脉宽调制信号uPWM仍然保持第二相位的脉冲电位VDD；当ZCD模块105检测到电感电流下降至0时，ZCD模块105或者DC/DC开关变换器内的其他控制电路会控制低位N型电力晶体管VTl关闭，此时高位驱动信号uGP和低位驱动信号uGN的电位均为零电位VGND，电路节点SW的信号为uP3，电感电流为0。
如图2和3所示的实施例中，第一开关K1即第一P型MOS管Q1的栅极接入从电路节点P1输入的第一直流电压信号uP1。结合图4和5所示的信号时序图中可见，当电路节点DRP上的电压信号uDRP对地电位为VDD，自举电容CBOOT正极板即电路节点VBOOT的电压信号uVBOOT被耦合到比第一直流电压信号uP1更高的对地电位，第一P型MOS管Q1自动闭合，自举电容CBOOT正极板与电路节点GP直接连通，自举电容CBOOT正极板的电压信号uVBOOT直接输入到高位N型电力晶体管VTh的栅极成为高位驱动信号uGP；当电路节点DRP上的电压信号uDRP对地电位为零电位VGND，自举电容CBOOT正极板的电压信号uVBOOT电位被下拉至第三直流电压信号uREG的对地电位VREG，该对地电位VREG小于第一直流电压信号uP1的对地电位VP1；第一P型MOS管Q1自动断开，自举电容CBOOT正极板与电路节点GP之间的连接处于断路状态。
如图2和3所示的实施例中，第二开关K2为第一二极管D1，或者第二开关K2为由第四N型MOS管Q4、第二耦合电容CBC2和第二二极管D2组成的开关组件。结合图4和5所示的信号时序图中可见，第二开关K2的作用是实现第三直流电压信号uREG输入端子和自举电容CBOOT正极板之间的单相导通；第三直流电压信号uREG输入端子和自举电容CBOOT正极板之间的单相导通，用于补充每个周期由于开关过程中自举电容CBOOT正极板上的能量损失。
如图2所示，用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，在DC/DC开关变换器正常工作在第一相位Phase1时，也就是高位驱动控制信号即第二脉宽调制信号处于脉冲电位时，电路节点VBOOT的电位VVBOOT会被抬高，当VVBOOT>VP1+VTH时，其中VP1为电路节点P1的电位，VTH为第一P型MOS管Q1的阈值即栅源开启电压的绝对值，高位驱动信号uGP电位被电路节点VBOOT的电位VVBOOT拉高，使高位N型电力晶体管VTh打开；同时，由于第一耦合电容CBC1的耦合，第二N型MOS管Q2的栅极信号为电路节点SW的信号，使第二N型MOS管Q2关闭；DC/DC开关变换器正常工作在第二相位Phase2时，也就是高位驱动控制信号即第二脉宽调制信号处于脉冲电位时，电路节点VBOOT的电位VVBOOT重新下降到VREG-VD1，VD1的数值是第一二极管D1的正向导通电压，此时所述第二开关K2为第一P型MOS管Q1是关闭的，电路节点VBC的信号电位耦合至高位，第二N型MOS管Q2打开，高位驱动信号uGP电位被拉低，使高位N型电力晶体管VTh关闭。
在如图2所示的实施例中，当自举电容CBOOT正极板的对地电位低于VREG-VD1时，就会补充能量至自举电容CBOOT正极板上；其中VREG为第三直流电压信号uREG的对地电位，VD1为第一二极管D1正向导通的开启电压；该实施例方案的优点是简单，缺点时二极管上会有大约0.7V的压降，会影响效率及驱动电压。
如图3所示，用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，所述第一开关K1包括第四N型MOS管Q4、第二耦合电容CBC2和第二二极管D2，第二二极管D2的正极用作电容耦合驱动电路230的第三输出端子，接入外部输入的第二直流电压信号uREG；同时，第二二极管D2的正极和第四N型MOS管Q4的源极电连接，第二二极管D2的负极和第四N型MOS管Q4的栅极电连接；第四N型MOS管Q4的栅极还和第二耦合电容CBC2的一端电连接；第二耦合电容CBC2的另一端和第一耦合电容CBC1的一端电连接，该连接端子用作电容耦合驱动电路230的第二输入端子，和第二反相器268的输出端电连接；所述第二开关K2为第一P型MOS管Q1，第一P型MOS管Q1的栅极和高位N型电力晶体管VTh的漏极电连接，第一P型MOS管Q1的漏极和第二N型MOS管Q2的漏极电连接，第一P型MOS管Q1的源极用作电容耦合驱动电路230的第一输入端子和自举电容CBOOT的正极板电连接；第二N型MOS管Q2的栅极和源极之间设置有串联的第一电阻R1和第二电阻R2，第二N型MOS管Q2的栅极和源极之间还设置有第三N型MOS管Q3；第三N型MOS管Q3的漏极和第二N型MOS管Q2的栅极电连接，第三N型MOS管Q3的源极和第二N型MOS管Q2的源极电连接，第三N型MOS管Q3的栅极同时和第一电阻R1和第二电阻R2电连接。
如图3所示的实施例中，采用受控的第四N型MOS管Q4，第二耦合电容CBC2和第二二极管D2实现第二开关K2的开关控制；当电路节点DRP的对地电位为VDD时，第二耦合电容CBC2电容会使第四N型MOS管Q4的栅极对地电位往低耦合，关闭第四N型MOS管Q4，当电路节点DRP的对地电位为零电位VGND时，第二耦合电容CBC2会使第四N型MOS管Q4的栅极往高电位耦合，完全打开第四N型MOS管Q4，能使自举电容CBOOT正极板和第三直流电压信号uREG的输入端子直接导通，自举电容CBOOT得以补充能量。图3是用第二耦合电容CBC2及用于稳压的第二二极管D2及第四N型MOS管Q4组成，其工作原理是需要第四N型MOS管Q4打开时，通过第二耦合电容CBC2的耦合作用把Q4打开，这种实现方式优点是第四N型MOS管Q4是完全打开，对效率及驱动电压无影响。
如图3所示，用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，在DC/DC开关变换器正常工作在第一相位Phase1时，也就是高位驱动控制信号即第二脉宽调制信号处于脉冲电位时，电路节点VBOOT的电位VVBOOT会被抬高，当VVBOOT>VP1+VTH时，其中VP1为电路节点P1的电位，VTH为第一P型MOS管Q1的阈值即栅源开启电压绝对值，高位驱动信号uGP电位被电路节点VBOOT的电位VVBOOT拉高，使高位N型电力晶体管VTh打开；同时，由于第一耦合电容CBC1的耦合，第二N型MOS管Q2的栅极信号电位为VREG-VD2，使第二N型MOS管Q2关闭；DC/DC开关变换器正常工作在第二相位Phase2时，也就是高位驱动控制信号即第二脉宽调制信号处于脉冲电位时，电路节点VBOOT的电位VVBOOT重新下降到VREG，此时第一P型MOS管Q1是关闭的，电路节点VBC的信号电位耦合至高位，第二N型MOS管Q2打开，高位驱动信号uGP电位被拉低，使高位N型电力晶体管VTh关闭。
图2和图3的实施例有所不同是,图2所示实施例中第二开关K2简单的用二极管实现,图3所示实施例中第二开关K2用第四N型MOS管Q4、第二耦合电容CBC2和第二二极管D2共同组成；两个实施例具体的区别是,自举电容CBOOT上预充电的对地电位大小不一样；图2所示实施例中的预充电电位大小为VREG-VD2,图3所示实施例中的预充电平为VREG,造成最后驱动高位N型电力晶体管VTh的栅源电压的绝对值不一样,分别为VREG-VD2和VREG，由于图3所示实施例中高位N型电力晶体管VTh的栅源电压高于图2所示实施例中高位N型电力晶体管VTh的栅源电压，因此具有图3所示实施例中高位N型电力晶体管VTh导通状态时，其导通电阻相对更小。
图1所示用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中用更简化的电路完成了高位N型电力晶体管VTh和低位N型电力晶体管VTl的驱动，相对图4所示现有技术的驱动电路简化了现有技术中复杂的高位电平位移电路，提高了电路效率，减少了电路延时；该驱动电路对高位前级驱动缓冲的电路要求更低，使得高位前级驱动缓冲无需采用隔离类器件，降低了对器件的要求，缩小了集成电路的面积。
图6所示现有技术典型双NMOS电力晶体管驱动电路架构中，第一脉宽调制信号uPWM是应用了该电路架构的DC/DC开关变换器中的闭环控制电路输出的用于开关管开关控制的方波信号；在高位N型电力晶体管VTh的开关驱动电路中，脉宽调制信号uPWM输入至反相器64，反相器输出该第一脉宽调制信号的“非”信号即第二脉宽调制信号第二脉宽调制信号输入到高位电平位移电路61，第二脉宽调制信号的脉冲电位为第一外部输入电源VDD的高电位VDD，第二脉宽调制信号的空格电位为第一外部输入电源VDD的地电位VGND；高位电平位移电路61将第二脉宽调制信号的脉冲电位从第一外部输入电源VDD的高电位VDD转换到自举电容正极板电位VBOOT，同时高位电平位移电路61将第二脉宽调制信号的空格电位从第一外部输入电源VDD的地电位VGND转换到高位N型电力晶体管VTh的源极电位VSW；高位电平位移电路61的输出uDRP信号到高位驱动缓冲器60缓冲，高位驱动缓冲器60输出具有强驱动能力的信号uGP至高位N型电力晶体管VTh的栅极，进行高位N型电力晶体管VTh的开关驱动。第二脉宽调制信号的信号电位整体抬高到合适的水平，特别是在高位N型电力晶体管VTh的源极电位VSW相对第一外部输入电源VDD的地电位VGND较高时，以便更好地进行高位N型电力晶体管的开关驱动。
图6所示典型双NMOS电力晶体管电路架构中的低位N型电力晶体管VTh的开关驱动电路中，第一脉宽调制信号uPWM输入到低位电平位移电路65，第一脉宽调制信号uPWM的脉冲电位为第一外部输入电源VDD的高电位VDD，脉宽调制信号uPWM的空格电位为第一外部输入电源VDD的地电位VGND；低位电平位移电路65将第一脉宽调制信号uPWM的脉冲电位从第一外部输入电源VDD的高电位VDD转换到第四外部输入电源VNCLP的高电位的电位VNCLP，同时低位电平位移电路65将第一脉宽调制信号uPWM的空格电位从第一外部输入电源VDD的地电位VGND转换到低位N型电力晶体管VTl的源极电位VP2；低位电平位移电路65的输出信号uDRN输入到低位驱动缓冲器66缓冲，低位驱动缓冲器66输出具有强驱动能力的驱动信号uGN至低位N型电力晶体管VTl的栅极，进行低位N型电力晶体管VTl的开关驱动。
图1和图6中，第四外部输入电源VNCLP输入的第四直流电压信号uNCLP是用于低位驱动缓冲器的电源信号，Buck模式下，第四直流电压信号uNCLP等于外部输入的待变换电压信号即第一直流电压信号uP1或者是DC/DC开关变换器内部LDO产生的电压信号；Boost模式下，第四直流电压信号uNCLP是从电路节点P3输入的电压信号uP3，亦可以是信号节点P1输出的电压信号uP1-out，或者是DC/DC开关变换器内部LDO产生的电压信号；Buck-BOOST模式下，第四直流电压信号uNCLP是DC/DC开关变换器内部LDO产生的电压信号与信号节点P2的差信号，该差信号是固定电平作为低位驱动缓冲器电源。
图6中的自举电容CBOOT的正极板同时和高位电平位移电路61的一个输入端子、高位驱动缓冲器60的一个输入端子、二极管D1的负极电连接；自举电容CBOOT的负极板和高位N型电力晶体管VTh的源极电连接；uREG信号为从DC/DC开关变换器中设置的LDO获得的第三直流电压信号uREG，其对地电位为VREG，uREG信号通过二极管D1降压后为高位驱动电路提供工作电源。
图1和图6中，第三直流电压信号uREG是用于补充CBOOT每个开关周期由于开关造成的能量损失，Buck模式下，第三直流电压信号uREG等于外部输入的待变换电压信号即第一直流电压信号uP1或者DC/DC开关变换器内部LDO产生的电压信号；Boost模式下，第三直流电压信号uREG等于从电路节点P3输入的电压信号uP3，亦可是第一直流电压信号uP1或者DC/DC开关变换器内部LDO产生的电压信号；Buck-BOOST模式下，VREG信号是DC/DC开关变换器内部LDO产生的电压信号。
如图7至8所示，当DC/DC开关变换器工作在BUCK模式时，现有技术的驱动电路中，电路节点P1为外部输入的直流电压信号uIN的输入端子，电路节点P1的第一直流电压信号uP1＝uIN；电路节点P2的信号记为uP2，其电位为地电位VGND；电路节点P3的信号记为uP3，电路节点P3为DC/DC开关变换器输出电压的端子，其输出为经过转换之后的直流电压信号uOUT，即uP3＝uOUT。
如图6至8所示，当DC/DC开关变换器工作在BOOST模式时，现有技术的驱动电路中，电路节点P3为外部输入的直流电压信号uIN的输入端子，电路节点P3的电压信号uP3＝uIN；电路节点P2的信号记为uP2，其电位为地电位VGND；电路节点P1的信号记为uP1，电路节点P1为DC/DC开关变换器输出电压的端子，其输出为经过转换之后的直流电压信号uOUT，即uP1＝uOUT。
如图6至8所示，当DC/DC开关变换器工作在BUCK-BOOST模式时，现有技术的驱动电路中，电路节点P1为外部输入的直流电压信号uIN的输入端子，电路节点P1的电压信号uP1＝uIN；其电位为地电位VGND；电路节点P3的信号记为uP3，其电位为地电位VGND；电路节点P2的信号记为uP2，电路节点P2为DC/DC开关变换器输出电压的端子，其输出为经过转换之后的直流电压信号uOUT，即uP2＝uOUT。
如图6至8所示，现有技术的驱动电路中，以BUCK模式为例，电路节点SW的电压信号记为uSW，该信号在电感电流不为零时，为开关信号。当DC/DC开关变换器运行在CCM工作方式时，有第一工作相位和第二工作相位这两种相位状态分别对应第一脉宽调制信号uPWM的空格相位和脉冲相位。当第一脉宽调制信号uPWM处在空格相位时，高位N型电力晶体管VTh打开，低位N型电力晶体管VTl关闭，电路节点SW信号uSW电位等于电路节点P1输入信号UP1的电位VP1，自举电容CBOOT正极板即电路节点VBOOT的对地电位为VREG-VD1+VP1，自举电容CBOOT的两端电压差为VREG-VD1，其中VREG为从二级管正极输入的直流电压信号uREG的对地电位，VD1为第一二极管D1上的电压，VP1是高位N型电力晶体管VTh的漏极对地电位，由于高位N型电力晶体管VTh导通，高位N型电力晶体管VTh的源极对地电位就是高位N型电力晶体管VTh的漏极对地电位VP1，因此高位N型电力晶体管VTh的栅极和源极之间的电压VGS＝VREG-VD1。当第一脉宽调制信号uPWM从脉冲相位切换到空格相位时，电路节点SW的信号uSW电位从电路节点P2的对地电位VP2在BUCK模式下，该电位为地电位VP2＝VGND迅速切换到电路节点P1的电位VP1；自举电容CBOOT的正极板上的电位被举高到VREG-VD1+VP1，自举电容CBOOT的负极板上的电位为高位N型电力晶体管VTh的漏极电位VP1，自举电容CBOOT上的电压仍然保持为VREG-VD1；使得高位驱动缓冲输出的驱动信号uGN的对地电位为VREG-VD1+VP1，从而高位N型电力晶体管VTh栅极和源极之间的栅源电压VGS＝VREG-VD1，这样的栅源电压能保持在高位N型电力晶体管VTh的开启电压之上，使得高位N型电力晶体管VTh得以持续维持导通状态。
如图6至8所示，现有技术的驱动电路中，以BUCK模式为例，当DC/DC开关变换器运行在DCM工作方式时，有第一工作相位、第二工作相位和第三工作相位这三种相位状态；其中第一工作相位对应第一脉宽调制信号uPWM的空格相位；第二工作相位和第三工作相位对应第一脉宽调制信号uPWM的脉冲相位。其中第一工作相位、第二工作相位的电路工作时序和CCM工作方式是相同的；在DCM工作方式时不同于CCM工作方式只呈现在第三工作相位状态；在第三工作相位状态，外部储能电感的电流会降到零，ZCD模块检测到电感电流下降至0，然后会关闭低位N型电力晶体管VTl，电路节点SW的信号uSW电位等于此时电路节点P3的对地电位VP3。
图9所示为现有技术典型双NMOS电力晶体管驱动电路架构中高位电平位移电路61的详细电路，该电路结构复杂，使用了8个晶体管；需要通过该8个晶体管的协同工作才能将输入的脉宽调制信号uPWM抬高到适合高位N型电力晶体管VTh栅极驱动的电位；高位电平位移电路61不仅自身会消耗能量，并且会引入信号延时。
图10所示为现有技术双NMOS电力晶体管驱动电路架构中常用的防止高位N型电力晶体管VTh和低位N型电力晶体管VTl串通的电路结构框图，为了保证高位驱动电路和低位驱动电路工作在互相对应的时序上，因此在图8中，标号为80的防止功率管串通的电路单元中，高位驱动电路之前和低位驱动电路之前均设置了电平位移电路，电路结构复杂。
相对图6现有技术中的驱动电路，图1所示的实施例中没有了复杂的高位电平位移电路61，而实现相应电路所采用的电路更为简单，电路元件占据的芯片面积也大大缩小；现有技术中的高位电平位移电路61需要与之配套的高位前级驱动缓冲中的电路需要有较高的耐压性能，该驱动电路对高位前级驱动缓冲的电路要求更低，使得高位前级驱动缓冲无需采用隔离类器件，降低了对器件的要求，进一步缩小了集成电路的面积；不仅如此，本发明的集成驱动电路中，由于去掉了图4所示现有技术中的高位电平位移电路61，对应用了该驱动电路的DC/DC开关变换器，其***的防止高位N型电力晶体管VTh和低位N型电力晶体管VTl串通的电路结构也由于高位驱动电路的变化，能简化掉低位驱动电路之前的电平位移电路，使得集成电路的面积可以进一步地缩小。
如图1所示的用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200实施例中，第二N型MOS管Q2的栅极和源极之间设置有栅源电压控制的箝位电路，该箝位电路包括串联在第二N型MOS管Q2的栅极和源极之间的第一电阻R1和第二电阻R2；该箝位电路还包括设置在第二N型MOS管Q2的栅极和源极之间的第三N型MOS管Q3；第三N型MOS管Q3的漏极和第二N型MOS管Q2的栅极电连接，第三N型MOS管Q3的源极和第二N型MOS管Q2的源极电连接，第三N型MOS管Q3的栅极同时和第一电阻R1和第二电阻R2电连接。该箝位电路的作用是用于第二N型MOS管Q2的栅源电压箝位，确保在第一相位转为第二工作相位切换时，第二N型MOS管Q2此时由关闭转变为打开状态，由于电路节点SW的信号uSW电位的快速下降，第二N型MOS管Q2的栅极电压不能很快跟随，会使第二N型MOS管Q2的栅源电压差变大，为保证第二N型MOS管Q2的栅源电压不会超过工艺器件的工作范围，需要对Q2栅源电压作钳位，其钳位电压为VTH×(R1+R2)/R2，其中VTH为第三N型MOS管Q3的开启阈值电压。
如图1所示的用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200实施例中，还包括第一反相器264、低位驱动控制信号电平位移电路265和低位驱动缓冲器266；低位驱动控制信号即第一脉宽调制信号uPWM为第二脉宽调制信号的“逻辑非”信号；低位驱动控制信号即第一脉宽调制信号uPWM输入至低位驱动控制信号电平位移电路265进行信号电位的位移，将第一脉宽调制信号uPWM的脉冲电位从第一输入电源VDD高电位VDD转换到外部第四外部输入电源VNCLP的第四直流电压信号uNCLP的电位VNCLP，同时低位驱动控制信号电平位移电路265将第一脉宽调制信号uPWM的空格电位从第一输入电源VDD地电位VGND转换到低位N型电力晶体管VTl的源极电位VP2；低位驱动控制信号电平位移电路265输出信号至低位驱动缓冲器266，低位驱动缓冲器266输出低位驱动信号uGN至低位N型电力晶体管VTl的栅极，用于低位N型电力晶体管VTl的驱动；低位驱动控制信号即第一脉宽调制信号uPWM输入至第一反相器264，第一反相器264输出高位驱动控制信号即第二脉宽调制信号至高位驱动前级缓冲器260。
如图1所示，用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，还包括ZCD模块105用于检测整流管即高位N型电力晶体管VTh和或低位N型电力晶体管VTl的过零电流；当应用了该集成驱动电路200的DC/DC开关变换器中工作在BUCK模式即用作BUCK***时，低位N型电力晶体管VTl为整流管，则ZCD模块105会检测低位N型电力晶体管VTl漏极与低位N型电力晶体管VTl的源极之间的电流信号；当应用了该集成驱动电路200的DC/DC开关变换器中工作在BOOST模式即用作BOOST***时，高位N型电力晶体管VTh为整流管，ZCD模块105就会检测高位N型电力晶体管VTh的漏极与高位N型电力晶体管VTh的源极之间之间的电流信号；当应用了该集成驱动电路200的DC/DC开关变换器中工作在BUCK-BOOST模式即用作BUCK-BOOST***时，低位N型电力晶体管VTl为整流管,则ZCD模块105会检测低位N型电力晶体管VTl漏极与低位N型电力晶体管VTl的源极之间的电流信号。
如图1所示，用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，还包括振铃消除模块101用于去除在外部电感L1由于自激振荡产生的振铃；当该集成驱动电路200的DC/DC开关变换器中工作于DCM模式下，且通过ZCD模块105检测到整流管电流为0时,此时高位N型电力晶体管VTh和或低位N型电力晶体管VTl都关闭时，振铃消除模块101去除在外部电感L1由于自激振荡产生的振铃。
如图2所示，用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路200的实施例中，所述第一开关K1为第一二极管D1，第一二极管D1的正极用作电容耦合驱动电路230的第三输出端子，接入外部输入的第二直流电压信号uREG；第一二极管D1的负极和第一P型MOS管Q1的源极电连接；所述第二开关K2为第一P型MOS管Q1，第一P型MOS管Q1的栅极和高位N型电力晶体管VTh的漏极电连接，第一P型MOS管Q1的漏极和第二N型MOS管Q2的漏极电连接，第一P型MOS管Q1的源极用作电容耦合驱动电路230的第一输入端子和自举电容CBOOT的正极板电连接；第二N型MOS管Q2的栅极和源极之间设置有串联的第一电阻R1和第二电阻R2，第二N型MOS管Q2的栅极和源极之间还设置有第三N型MOS管Q3；第三N型MOS管Q3的漏极和第二N型MOS管Q2的栅极电连接，第三N型MOS管Q3的源极和第二N型MOS管Q2的源极电连接，第三N型MOS管Q3的栅极同时和第一电阻R1和第二电阻R2电连接。
另需说明的是，本发明中外部供电源的负极为电路的零电位点，本发明中其他电路节点的电位数值都是相对该零电位点的数值；电池或外部供电源电压为其正极和负极的电位差。为了描述方便，部分模块采用了一、二等顺序编号，这些顺序编号并不代表其位置或顺序上的限定，只是为了描述方便。
以上所述仅为本发明的实施例，以上所述的电路拓扑结构仅为本发明的一种具体实施例，并非因此限制本发明的专利范围，凡是利用发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，包括：
用于高位驱动控制信号输入缓冲的高位驱动前级缓冲器(260)，用于信号电位举高的自举电容(CBOOT)，用于信号耦合的电容耦合驱动电路(230)，用于高位缓冲驱动信号(uDRP)反向的第二反相器(268)；
高位驱动控制信号即第二脉宽调制信号从高位驱动前级缓冲器(260)的输入端子输入；高位驱动前级缓冲器(260)输出高位缓冲驱动信号(uDRP)至自举电容(CBOOT)的负极板，同时高位驱动前级缓冲器(260)输出高位缓冲驱动信号(uDRP)至第二反相器(268)的输入端子；
自举电容(CBOOT)的正极板和电容耦合驱动电路(230)的第一输入端子电连接；第二反相器(268)的输出端和电容耦合驱动电路(230)的第二输入端子电连接；电容耦合驱动电路(230)的第三输入端子用于接入外部第三外部输入电源(VREG)的第三直流电压信号(uREG)；电容耦合驱动电路(230)的第一输出端子与高位N型电力晶体管(VTh)栅极电连接，电容耦合驱动电路(230)的第二输出端子与高位N型电力晶体管(VTh)源极电连接；
第二反相器(268)、自举电容(CBOOT)和电容耦合驱动电路(230)协同工作，将高位缓冲驱动信号(uDRP)的信号电位抬高，在高位N型电力晶体管(VTh)导通后，能使电容耦合驱动电路(230)的第一输出端子持续提供合适电位的高位N型电力晶体管(VTh)栅极驱动信号，即高位驱动信号(uGP)。
2.根据权利要求1所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
所述电容耦合驱动电路(230)包括第一开关(K1)、第二开关(K2)、第一耦合电容(CBC1)和第二N型MOS管(Q2)；
第二开关(K2)的一端用作电容耦合驱动电路(230)的第三输入端子，即接入第三外部输入电源(VREG)的第三直流电压信号(uREG)；第二开关(K2)的另一端和第一开关(K1)的一端电连接，同时该第二开关(K2)的另一端还用作电容耦合驱动电路(230)的第一输入端子，该第一输入端子和自举电容(CBOOT)的正极板电连接，接入耦合驱动电路控制信号(uVBOOT)；第一开关(K1)的另一端用作电容耦合驱动电路(230)的第一输出端子，输出高位N型电力晶体管(VTh)栅极驱动信号uGP至高位N型电力晶体管(VTh)的栅极；同时，该第一开关(K1)的另一端还和第二N型MOS管(Q2)的漏极电连接；耦合驱动电路控制信号(uVBOOT)和输入第一直流电压信号(uP1)共同控制所述第一开关(K1)的开关；
第二N型MOS管(Q2)的源极用作电容耦合驱动电路(230)的第二输出端子与高位N型电力晶体管(VTh)的源极电连接；第二N型MOS管(Q2)的栅极和第一耦合电容(CBC1)的一端电连接；第一耦合电容(CBC1)的另一端用作电容耦合驱动电路(230)的第二输入端子，和第二反相器(268)的输出端电连接；
第二开关(K2)的一端从自举电容(CBOOT)正极板接入耦合驱动电路控制信号(uVBOOT)，第二开关(K2)的另一端接入第三直流电压信号(uREG)，耦合驱动电路控制信号(uVBOOT)和第三直流电压信号(uREG)共同控制第二开关(K2)的开关。
3.根据权利要求2所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
所述第一开关(K1)为第一P型MOS管(Q1)，第一P型MOS管(Q1)的栅极和高位N型电力晶体管(VTh)的漏极电连接，第一P型MOS管(Q1)的漏极和第二N型MOS管(Q2)的漏极电连接，第一P型MOS管(Q1)的源极用作电容耦合驱动电路(230)的第一输入端子；
第一P型MOS管(Q1)的源极与自举电容(CBOOT)的正极板电连接，接入耦合驱动电路控制信号(uVBOOT)；第一P型MOS管(Q1)的栅极接入第一直流电压信号(uP1)；耦合驱动电路控制信号(uVBOOT)和第一直流电压信号(uP1)共同控制第一P型MOS管(Q1)的开关状态。
4.根据权利要求2所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
所述第二开关(K2)为第一二极管(D1)，第一二极管(D1)的正极用作电容耦合驱动电路(230)的第三输入端子，接入第三外部输入电源(VREG)的第三直流电压信号(uREG)；第一二极管(D1)的负极与自举电容(CBOOT)的正极板电连接接入耦合驱动电路控制信号(uVBOOT)；
耦合驱动电路控制信号(uVBOOT)和第三直流电压信号(uREG)共同控制第一二极管(D1)的开关。
5.根据权利要求2所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
所述第二开关(K2)包括第四N型MOS管(Q4)、第二耦合电容(CBC2)和第二二极管(D2)，第二二极管(D2)的正极用作电容耦合驱动电路(230)的第三输入端子，接入第三外部输入电源(VREG)的第三直流电压信号(uREG)；同时，第二二极管(D2)的正极和第四N型MOS管(Q4)的源极电连接；第二二极管(D2)的负极和第四N型MOS管(Q4)的栅极电连接；第四N型MOS管(Q4)的栅极还和第二耦合电容(CBC2)的一端电连接；第二耦合电容(CBC2)的另一端和第一耦合电容(CBC1)的一端电连接，该连接端子用作电容耦合驱动电路(230)的第二输入端子，该连接端子和第二反相器(268)的输出端子电连接；第四N型MOS管(Q4)的漏极用作电容耦合驱动电路(230)的第一输入端子，和自举电容(CBOOT)的正极板电连接，接入耦合驱动电路控制信号(uVBOOT)；耦合驱动电路控制信号(uVBOOT)和第三直流电压信号(uREG)共同控制所述第二开关(K2)的开关状态。
6.根据权利要求2所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
第二N型MOS管(Q2)的栅极和源极之间设置有栅源电压控制的箝位电路，该箝位电路包括串联在第二N型MOS管(Q2)的栅极和源极之间的第一电阻(R1)和第二电阻(R2)；该该箝位电路还包括设置在第二N型MOS管(Q2)的栅极和源极之间的第三N型MOS管(Q3)；第三N型MOS管(Q3)的漏极和第二N型MOS管(Q2)的栅极电连接，第三N型MOS管(Q3)的源极和第二N型MOS管(Q2)的源极电连接，第三N型MOS管(Q3)的栅极同时和第一电阻(R1)和第二电阻(R2)电连接。
7.根据权利要求6所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
还包括第一反相器(264)、低位驱动控制信号电平位移电路(265)和低位驱动缓冲器(266)；低位驱动控制信号即第一脉宽调制信号(uPWM)为第二脉宽调制信号的“逻辑非”信号；
低位驱动控制信号即第一脉宽调制信号(uPWM)输入至低位驱动控制信号电平位移电路(265)进行信号电位的位移，将第一脉宽调制信号(uPWM)的脉冲电位从第一输入电源(VDD)高电位(VDD)转换到外部第四外部输入电源(VNCLP)的第四直流电压信号(uNCLP)的电位VNCLP，同时低位驱动控制信号电平位移电路(265)将第一脉宽调制信号(uPWM)的空格电位从第一输入电源(VDD)地电位(VGND)转换到低位N型电力晶体管(VTl)的源极电位(VP2)；
低位驱动控制信号电平位移电路(265)输出信号至低位驱动缓冲器(266)，低位驱动缓冲器(266)输出低位驱动信号(uGN)至低位N型电力晶体管(VTl)的栅极，用于低位N型电力晶体管(VTl)的驱动；低位驱动控制信号即第一脉宽调制信号(uPWM)输入至第一反相器(264)，第一反相器(264)输出高位驱动控制信号即第二脉宽调制信号至高位驱动前级缓冲器(260)。
8.根据权利要求7所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
还包括ZCD模块(105)，用于检测整流管即高位N型电力晶体管(VTh)和/或低位N型电力晶体管(VTl)的过零电流；
当应用了该集成驱动电路(200)的DC/DC开关变换器，工作在BUCK模式即用作BUCK***时，ZCD模块(105)的两端分别和低位N型电力晶体管(VTl)的漏极和源极电连接；低位N型电力晶体管(VTl)为整流管，则ZCD模块(105)会检测低位N型电力晶体管(VTl)漏极与低位N型电力晶体管(VTl)的源极之间的电流信号；
当应用了该集成驱动电路(200)的DC/DC开关变换器中工作在BOOST模式即用作BOOST***时，ZCD模块(105)的两端分别和高位N型电力晶体管(VTh)的漏极和源极电连接；高位N型电力晶体管(VTh)为整流管，ZCD模块(105)就会检测高位N型电力晶体管(VTh)的漏极与高位N型电力晶体管(VTh)的源极之间之间的电流信号；
当应用了该集成驱动电路(200)的DC/DC开关变换器中工作在BUCK-BOOST模式即用作BUCK-BOOST***时，ZCD模块(105)的两端分别和低位N型电力晶体管(VTl)的漏极和源极电连接；低位N型电力晶体管(VTl)为整流管,则ZCD模块(105)会检测低位N型电力晶体管(VTl)漏极与低位N型电力晶体管(VTl)的源极之间的电流信号。
9.根据权利要求8所述用于DC/DC开关变换器功率输出晶体管驱动的集成驱动电路(200)，其特征在于：
还包括振铃消除模块(101)，振铃消除模块(101)的两端分别与外部电感L1的两端电连接，用于去除同DC/DC开关变换器连接的外部电感L1自激振荡产生的振铃；
当应用该集成驱动电路(200)的DC/DC开关变换器工作在DCM模式下，且通过ZCD模块(105)检测到整流管电流为零时,此时高位N型电力晶体管(VTh)和低位N型电力晶体管(VTl)都关闭时，振铃消除模块(101)去除在外部电感L1由于自激振荡产生的振铃。
10.一种包括权利要求1至9任意一项所述集成驱动电路(200)的DC/DC开关变换器，
包括用于防止高位N型电力晶体管(VTh)和低位N型电力晶体管(VTl)串通的防串通电路单元(300)；
防串通电路单元(300)包括第三电平位移电路(391)、第三反相器(393)、第一与门(395)、第四反相器(394)和第二与门(396)；
低位驱动信号(uGN)从第三电平位移电路(391)的输入端子输入，第三电平位移电路(391)的输出端子与第三反相器(393)的输入端子电连接，第三反相器(393)的输出端子与第一与门(395)的第一输入端子电连接，第一与门(395)的第二输入端子用于输入低位驱动控制信号即第一脉宽调制信号(uPWM)，第一与门(395)输出信号至第一反相器(264)；
高位缓冲驱动信号(uDRP)从第四反相器(394)的输入端子输入，第四反相器(394)的输出端子与第二与门(396)的第一输入端子电连接，第二与门(396)的第二输入端子用于输入低位驱动控制信号即第一脉宽调制信号(uPWM)，第二与门(396)输出信号至低位驱动控制信号电平位移电路(265)。
CN201710547844.1A 2017-07-06 2017-07-06 Dc/dc开关变换器功率输出晶体管集成驱动电路 Active CN107659128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710547844.1A CN107659128B (zh) 2017-07-06 2017-07-06 Dc/dc开关变换器功率输出晶体管集成驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710547844.1A CN107659128B (zh) 2017-07-06 2017-07-06 Dc/dc开关变换器功率输出晶体管集成驱动电路

Publications (2)

Publication Number Publication Date
CN107659128A true CN107659128A (zh) 2018-02-02
CN107659128B CN107659128B (zh) 2023-07-07

Family

ID=61126629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710547844.1A Active CN107659128B (zh) 2017-07-06 2017-07-06 Dc/dc开关变换器功率输出晶体管集成驱动电路

Country Status (1)

Country Link
CN (1) CN107659128B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411136A (zh) * 2016-08-25 2017-02-15 浙江大学 一种隔离型功率变换器基于高压电容耦合的控制芯片
CN112564458A (zh) * 2019-09-10 2021-03-26 苏州捷芯威半导体有限公司 一种隔离驱动电路
CN113394978A (zh) * 2021-06-03 2021-09-14 英麦科（厦门）微电子科技有限公司 一种应用于降压变换器的直通电路
US20220209654A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Power converter control
CN114696614A (zh) * 2020-12-30 2022-07-01 圣邦微电子（北京）股份有限公司 自举式开关变换器及其驱动电路

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284705A (ja) * 1993-03-08 1994-10-07 Motorola Inc 上昇率を制御するチャージ・ポンプ
JPH1141801A (ja) * 1997-07-17 1999-02-12 Nec Corp 電圧クランプ回路
CN1601748A (zh) * 2003-09-26 2005-03-30 松下电器产业株式会社 具有过热保护电路的半导体装置及使用该装置的电子电路
US20050285661A1 (en) * 2004-06-28 2005-12-29 Wittenbreder Ernest H Jr Gate drive circuits for high efficiency power converters
US20060001459A1 (en) * 2004-07-01 2006-01-05 Analog Devices, Inc. Anti-cross conduction drive control circuit and method
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器
US20070182390A1 (en) * 2006-02-07 2007-08-09 Takuya Ishii Drive circuit and switching regulator comprising the same
US20110089993A1 (en) * 2009-10-16 2011-04-21 Texas Instruments Deutschland Gmbh Electronic device and method for dc-dc conversion
US20110090208A1 (en) * 2009-10-21 2011-04-21 Boe Technology Group Co., Ltd. Voltage-driving pixel unit, driving method and oled display
CN102378437A (zh) * 2010-08-20 2012-03-14 张伟 一种低功耗、高效率电源控制pmic驱动电路
US20140015501A1 (en) * 2012-07-10 2014-01-16 Samsung Electronics Co., Ltd. Circuit for driving gate of power mos transistor
CN204244063U (zh) * 2014-10-24 2015-04-01 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路
US20150256075A1 (en) * 2014-03-10 2015-09-10 Realtek Semiconductor Corporation DC voltage generation circuit and pulse generation circuit thereof
CN104917359A (zh) * 2015-06-01 2015-09-16 矽力杰半导体技术(杭州)有限公司 一种上开关管驱动电路及应用其的同步boost电路
CN205232331U (zh) * 2015-12-24 2016-05-11 惠州市盛微电子有限公司 一种图像传感器像素硬复位保护电路
CN105896944A (zh) * 2014-10-24 2016-08-24 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路和方法
CN207010539U (zh) * 2017-07-06 2018-02-13 深圳市华芯邦科技有限公司 Dc/dc开关变换器功率输出晶体管集成驱动电路

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06284705A (ja) * 1993-03-08 1994-10-07 Motorola Inc 上昇率を制御するチャージ・ポンプ
JPH1141801A (ja) * 1997-07-17 1999-02-12 Nec Corp 電圧クランプ回路
CN1601748A (zh) * 2003-09-26 2005-03-30 松下电器产业株式会社 具有过热保护电路的半导体装置及使用该装置的电子电路
US20050285661A1 (en) * 2004-06-28 2005-12-29 Wittenbreder Ernest H Jr Gate drive circuits for high efficiency power converters
US20060001459A1 (en) * 2004-07-01 2006-01-05 Analog Devices, Inc. Anti-cross conduction drive control circuit and method
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器
US20070182390A1 (en) * 2006-02-07 2007-08-09 Takuya Ishii Drive circuit and switching regulator comprising the same
US20110089993A1 (en) * 2009-10-16 2011-04-21 Texas Instruments Deutschland Gmbh Electronic device and method for dc-dc conversion
US20110090208A1 (en) * 2009-10-21 2011-04-21 Boe Technology Group Co., Ltd. Voltage-driving pixel unit, driving method and oled display
CN102378437A (zh) * 2010-08-20 2012-03-14 张伟 一种低功耗、高效率电源控制pmic驱动电路
US20140015501A1 (en) * 2012-07-10 2014-01-16 Samsung Electronics Co., Ltd. Circuit for driving gate of power mos transistor
US20150256075A1 (en) * 2014-03-10 2015-09-10 Realtek Semiconductor Corporation DC voltage generation circuit and pulse generation circuit thereof
CN204244063U (zh) * 2014-10-24 2015-04-01 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路
CN105896944A (zh) * 2014-10-24 2016-08-24 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路和方法
CN104917359A (zh) * 2015-06-01 2015-09-16 矽力杰半导体技术(杭州)有限公司 一种上开关管驱动电路及应用其的同步boost电路
CN205232331U (zh) * 2015-12-24 2016-05-11 惠州市盛微电子有限公司 一种图像传感器像素硬复位保护电路
CN207010539U (zh) * 2017-07-06 2018-02-13 深圳市华芯邦科技有限公司 Dc/dc开关变换器功率输出晶体管集成驱动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JING ZHU，等: ""An Integrated Bootstrap Diode Emulator for 600-V High Voltage Gate Drive IC With P-Sub/P-Epi Technology"" *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411136A (zh) * 2016-08-25 2017-02-15 浙江大学 一种隔离型功率变换器基于高压电容耦合的控制芯片
CN112564458A (zh) * 2019-09-10 2021-03-26 苏州捷芯威半导体有限公司 一种隔离驱动电路
CN112564458B (zh) * 2019-09-10 2021-12-31 苏州捷芯威半导体有限公司 一种隔离驱动电路
US20220209654A1 (en) * 2020-12-30 2022-06-30 Texas Instruments Incorporated Power converter control
CN114696614A (zh) * 2020-12-30 2022-07-01 圣邦微电子（北京）股份有限公司 自举式开关变换器及其驱动电路
US11804769B2 (en) * 2020-12-30 2023-10-31 Texas Instruments Incorporated Power converter control
CN113394978A (zh) * 2021-06-03 2021-09-14 英麦科（厦门）微电子科技有限公司 一种应用于降压变换器的直通电路
CN113394978B (zh) * 2021-06-03 2024-05-03 拓尔微电子股份有限公司 一种应用于降压变换器的直通电路

Also Published As

Publication number Publication date
CN107659128B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN207010539U (zh) Dc/dc开关变换器功率输出晶体管集成驱动电路
CN107659128A (zh) Dc/dc开关变换器功率输出晶体管集成驱动电路
CN203206197U (zh) 延迟电路及具有延迟电路的电路***
CN104410252B (zh) 源极驱动电路及其控制方法
CN104218803B (zh) 一种自举电压充电电路和电压转换电路
CN102055357B (zh) 开关电源控制器电路及开关电源***
CN101521459B (zh) 谐振开关电容直流电压变换器
CN103580475B (zh) 功率转换器驱动级中的电荷恢复
CN110149042A (zh) 一种具有分段驱动功能的功率管栅极驱动电路
CN101572485A (zh) 用于副边同步整流管的智能驱动控制方法及装置
CN103887962B (zh) 功率因数校正电路
CN103248221A (zh) 降压转换器
CN108306489A (zh) 升降压开关变换器的驱动电路、控制电路及驱动方法
CN101976940A (zh) 开关电源转换器开关管驱动自举电路
CN106992670B (zh) 用于pfm模式升压型dc-dc转换器的自适应导通时间控制电路
CN103501115A (zh) 一种交错并联工作的直流降压电路
CN107769550A (zh) 一种双路冗余并联式同步开关升降压dc‑dc电源
CN106357108A (zh) 直流升压高压输出电路及直流升压电源
CN103715870B (zh) 电压调整器及其谐振栅驱动器
CN109742964A (zh) 具有输入功率限制的ac/dc变换器的控制电路和方法
CN107863878B (zh) 一种基于pwm控制的开关电源驱动电路
CN106100295B (zh) 一种基于电荷保持的开关器件驱动电路
CN105871232A (zh) 动态驱动能力调节的电源控制装置
CN115378411A (zh) 一种无电源式宽摆幅电压控制高性能射频集成开关
CN101888171B (zh) 具有逻辑控制的无桥式功率因数修正器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant