CN107658293A - 一种mosfet芯片的版图结构及mosfet芯片 - Google Patents
一种mosfet芯片的版图结构及mosfet芯片 Download PDFInfo
- Publication number
- CN107658293A CN107658293A CN201710753747.8A CN201710753747A CN107658293A CN 107658293 A CN107658293 A CN 107658293A CN 201710753747 A CN201710753747 A CN 201710753747A CN 107658293 A CN107658293 A CN 107658293A
- Authority
- CN
- China
- Prior art keywords
- active area
- domain structure
- mosfet chips
- mosfet
- termination environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 9
- 238000005192 partition Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术领域，尤其涉及一种MOSFET芯片的版图结构及MOSFET芯片，应用于一MOSFET芯片；MOSFET芯片包括终端区，第一数量的隔离环组以及第一数量的有源区，每个有源区包括栅极金属；每个隔离环组分别围绕对应的有源区设置，用于将对应的有源区与终端区相隔离；每个隔离环组包括内外间隔围绕的第二数量的隔离环；版图结构包括：一焊盘，设置于终端区；第一连线，横跨每个有源区，并将每个有源区的栅极金属并联；第一连线还与焊盘连接能够在芯片面积不变的情况下提高有源区的面积，进而增加元胞结构的数量，降低源漏导通电阻。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种MOSFET芯片的版图结构及MOSFET芯片。
背景技术
集成电路版图是集成电路设计与生产工艺之间的中间环节。通过集成电路版图设计，可以将立体的半导体器件变成为二维的平面图形，在经过工艺加工还原为基于硅材料的立体结构。集成电路版图设计是集成电路设计中最底层的物理设计成果，该物理设计通过布图，布线技术将逻辑综合的成果---门极的网表转化成物理版图文件，这个文件包含了各个功能模块在芯片上的形状、面积和位置信息。版图设计必须遵守制造工艺、时序、面积、功耗的约束。
对于功率MOSFET(金属氧化物半导体场效应晶体管Metal-Oxide-SemiconductorField Effect Transistor，简称MOSFET)来说，有两项参数最为重要，一项是通态时的源漏电阻，另一项是栅极电荷。为了提高功率MOSFET的性能，需要尽量降低通态时的源漏电阻。沟槽电阻是通态时的源漏电阻的重要组成部分。沟道电阻，即栅极下面沟道的电阻。当前功率MOSFET一个重要的趋势就是把单个原胞的面积愈做愈小，原胞密度的减小就是为了通态电阻通态时的源漏电阻。为进一步增加原胞密度，开发出挖槽工艺，通常称为沟槽MOSFET。沟槽结构的沟道是纵向的，所以其占有面积比横向沟道小，从而可进一步增加元胞密度。随着设计和工艺的进步，对MOSFET芯片的要求越来越高，如何进一步合理安排MOSFET版图布局，使有源区面积占芯片总面积的比例最大化，以设计更多的原胞结构，进一步降低源漏导通电阻成为版图工程师急需解决的问题。
发明内容
针对上述问题，本发明提出了一种MOSFET芯片的版图结构，应用于一MOSFET芯片；所述MOSFET芯片包括终端区，第一数量的隔离环组以及所述第一数量的有源区，每个所述有源区包括栅极金属；
每个所述隔离环组分别围绕对应的所述有源区设置，用于将对应的所述有源区与所述终端区相隔离；每个所述隔离环组包括内外间隔围绕的第二数量的隔离环；
其中，所述版图结构包括：
一焊盘，设置于所述终端区；
第一连线，横跨每个所述有源区，并将每个所述有源区的所述栅极金属并联；
所述第一连线还与所述焊盘连接。
上述的版图结构，其中，所述隔离环组中的每个所述隔离环均为矩形，且所述矩形的每个角均为倒角。
上述的版图结构，其中，所述第一数量为2个。
上述的版图结构，其中，所述焊盘设置于所述终端区中，且位于2个所述隔离环组中最***的所述隔离环的所述倒角与所述MOSFET芯片的边缘围成的区域内。
上述的版图结构，其中，所述第一连线布设于所述有源区的对称轴上。
上述的版图结构，其中，每个所述隔离环均为矩形，且所述矩形的每个角均为圆角。
上述的版图结构，其中，所述第一连线通过设置在所述终端区的边缘的第二连线连接所述焊盘。
上述的版图结构，其中，所述第二数量为2个。
一种MOSFET芯片，其中，应用如上任一所述的版图结构。
上述的MOSFET芯片，其中，所述MOSFET芯片包括沟槽式的MOSFET器件结构。
有益效果：本发明提出的MOSFET芯片的版图结构能够在芯片面积不变的情况下提高有源区的面积，进而增加元胞结构的数量，降低源漏导通电阻。
附图说明
图1为本发明一实施例中MOSFET芯片的版图结构俯视图；
图2为本发明一实施例中MOSFET芯片的器件结构的示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1和2所示，提出了一种MOSFET芯片的版图结构，应用于一MOSFET芯片1；MOSFET芯片1包括终端区2，第一数量的隔离环组以及第一数量的有源区4，每个有源区4包括栅极金属10；
每个隔离环组分别围绕对应的有源区4设置，用于将对应的有源区4与终端区2相隔离；每个隔离环组包括内外间隔围绕的第二数量的隔离环3；
其中版图结构包括：
每个第一连线结构对应一个组，可以包括：
一焊盘51，设置于终端区2；
第一连线52，横跨每个有源区4，并将每个有源区4的栅极金属10并联；
第一连线52还与焊盘51连接。
上述技术方案中，由于第一连线52横跨对应的组中的每个有源区4，能够在处于边缘内的终端区2中节省出一定的空间，从而能够获得更大的有源区4面积；需要强调的是，本发明中每个有源区4的范围应包括器件结构的源端、漏端以及栅极结构所在的区域，第一连线52横跨每个有源区4将每个有源区4的栅极金属10并联；本发明中各结构与区域的纵向位置关系可以是接触或非接触或被包含的，例如焊盘51在终端区2内，则焊盘51可以是在终端区2的结构内，或在终端区2的结构的上方(接触或非接触)。
在一个较佳的实施例中，隔离环组中的每个隔离环3均为矩形，且矩形的每个角均为倒角。
上述技术方案中，矩形仅为一种优选的情况，也可以选择其他对称或非对称的形状，但是优选地应保证有源区4的面积尽量大。
上述实施例中，优选地，第一数量为2个，即有源区4的数量为2个，以及隔离环组的数量为2个，但这只是一种优选的情况，有源区4的数量也可以大于2个，例如为3个或4个，对应的隔离环组的数量与有源区4的数量相同。
上述实施例中，优选地，焊盘51设置于终端区中，且位于2个隔离环组中最***的隔离环3的倒角与MOSFET芯片的边缘围成的区域内。
上述技术方案中，最***的隔离环3的倒角处为焊盘51留出了足够的空间，同时对有源区4的面积不会产生太大的影响。
上述实施例中，优选地，第一连线52布设于有源区4的对称轴上。
在一个较佳的实施例中，每个隔离环均为矩形，且矩形的每个角均为圆角。
在一个较佳的实施例中，第一连线52通过设置在终端区2的边缘的第二连线53连接焊盘51。
上述技术方案中，第二连线53可以分为多段，并且布设在芯片边缘的终端区2中。
在一个较佳的实施例中，第二数量为2个，即每个隔离环组中的隔离环的数量为2个，但这只是一种优选的情况，其他数量的情况也应视为包含在本发明中。
实施例二
在一个较佳的实施例中，还提出了一种MOSFET芯片，应用如上任一的版图结构。
如图2所示，上述实施例中，优选地，MOSFET芯片包括沟槽式的MOSFET器件结构。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种MOSFET芯片的版图结构，应用于一MOSFET芯片；所述MOSFET芯片包括终端区，第一数量的隔离环组以及所述第一数量的有源区，每个所述有源区包括栅极金属；
每个所述隔离环组分别围绕对应的所述有源区设置，用于将对应的所述有源区与所述终端区相隔离；每个所述隔离环组包括内外间隔围绕的第二数量的隔离环；
其特征在于，所述版图结构包括：
一焊盘，设置于所述终端区；
第一连线，横跨每个所述有源区，并将每个所述有源区的所述栅极金属并联；
所述第一连线还与所述焊盘连接。
2.根据权利要求1所述的版图结构，其特征在于，所述隔离环组中的每个所述隔离环均为矩形，且所述矩形的每个角均为倒角。
3.根据权利要求2所述的版图结构，其特征在于，所述第一数量为2个。
4.根据权利要求3所述的版图结构，其特征在于，所述焊盘设置于所述终端区中，且位于2个所述隔离环组中最***的所述隔离环的所述倒角与所述MOSFET芯片的边缘围成的区域内。
5.根据权利要求2所述的版图结构，其特征在于，所述第一连线布设于所述有源区的对称轴上。
6.根据权利要求1所述的版图结构，其特征在于，每个所述隔离环均为矩形，且所述矩形的每个角均为圆角。
7.根据权利要求1所述的版图结构，其特征在于，所述第一连线通过设置在所述终端区的边缘的第二连线连接所述焊盘。
8.根据权利要求1所述的版图结构，其特征在于，所述第二数量为2个。
9.一种MOSFET芯片，其特征在于，应用如权利要求1～8任一所述的版图结构。
10.根据权利要求9所述的MOSFET芯片，其特征在于，所述MOSFET芯片包括沟槽式的MOSFET器件结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710753747.8A CN107658293A (zh) | 2017-08-29 | 2017-08-29 | 一种mosfet芯片的版图结构及mosfet芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710753747.8A CN107658293A (zh) | 2017-08-29 | 2017-08-29 | 一种mosfet芯片的版图结构及mosfet芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107658293A true CN107658293A (zh) | 2018-02-02 |
Family
ID=61127908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710753747.8A Pending CN107658293A (zh) | 2017-08-29 | 2017-08-29 | 一种mosfet芯片的版图结构及mosfet芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107658293A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
| US20020190340A1 (en) * | 2001-06-13 | 2002-12-19 | Kouji Moriguchi | Semiconductor device |
| CN1572025A (zh) * | 2002-06-13 | 2005-01-26 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US20060138460A1 (en) * | 2004-12-28 | 2006-06-29 | Satoshi Sasaki | Semiconductor device and radio communication device |
| CN1806337A (zh) * | 2004-01-10 | 2006-07-19 | HVVi半导体股份有限公司 | 功率半导体器件及其方法 |
| US20060175635A1 (en) * | 2005-02-04 | 2006-08-10 | Mitsuru Arai | Semiconductor device |
| CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN102306656A (zh) * | 2011-08-23 | 2012-01-04 | 东南大学 | 一种高压驱动电路的隔离结构 |
| CN203288598U (zh) * | 2012-11-19 | 2013-11-13 | 宁波比亚迪半导体有限公司 | 一种具有终端耐压结构的沟槽mosfet |
| CN104300001A (zh) * | 2014-10-31 | 2015-01-21 | 无锡同方微电子有限公司 | 一种mosfet芯片布局结构 |
-
2017
- 2017-08-29 CN CN201710753747.8A patent/CN107658293A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072240A (en) * | 1998-10-16 | 2000-06-06 | Denso Corporation | Semiconductor chip package |
| US20020190340A1 (en) * | 2001-06-13 | 2002-12-19 | Kouji Moriguchi | Semiconductor device |
| CN1572025A (zh) * | 2002-06-13 | 2005-01-26 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| CN1806337A (zh) * | 2004-01-10 | 2006-07-19 | HVVi半导体股份有限公司 | 功率半导体器件及其方法 |
| US20060138460A1 (en) * | 2004-12-28 | 2006-06-29 | Satoshi Sasaki | Semiconductor device and radio communication device |
| US20060175635A1 (en) * | 2005-02-04 | 2006-08-10 | Mitsuru Arai | Semiconductor device |
| CN101211981A (zh) * | 2007-12-22 | 2008-07-02 | 苏州硅能半导体科技股份有限公司 | 一种深沟槽大功率mos器件及其制造方法 |
| CN102306656A (zh) * | 2011-08-23 | 2012-01-04 | 东南大学 | 一种高压驱动电路的隔离结构 |
| CN203288598U (zh) * | 2012-11-19 | 2013-11-13 | 宁波比亚迪半导体有限公司 | 一种具有终端耐压结构的沟槽mosfet |
| CN104300001A (zh) * | 2014-10-31 | 2015-01-21 | 无锡同方微电子有限公司 | 一种mosfet芯片布局结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11056477B2 (en) | Semiconductor device having a first cell row and a second cell row | |
| US20190148380A1 (en) | Semiconductor device comprising a standard cell | |
| TWI712108B (zh) | 鰭式場效電晶體(finfet)技術之半導體佈局 | |
| CN109952642B (zh) | 具有锯齿状金属迹线布局的集成电路器件 | |
| US10242148B2 (en) | Integrated circuit and routing design of the same | |
| TWI656622B (zh) | 積體電路佈局結構 | |
| US20230411396A1 (en) | Semiconductor integrated circuit device | |
| TWI623083B (zh) | 於共同基板上之功率裝置整合 | |
| CN106252328B (zh) | 半导体装置 | |
| US7737770B2 (en) | Power switches having positive-channel high dielectric constant insulated gate field effect transistors | |
| JPWO2020110733A1 (ja) | 半導体集積回路装置 | |
| CN104241264A (zh) | 电力用半导体装置 | |
| KR20160023643A (ko) | 리세스되지 않은 필드 절연체 및 그 필드 절연체 위의 더 얇은 전극들을 갖는 트라이게이트 트랜지스터 구조 | |
| US7547946B2 (en) | MOS semiconductor device with low ON resistance | |
| US8125248B2 (en) | Semiconductor device, method of fabricating semiconductor device, and semiconductor device layout method | |
| CN113412537A (zh) | 半导体集成电路装置 | |
| CN201788975U (zh) | 一晶粒及包含该晶粒的功率转换集成电路 | |
| EP2645414B1 (en) | Dual power converter package using external driver IC | |
| CN107658293A (zh) | 一种mosfet芯片的版图结构及mosfet芯片 | |
| CN104300001B (zh) | 一种mosfet芯片布局结构 | |
| CN104409503A (zh) | 多叉指栅极结构mosfet的版图设计 | |
| EP2645413B1 (en) | Integrated dual power converter package having internal driver IC | |
| US10056355B2 (en) | Common-source packaging structure | |
| US20110227133A1 (en) | Semiconductor device and standard cell | |
| CN108987391B (zh) | 电源管理芯片及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180202 |