CN107644622A - 驱动单元及驱动阵列 - Google Patents

Abstract

本发明公开了一种驱动单元，包含第一开关单元、移位暂存器及第二开关单元。移位暂存器具有暂存节点及输出端，其中此暂存节点用以暂存移位信号并且暂存节点耦接至第一开关单元的控制端。第二开关单元具有输入端、输出端及控制端，其中第二开关单元的输入端接收第一时脉信号，第二开关单元的输出端耦接至第一开关单元的输入端，第二开关单元的控制端接收控制信号以控制第二开关单元是否将第一时脉信号导通至第一开关单元。

Description

驱动单元及驱动阵列

技术领域

本发明关于一种驱动单元，特别是关于一种具有部分扫描功能的显示面板的驱动单元及驱动阵列。

背景技术

目前市面上显示面板大多使用全扫描(Full Scan)方式驱动，亦即，显示面板在每次更新讯框时，每一扫描线皆会被依序扫描。然而，在针对特殊省电画面时，此种全扫描方式并无法有效省电。举例来说，当显示面板仅有部分画面须更新时，全扫描方式仍会持续更新所有的扫描线，则不需更新的画面部分的扫描线仍会被重复充电更新。

因此，一种部分扫描(Partial Scan)的概念被提出，其中仅针对显示面板中有需要被更新的部分的扫描线进行充电以更新，而其余部分不进行充电以维持前一讯框时间的画面，藉此，可大幅减低不必要的电力浪费。

发明内容

为了实现部分扫描机制，在本发明的一技术态样中提出一种驱动单元。驱动单元包含第一开关单元、移位暂存器及第二开关单元。第一开关单元具有输入端、输出端及控制端。移位暂存器具有暂存节点及输出端，其中此暂存节点用以暂存移位信号。暂存节点耦接至第一开关单元的控制端。第二开关单元具有输入端、输出端及控制端，其中第二开关单元的输入端接收第一时脉信号，第二开关单元的输出端耦接至第一开关单元的输入端，第二开关单元的控制端接收控制信号以控制第二开关单元是否将第一时脉信号导通至第一开关单元。

在本发明的另一技术态样中提出另一种驱动单元。驱动单元包含第一开关单元、移位暂存器、第二开关单元及第三开关单元。第一开关单元具有输入端、输出端及控制端。移位暂存器具有一输入端及第一输出端，其中移位暂存器的输入端用以接收移位信号。第二开关单元具有输入端、输出端以及控制端，其中第二开关单元的输入端接收第一时脉信号，第二开关单元的输出端耦接第一开关单元的控制端。第三开关单元具有输入端、输出端以及控制端，其中移位暂存器根据移位信号触发以将第一移位信号经由第一输出端发送至第三开关单元的输入端。第三开关单元的输出端耦接至第二开关单元的控制端。第三开关单元的控制端接收控制信号以控制第三开关单元是否导通以将第一移位信号发送至第二开关单元的该控制端。

在本发明的又一技术态样中提出一种驱动阵列。驱动阵列用以驱动显示面板。驱动阵列包含多个驱动单元。此多个驱动单元分别用以驱动显示面板中相对应的一行像素。此些驱动单元各自包含第一开关单元、移位暂存器及第二开关单元。第一开关单元具有输入端、输出端及控制端，其中输出端耦接显示面板中相对应的行像素。移位暂存器具有暂存节点及输出端，其中暂存节点用以暂存移位信号。暂存节点耦接至第一开关单元的控制端。第二开关单元具有输入端、输出端及控制端，其中第二开关单元的输入端接收第一时脉信号，第二开关单元的输出端耦接至第一开关单元的输入端，第二开关单元的控制端接收控制信号以控制第二开关单元是否将第一时脉信号导通至第一开关单元。

通过本发明的驱动单元及驱动阵列的揭示，一种新颖的部分扫描技术被揭露，使的显示面板可降低功耗。

附图说明

图1为本发明的一实施例的驱动阵列与显示面板示意图。

图2为本发明的一实施例的驱动单元电路图。

图3为本发明的一实施例的驱动单元的时序波形图。

图4为本发明的一实施例的驱动阵列的时序波形图。

图5为本发明的一实施例的驱动单元电路图。

其中，附图标记：

100：驱动阵列

110：显示面板

C1：电容

CK1：第一时脉信号

CK2：第二时脉信号

CK3：第三时脉信号

CT1、CT3：第一控制电路

CT2、CT4：第二控制电路

Ctrl：控制信号

D[N-1]、D[N]、D[N]’：驱动单元

D[N+1]、D[N+2]：驱动单元

ENA、ENB：周期信号

G1～G6：控制端

G[1]～G[10]、G[N-2]、G[N-1]：移位信号

G[N]、G[N+1]、G[N+2]：移位信号

G[K]、H[N]：移位信号

I1～I6：输入端

M1～M20：开关单元

O1～O8：输出端

P1：暂存节点

PH1、PH2：参考电压输入单元

PX[N-1]、PX[N]、PX[N+1]、PX[N+2]：行像素

Q：节点

S1～S2：稳压元件

S1[3]～S1[7]、S1[K]、S1[N-1]：第一扫描信号

S1[N]、S1[N+1]、S1[N+2]：第一扫描信号

S2[3]～S2[7]、S2[K]、S2[N-1]：第二扫描信号

S2[N]、S2[N+1]、S2[N+2]：第二扫描信号

SR1、SR2：移位暂存器

T1～T9：时段

VGH：参考电压

VST、G[0]：启动信号

XCtrl：稳压控制信号

具体实施方式

下文举实施例配合所附图式作详细说明，但所描述的具体实施例仅仅用以解释本发明，并不用来限定本发明，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明揭示内容所涵盖的范围。

此外，附图仅仅用以示意性地加以说明，并未依照其真实尺寸进行绘制。而关于本文中所使用的“电性连接”或“电性耦接”，可指二或多个元件实体地电性接触或间接地电性接触。

在全篇说明书与申请专利范围所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此发明的内容中与特殊内容中的平常意义。某些用以描述本发明的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本发明的描述上额外的引导。

请参阅图1，图1绘示本发明的一实施例的驱动阵列100与显示面板110的示意图。在图1中，驱动阵列100包含多级驱动单元，例如驱动单元D[N-1]、D[N]、D[N+1]、D[N+2]等等，其中N为大于等于2的正整数。举例来说，当N为2时，则驱动单元D[N-1]即为第一级驱动单元D[1]，而驱动单元D[N]即为第二级驱动单元D[2]，依此类推。

显示面板110包含多行像素，例如行像素PX[N-1]、PX[N]、PX[N+1]、PX[N+2]等等，其中各行像素分别由各自对应的一级驱动单元所驱动。举例来说，驱动单元D[N]用以驱动对应的行像素PX[N]，驱动单元D[N+1]用以驱动对应的行像素PX[N+1]，依此类推。每行像素由多个像素电极构成，以根据对应的驱动单元提供的扫描信号及数据电路(图未示)提供的数据信号所驱动发光，此为显示面板的基本原理，本文将不另赘述。

应理解的是，驱动阵列100中驱动单元的数量及显示面板110中像素的行数可依实际应用做调整，本发明不加以限制。举例来说，当显示面板110的解析度为1024×768像素时，则显示面板110具有768行像素(PX[1]～PX[768])，或者，当显示面板110的解析度为1920×1080像素时，则显示面板110具有1080行像素(PX[1]～PX[1080])。一般而言，单一驱动单元用以驱动单一行像素，即驱动单元数量与像素的行数相等，然本发明不限制驱动单元数量和像素的行数必须相等。

于图1的实施例中，显示面板110为主动矩阵有机发光二极管(Active-matrixorganic light-emitting diode,AMOLED)面板。在AMOLED面板中，像素通常需要两个(或两个以上)的扫描信号以驱动，因此，于此例中，驱动阵列100中各个驱动单元(例如D[N-1]、D[N]、D[N+1]、D[N+2]等等)分别可产生第一扫描信号及第二扫描信号以驱动各自对应的一行像素。具体来说，第一级驱动单元D[1]用以产生第一扫描信号S1[1]及第二扫描信号S2[1]至行像素PX[1]，第二级驱动单元D[2]用以产生第一扫描信号S1[2]及第二扫描信号S2[2]至行像素PX[2]等，依此类推，则第N级驱动单元D[N]用以产生第一扫描信号S1[N]及第二扫描信号S2[N]至行像素PX[N]。应注意，用以驱动一行像素的扫描信号的数量是根据面板类型作调整，本发明仅以两扫描信号为例以简化说明，实际应用上，驱动单一行像素的扫描信号的数量可为一或二个以上。

承上例，各级驱动单元(例如D[N-1]、D[N]、D[N+1]、D[N+2])共用控制信号Ctrl以及稳压控制信号XCtrl，并各自接收前一级驱动单元产生的移位信号，其中控制信号Ctrl与稳压控制信号XCtrl为反相。举例来说，第二级驱动单元D[2]接收第一级驱动单元D[1]产生的移位信号G[1]，第三级驱动单元D[3]接收第二级驱动单元D[2]产生的移位信号G[2]，依此类推，则第N级驱动单元D[N]接收第(N-1)级驱动单元D[N-1]产生的移位信号G[N-1]。而对于第一级驱动单元D[1]而言，其接收的移位信号为面板芯片(图未示)提供的启动信号VST(G[0])。

此外，如图1所示，第(N-1)级驱动单元D[N-1]更接收第三时脉信号CK3、第一时脉信号CK1及周期信号ENB，第N级驱动单元D[N]接收第一时脉信号CK1、第二时脉信号CK2及周期信号ENA，第(N+1)级驱动单元D[N+1]接收第二时脉信号CK2、第三时脉信号CK3及周期信号ENB，而第(N+2)级驱动单元D[N+2]接收第三时脉信号CK3、第一时脉信号CK1及周期信号ENA，依序类推，可知第(N+3)级驱动单元D[N+3]接收第一时脉信号CK1、第二时脉信号CK2及周期信号ENA、第(N+4)级驱动单元D[N+4]接收第二时脉信号CK2、第三时脉信号CK3及周期信号ENB等等。

其中第二时脉信号CK2的脉冲波形大致相似于第一时脉信号CK1，而第二时脉信号CK2的脉冲触发的时间点(下降缘与上升缘)均落后第一时脉信号CK1一个单位时间。于一实施例中，若将第一时脉信号CK1延迟一个单位时间即为第二时脉信号CK2。相似地，将第二时脉信号CK2延迟一个单位时间即为第三时脉信号CK3，以及将周期信号ENA延迟一个单位时间即为另一周期信号ENB。此外，将第三时脉信号CK3延迟一个单位时间即回复为第一时脉信号CK1，将周期信号ENB延迟一个单位时间即回复为周期信号ENA。在以上举例中，第一时脉信号CK1、第二时脉信号CK2、第三时脉信号CK3、周期信号ENA和周期信号ENB之间的关系仅为示例，本发明不以此为限。

承上例，举例而言，当N为2时，即为第一级驱动单元D[1]接收第三时脉信号CK3、第一时脉信号CK1及周期信号ENB；第二级驱动单元D[2]接收第一时脉信号CK1、第二时脉信号CK2及周期信号ENA；第三级驱动单元D[3]接收第二时脉信号CK2、第三时脉信号CK3及周期信号ENB；而第四级驱动单元D[4]接收第三时脉信号CK3、第一时脉信号CK1及周期信号ENA等等。

第一时脉信号CK1、第二时脉信号CK2、控制信号Ctrl、稳压控制信号XCtrl、周期信号ENA及启动信号VST皆是由面板芯片所产生。关于各驱动单元的详细作动机制请一并参考第2～3图。

图2绘示驱动单元D[N]的详细电路图。于一实施例中，驱动单元D[N]包含移位暂存器SR1、第一控制电路CT1、第二控制电路CT2及参考电压输入单元PH1。其中第一控制电路CT1用以经控制输出第一扫描信号S1[N]，而第二控制电路CT2用以经控制输出第二扫描信号S2[N]。应理解的是，第二控制电路CT2为选择性电路，当行像素PX[N]根据面板种类仅需要单一扫描信号即可驱动时，则驱动单元D[N]并不需设置第二控制电路CT2。

具体来说，第一控制电路CT1根据控制信号Ctrl控制驱动单元D[N]是否输出第一扫描信号S1[N]。其中第一控制电路CT1具有第一开关单元M1、第二开关单元M2及稳压元件S1。第一开关单元M1具有输入端I1、输出端O1及控制端G1。输出端O1耦接显示面板110的行像素PX[N]。第二开关单元M2具有输入端I2、输出端O2及控制端G2，其中输入端I2接收第一时脉信号CK1，输出端O2耦接至第一开关单元M1的输入端I1，控制端G2接收控制信号Ctrl以控制第二开关单元M2是否将第一时脉信号CK1导通至第一开关单元M1。

稳压元件S1与第一开关单元M1的输入端I1连接并接收参考电压VGH，用以根据稳压控制信号XCtrl，于第一开关单元M1的输入端I1的电位浮动(floating)时提供稳定的参考电压VGH。其中参考电压VGH为定电压源。稳压元件S1为一选择性元件，在一些情况下，因为第一开关单元M1的输入端I1的电位视为固定不浮动，则可不需要设置稳压元件S1。

类似于第一控制电路，第二控制电路CT2同样是根据控制信号Ctrl控制驱动单元D[N]是否输出第二扫描信号S2[N]。其中第二控制电路CT2具有第三开关单元M3、第四开关单元M4及稳压元件S2。第三开关单元M3具有输入端I3、输出端O3及控制端G3。输出端O3与输出端O1同样耦接显示面板110的同一行像素PX[N]。第四开关单元M4具有输入端I4、输出端O4及控制端G4，其中输入端I4接收周期信号ENA，输出端O4耦接至第三开关单元的输入端I3，控制端G4接收控制信号Ctrl以控制第四开关单元M4是否将周期信号ENA导通至第三开关单元M3。稳压元件S2与第三开关单元M3的输入端I3连接并接收参考电压VGH，以及根据稳压控制信号XCtrl输出参考电压VGH至第三开关单元M3的输入端I3。稳压元件S2与稳压元件S1同样为选择性元件。

移位暂存器SR1具有暂存节点P1、开关单元M5、开关单元M6，其中开关单元M6用以接收前一级驱动单元D[N-1]输出的移位信号G[N-1]，并与开关单元M5的控制端、第一开关单元M1的控制端G1以及第三开关单元M3的控制端G3于暂存节点P1处连接。开关单元M6的输入端与控制端连接，作为一单向开关。其中开关单元M6不一定需要为单向开关，亦可以为三端元件。当移位信号G[N-1]产生时，开关单元M6被导通以使暂存节点P1暂存此移位信号G[N-1]，并进一步导通开关单元M5、第一开关单元M1及第三开关单元M3。开关单元M5接收第一时脉信号CK1，因此当开关单元M5被导通时，将触发第一时脉信号CK1通过开关单元M5的输出端O5输出作为下一级驱动单元D[N+1]的移位信号G[N]。

参考电压输入单元PH1具有开关单元M7～M12及电容C1。其中开关单元M8的控制端及开关单元M9的输出端皆与移位暂存器SR1的开关单元M6的输出端(即暂存节点P1)电性连接，开关单元M10的输出端与开关单元M5的输出端O5电性连接，开关单元M11的输出端与第一开关单元M1的输出端O1电性连接，而开关单元M12的输出端与第三开关单元M3的输出端O3电性连接。

参考电压输入单元PH1用以根据第二时脉信号CK2提供参考电压VGH至移位暂存器SR1、第一开关单元M1及第三开关单元M3。其中开关单元M7的控制端与输入端连接，作为一单向开关，并用以接收第二时脉信号CK2。开关单元M7的输出端于节点Q与开关单元M8的输出端相连。开关单元M9～M12的控制端皆连接至节点Q，以受控于节点Q的电位以导通或关断。电容C1的一端亦连接制节点Q。开关单元M8～M12的输入端及电容C1的另一端皆接收参考电压VGH。当开关单元M9～M12导通时，参考电压VGH将通过开关单元M9～M12导通至暂存节点P1、输出端O5、输出端O1及输出端O3，使暂存节点P1、输出端O5、输出端O1及输出端O3的电位皆变化至参考电压VGH的电位。

于一实施例中，上述各开关单元M1～M12及稳压元件S1、S2例如为NMOS(n-typeMOSFET)开关或PMOS(p-type MOSFET)开关，为方便说明，下文将以各开关单元M1～M12皆为PMOS开关为例。其中PMOS开关系根据低电压电平信号而导通，并根据高电压电平信号而关断。

应理解的是，各驱动单元(例如D[N-1]、D[N+1]、D[N+2])皆具有相同于图2绘示的驱动单元D[N]的电路架构。其中，在驱动单元D[N-1]的电路中，开关单元M2及开关单元M5接收第三时脉信号CK3，开关单元M4接收周期信号ENB；在驱动单元D[N+1]的电路中，开关单元M2及开关单元M5接收第二时脉信号CK2，开关单元M4接收周期信号ENB；而在驱动单元D[N+2]的电路中，开关单元M2及开关单元M5接收第三时脉信号CK3，开关单元M4接收周期信号ENA。请同时参阅图2及图3。

图3绘示本发明的一实施例的驱动阵列100的时序波形图。在图3时序波形图中，于时段T1时，驱动单元D[N-1]产生移位信号G[N-1]至驱动单元D[N]。移位信号G[N-1]为一脉冲信号，因此，驱动单元D[N]的移位暂存器SR1的开关单元M6于时段T1导通，使暂存节点P1暂存此移位信号G[N-1]的电位。

同时，驱动单元D[N]的开关单元M5及第一控制电路CT1中第一开关单元M1、第二控制电路CT2中第三开关单元M3根据暂存节点P1的电位而被导通。此外，在时段T1中，暂存节点P1的电位亦使得参考电压输入单元PH1的开关单元M8导通，参考电压VGH进入驱动单元D[N]的节点Q。于此例中，参考电压VGH为高电压电平定电压源，故节点Q的电位被提升至参考电压VGH的电位以使PMOS开关单元M9～M12关断。此外，参考电压VGH可通过电容C1耦合以辅助节点Q的电位稳定在高电压电平。

接着，于时段T2时，第一时脉信号CK1及周期信号ENA处于低电压电平而第二时脉信号CK2处于高电压电平，因此，驱动单元D[N]的开关单元M5将此时第一时脉信号CK1的电位于输出端O5输出为移位信号G[N]。其中，由图3中可看出，移位信号G[N]的波形较移位信号G[N-1]的波形延迟一个单位时间。

而于时段T2，控制信号Ctrl自高电压电平切换至低电压电平，而稳压控制信号XCtrl自低电压电平切换至高电压电平，因此驱动单元D[N]的第二开关单元M2导通，稳压元件S1关断，使第一时脉信号CK1通过第二开关单元M2及第一开关单元M1以于输出端O1输出产生第一扫描信号S1[N]。

于图2的实施例中，通过第二开关单元M2及第一开关单元M1而产生的第一扫描信号S1[N]将发送至显示面板110的有效显示区域(Active Area，图中未示)，并用以驱动有效显示区域中各像素，因此，第二开关单元M2及第一开关单元M1采用驱动能力较佳且能提供较大输出电流的晶体管元件。于一实施例中，第二开关单元M2及第一开关单元M1采用元件尺寸较大的晶体管，以达到较大的输出电流，也就是说，第二开关单元M2及第一开关单元M1的元件尺寸大于开关单元M5～M12的元件尺寸(如图2所示)。于另一实施例中，第二开关单元M2及第一开关单元M1采用低温多晶硅(Low Temperature Poly-silicon,LTPS)架构的晶体管，利用低温多晶硅架构使第二开关单元M2及第一开关单元M1可以提供较大的驱动电流。本发明并不以上述方式为限，第二开关单元M2及第一开关单元M1可以采用其他的晶体管元件。

于此同时，驱动单元D[N]的稳压元件S2亦根据稳压控制信号XCtrl而关断，第四开关单元M4则根据控制信号Ctrl导通，使周期信号ENA通过第四开关单元M4及第三开关单元M3以于输出端O3输出产生第二扫描信号S2[N]。

于图2的实施例中，通过第四开关单元M4及第三开关单元M3而产生的第二扫描信号S2[N]将发送至显示面板110的有效显示区域(图中未示)，并用以驱动有效显示区域中各像素，因此，第四开关单元M4及第三开关单元M3采用驱动能力较佳且能提供较大输出电流的晶体管元件。类似于上述第二开关单元M2及第一开关单元M1，于一实施例中，第四开关单元M4及第三开关单元M3的元件尺寸大于开关单元M5～M12的元件尺寸(如图2所示)。于另一实施例中，第四开关单元M4及第三开关单元M3采用低温多晶硅(LTPS)架构的晶体管。本揭示文件并不以上述方式为限，第四开关单元M4及第三开关单元M3可以采用其他的晶体管元件。

此外，时段T2时，已无移位信号G[N-1]的输入，故驱动单元D[N]的开关单元M8关断，节点Q的电位仍维持前一时段(T1)时的高电位，且参考电压VGH通过电容C1耦合以辅助节点Q的电位稳定在高电压电平，使参考电压输入单元PH1中开关单元M9～M12维持关断。

于时段T3中，第一时脉信号CK1及周期信号ENA处于高电压电平而第二时脉信号CK2处于低电压电平，因此，驱动单元D[N]的参考电压输入单元PH1中开关单元M7导通，使第二时脉信号CK2导通至节点Q以进一步导通开关单元M9～M12。因开关单元M9被导通，参考电压VGH导通至暂存节点P1，使开关单元M5、第一开关单元M1及第三开关单元M3关断。而因开关单元M10～M12被导通，参考电压VGH将被导通至输出端O5、输出端O1、输出端O3，使移位信号G[N]、第一扫描信号S1[N]及第二扫描信号S2[N]停止输出。

请见时段T4。在时段T4时，前一级驱动单元D[N-1]输出移位信号G[N-1]至驱动单元D[N]，因此驱动单元D[N]的开关单元M6再次导通，进一步使得开关单元M5、第一开关单元M1及第三开关单元M3亦再次导通。接着，于时段T5时，第一时脉信号CK1处于低电压电平，因此开关单元M5输出第一时脉信号CK1为移位信号G[N]。

应注意的是，于时段T5，控制信号Ctrl处于高电压电平而稳压控制信号XCtrl处于低电压电平，故驱动单元D[N]的第二开关单元M2及第四开关单元M4皆被关断，且稳压元件S1及稳压元件S2导通。当稳压元件S1及稳压元件S2导通时，参考电压VGH通过第一开关单元M1，因此第一开关单元M1的输出端O1的电位变化至参考电压VGH的电位。

接着，时段T6，第二时脉信号CK2处于低电压电平，使驱动单元D[N]的参考电压输入单元PH1作动以停止移位信号G[N]的输出。

同于驱动单元D[N]，当时段T2时，移位信号G[N]产生时，下一级的驱动单元D[N+1]也被启动，以于时段T3根据第二时脉信号CK2产生移位信号G[N+1]及第一扫描信号S1[N+1]，以及根据周期信号ENB产生第二扫描信号S2[N+1]。由图3中可看出，移位信号G[N+1]、第一扫描信号S1[N+1]和第二扫描信号S2[N+1]的波形分别落后移位信号G[N]、第一扫描信号S1[N]和第二扫描信号S2[N]的波形一个单位时间。

而时段T5时，驱动单元D[N+1]也根据前一级产生的移位信号G[N]而被启动，以于时段T6根据第二时脉信号CK2产生移位信号G[N+1]。而同样地，因为控制信号Ctrl于时段T6处于高电压电平且稳压控制信号XCtrl处于低电压电平，使驱动单元D[N+1]无法输出第一扫描信号S1[N+1]和第二扫描信号S2[N+1]，如图3所示。

由上述作动可知，在时段T2、T3时，因控制信号Ctrl处于低电压电平，故驱动单元D[N]、D[N+1]可产生各自的第一扫描信号(S1[N]、S1[N+1])及第二扫描信号(S2[N]、S2[N+1])，而在时段T5、T6时，则因为控制信号Ctrl处于高电压电平，故驱动单元D[N]、D[N+1]无法产生各自的第一扫描信号(S1[N]、S1[N+1])及第二扫描信号(S2[N]、S2[N+1])。因此，藉由调整控制信号Ctrl的电位，可实现控制各级驱动单元是否驱动显示面板110中对应的行像素。

请参阅图4，图4绘示本发明的一实施例的驱动阵列100的时序波形图。图4中，时脉信号CK1/CK2/CK3的时序波形显示为第一时脉信号CK1、第二时脉信号CK2和第三时脉信号CK3的叠合波形，周期信号ENA/ENB的时序波形显示为周期信号ENA和ENB的叠合波形，移位信号G[K]的时序波形显示例如第一级驱动单元D[1]至例如第十级驱动单元D[10]各自输出的移位信号G[1]～G[10]的叠合波形，第一扫描信号S1[K]的时序波形显示例如第一级驱动单元D[1]至例如第十级驱动单元D[10]各自输出的第一扫描信号的叠合波形，而第二扫描信号S2[K]的时序波形显示例如第一级驱动单元D[1]至例如第十级驱动单元D[10]各自输出的第二扫描信号的叠合波形。

于图4的实施例中，通过前述控制信号Ctrl控制各级驱动单元的机制，可实现控制部分驱动单元产生第一扫描信号及第二扫描信号，并抑制其余驱动单元不产生第一扫描信号及第二扫描信号。举例来说，图4中，假设在时段T7～T9之间，驱动单元D[1]～D[10]依序作动以根据对应的时脉信号(第一时脉信号CK1、第二时脉信号CK2或第三时脉信号CK3)产生移位信号G[1]～G[10]。其中时段T7及时段T9中，控制信号Ctrl处于高电压电平且稳压控制信号XCtrl处于低电压电平，而时段T8中，控制信号Ctrl处于低电压电平且稳压控制信号XCtrl处于高电压电平。

在时段T7及T9中，虽然驱动单元D[1]～D[2]、D[8]～D[10]仍可产生移位信号G[1]～G[2]、G[8]～G[10]，但因为控制信号Ctrl处于高电压电平，使此二时段中驱动单元D[1]～D[2]、D[8]～D[10]各自的第二开关单元M2及第四开关单元M4关断，则驱动单元D[1]～D[2]、D[8]～D[10]无法输出第一扫描信号S1[1]～S1[2]及S1[8]～S1[10]以及第二扫描信号S2[1]～S2[2]及S2[8]～S2[10]。

而在T8时段中，驱动单元D[3]～D[7]产生移位信号G[3]～G[7]，而此时段中，因为控制信号Ctrl处于低电压电平，驱动单元D[3]～D[7]各自的第二开关单元M2及第四开关单元M4被导通，则驱动单元D[3]分别根据第二时脉信号CK2及周期信号ENB产生第一扫描信号S1[3]和第二扫描信号S2[3]，驱动单元D[4]分别根据第三时脉信号CK3及周期信号ENA产生第一扫描信号S1[4]和第二扫描信号S2[4]，驱动单元D[5]分别根据第一时脉信号CK1及周期信号ENB产生第一扫描信号S1[5]和第二扫描信号S2[5]，驱动单元D[6]分别根据第二时脉信号CK2及周期信号ENA产生第一扫描信号S1[6]和第二扫描信号S2[6]，驱动单元D[7]分别根据第三时脉信号CK3及周期信号ENB产生第一扫描信号S1[7]和第二扫描信号S2[7]。

藉此，通过控制信号Ctrl，可控制部分驱动单元(例如D[3]～D[7])产生第一扫描信号(S1[3]～S1[7])及第二扫描信号(S2[3]～S2[7])，而部分驱动单元(例如D[1]～D[2]、D[8]～D[10])不输出第一扫描信号(S1[1]～S1[2]、S1[8]～S1[10])和第二扫描信号(S2[1]～S2[2]、S2[8]～S2[10])。因此，可使在新讯框中需要被更新的行像素(例如对应驱动单元D[3]～D[7]的第三行像素PX[3]～第七行像素PX[7])被更新，其余行像素则可不更新以维持前一讯框的画面，使显示面板110的功耗可最大程度的减低。

本发明中，驱动单元D[N]的电路架构并不以图2所示的实施例为限。图5绘示根据于本发明的另一实施例中驱动单元D[N]’的电路架构。图5中驱动单元D[N]’同样具有移位暂存器SR2、第一控制电路CT3、第二控制电路CT4及参考电压输入单元PH2。图5中驱动单元D[N]’中的移位暂存器SR2、第一控制电路CT3、第二控制电路CT4及参考电压输入单元PH2其功能与操作大致相似于先前图2中驱动单元D[N]的移位暂存器SR1、第一控制电路CT1、第二控制电路CT2及参考电压输入单元PH1相似。

在此例中，移位暂存器SR2具有开关单元M7～M9。开关单元M9为一单向开关，用以接收前一级移位信号G[N-1]，而开关单元M7、M8的控制端于暂存节点P1处与开关单元M9的输出端相连。其中M9不一定需要为单向开关，亦可以为三端元件，只要能够达成于特定期间传递前一级的移位信号G[N-1]即可。开关单元M7、M8分别接收第一时脉信号CK1及周期信号ENA。其中当开关单元M9根据移位信号G[N-1]导通时，暂存节点P1接收移位信号G[N-1]以使开关单元M7、M8导通，触发第一时脉信号CK1通过开关单元M7于第一输出端O7输出为移位信号G[N]，以及触发周期信号ENA通过开关单元M8于第二输出端O8输出为移位信号H[N]。

第一控制电路CT3根据控制信号Ctrl控制驱动单元D[N]’是否输出第一扫描信号S1[N]。其中第一控制电路CT3具有第一开关单元M1、第二开关单元M2、第三开关单元M3及稳压元件S1。第一开关单元M1具有输入端I1、输出端O1及控制端G1。输入端I1接收第一时脉信号CK1，输出端O1耦接显示面板110的行像素PX[N]。第二开关单元M2具有输入端I2、输出端O2以及控制端G2，其中输入端I2接收第一时脉信号CK1，输出端O2耦接第一开关单元的控制端G2。

第三开关单元M3具有输入端I3、输出端O3以及控制端G3。输入端I3接收移位暂存器SR2输出的移位信号G[N]，输出端O3耦接至第二开关单元M2的控制端G2，控制端G3接收控制信号Ctrl以控制第三开关单元M3是否导通以将移位信号G[N]发送至第二开关单元M2的控制端G2。稳压元件S1与第二开关单元M2的控制端G2连接并接收参考电压VGH。其中稳压元件S1根据稳压控制信号XCtrl输出参考电压VGH至第二开关单元M2的控制端G2。

类似于第一控制电路CT3，第二控制电路CT4同样根据控制信号Ctrl控制驱动单元D[N]’是否输出第二扫描信号S2[N]。其中第二控制电路CT4具有第四开关单元M4、第五开关单元M5、第六开关单元M6及稳压元件S2。第四开关单元M4具有输入端I4、输出端O4及控制端G4。输入端I4接收周期信号ENA，输出端O4耦接显示面板110的行像素PX[N]。第五开关单元M5具有输入端I5、输出端O5以及控制端G5，其中输入端I5接收周期信号ENA，输出端O5耦接第四开关单元M4的控制端G4。

第六开关单元M6具有输入端I6、输出端O6以及控制端G6。输入端I6接收移位暂存器SR2输出的移位信号H[N]，输出端O6耦接至第五开关单元M5的控制端G5，控制端G6接收控制信号Ctrl以控制第六开关单元M6是否导通以将移位信号H[N]发送至第五开关单元M5的控制端G5。稳压元件S2与第五开关单元M5的控制端G5连接并接收参考电压VGH。其中稳压元件S2根据稳压控制信号XCtrl输出参考电压VGH至第五开关单元M5的控制端G5。

参考电压输入单元PH2具有开关单元M10～M20。其中开关单元M11的控制端及开关单元M10的输出端皆与移位暂存器SR2的开关单元M9的输出端(即暂存节点P1)电性连接，开关单元M13的输出端与开关单元M8的输出端(即第二输出端O8)电性连接，开关单元M14的输出端与开关单元M7的输出端(即第一输出端O7)电性连接，开关单元M15的输出端与第一开关单元M1的控制端G电性连接，开关单元M16及开关单元M17的输出端与第一开关单元M1的输出端O1电性连接，开关单元M18的输出端与第四开关单元M4的控制端G4电性连接，开关单元M19及开关单元M20的输出端与第四开关单元M4的输出端O4电性连接。

参考电压输入单元PH2用以根据第二时脉信号CK2提供参考电压VGH至移位暂存器SR2、第一开关单元M1及第四开关单元M4。其中开关单元M10的控制端与输入端连接，作为一单向开关，并用以接收第二时脉信号CK2。其中M10不一定需要为单向开关，亦可以为三端元件。开关单元M10的输出端于节点Q与开关单元M11的输出端相连。开关单元M12～M16、M18～M19的控制端皆连接至节点Q，以受控于节点Q的电位以导通或关断，而开关单元M17、M20则受控于稳压控制信号XCtrl。开关单元M11～M20的输入端皆接收参考电压VGH。当开关单元M12～M20导通时，参考电压VGH将通过开关单元M12～M20导通至暂存节点P1、输出端O7、输出端O8、输出端O1、控制端G、输出端O及控制端G4，使暂存节点P1、输出端O7、输出端O8、输出端O1、控制端G、输出端O及控制端G4各者的电位皆变化至参考电压VGH的电位。

应理解的是，于此例中，各驱动单元(例如D[N-1]、D[N+1]、D[N+2])皆具有相同于图5绘示的驱动单元D[N]’的电路架构。其中，在驱动单元D[N-1]的电路中，开关单元M1、M2、M7接收第三时脉信号CK3，开关单元M4、M5、M8接收周期信号ENB；在驱动单元D[N+1]的电路中，开关单元M1、M2、M7接收第二时脉信号CK2，开关单元M4、M5、M8接收周期信号ENB；而在驱动单元D[N+2]的电路中，开关单元M1、M2、M7接收第三时脉信号CK3，开关单元M4、M5、M8接收周期信号ENA。

承上实施例，图5的驱动单元D[N]’中各开关单元M1～M20亦以PMOS开关为例做说明，而图3的时序波形亦适用于图5的驱动单元D[N]’。举例来说，于时段T1时，前一级驱动单元D[N-1]产生移位信号G[N-1]至驱动单元D[N]’，使移位暂存器SR2的开关单元M9导通，暂存节点P1暂存此移位信号G[N-1]的电位。而根据暂存节点P1的电位，开关单元M7、M8被同时导通，以于时段T2分别根据第一时脉信号CK1及周期信号ENA各自产生移位信号G[N]及移位信号H[N](图未示)。

而时段T2时，控制信号Ctrl切换至低电压电平，故开关单元M3及该开关单元M6导通，使得移位信号G[N]、H[N]分别通过第三开关单元M3及开关单元M6，并进一步导通第二开关单元M2及第五开关单元M5。同时因为第一时脉信号CK1处于低电压电平，故第一时脉信号CK1通过第二开关单元M2至第一开关单元M1的控制端G1，以导通第一开关单元M1。第一开关单元M1将第一时脉信号CK1导通至输出端O1以输出第一扫描信号S1[N]。

于图5的实施例中，通过第一开关单元M1而产生的第一扫描信号S1[N]将发送至显示面板110的有效显示区域(图中未示)，并用以驱动有效显示区域中各像素，因此，第一开关单元M1采用驱动能力较佳且能提供较大输出电流的晶体管元件。于一实施例中，第一开关单元M1采用元件尺寸较大的晶体管(如图5所示)，相较于图2的实施例当中第二开关单元M2及第一开关单元M1均采用元件尺寸较大的晶体管以产生第一扫描信号S1[N]，图5的实施例中仅第一开关单元M1采用元件尺寸较大的晶体管，较为节约电路布局的空间。于另一实施例中，第一开关单元M1采用低温多晶硅(LTPS)架构的晶体管。本发明并不以上述方式为限，第一开关单元M1可以采用其他的晶体管元件。

同样地，此时周期信号ENA亦为低电压电平，故周期信号ENA通过第五开关单元M5至第四开关单元M4的控制端G4，以导通第四开关单元M4。第四开关单元M4将周期信号ENA导通至输出端O4以输出第二扫描信号S2[N]。

于图5的实施例中，通过第四开关单元M4而产生的第二扫描信号S2[N]将发送至显示面板110的有效显示区域(图中未示)，并用以驱动有效显示区域中各像素，因此，第四开关单元M4采用驱动能力较佳且能提供较大输出电流的晶体管元件。于一实施例中，第四开关单元M4采用元件尺寸较大的晶体管(如图5所示)，相较于图2的实施例当中第四开关单元M4及第三开关单元M3均采用元件尺寸较大的晶体管以产生第二扫描信号S2[N]，图5的实施例中仅第四开关单元M4采用元件尺寸较大的晶体管，较为节约电路布局的空间。于另一实施例中，第四开关单元M4采用低温多晶硅(LTPS)架构的晶体管。本发明并不以上述方式为限，第四开关单元M4可以采用其他晶体管元件。

接着，时段T3中，第一时脉信号CK1及周期信号ENA处于高电压电平而第二时脉信号CK2处于低电压电平，因此，参考电压输入单元PH2中开关单元M10导通，使第二时脉信号CK2导通至节点Q以进一步导通开关单元M12～M16、M18～M19。因开关单元M12被导通，参考电压VGH导通至暂存节点P1，使开关单元M7、M8关断。而因开关单元M13～M14被导通，参考电压VGH将被导通至第一输出端O7、第二输出端O8，使移位信号G[N]、H[N]停止输出。

此外，开关单元M15～M16、M18～M19也分别将参考电压VGH导通至第一开关单元M1的控制端G1及输出端O1和第四开关单元M4的控制端G4及输出端O4，第一开关单元M1及第四开关单元M4被关端，第一扫描信号S1[N]及第二扫描信号S2[N]停止输出。

应注意的是，时段T3时，稳压控制信号XCtrl处于低电压电平，故开关单元M17及开关单元M20被导通以分别进一步提供参考电压VGH至输出端O1及输出端O4。同时，稳压元件S1及稳压元件S2亦根据稳压控制信号XCtrl被导通，使得参考电压VGH通过稳压元件S1及稳压元件S2以关断第二开关单元M2及第五开关单元M5。

接着，请见时段T4。时段T4时，前一级移位信号G[N-1]再次产生，使驱动单元D[N]’的开关单元M7～M9导通，并于时段T5分别根据第一时脉信号CK1及周期信号ENA产生移位信号G[N]、H[N]。而因为时段T5时的控制信号Ctrl处于高电压电平且稳压控制信号XCtrl处于低电压电平，第二开关单元M3及第六开关单元M6关断，而稳压元件S1、S2导通。第二开关单元M2及第五开关单元M5则因为稳压元件S1、S2提供的参考电压VGH而同样被关断。同时，开关单元M17、M18根据稳压控制信号XCtrl导通，以使输出端O1及输出端O4的电位被拉至参考电压VGH的电位，第一扫描信号S1[N]及第二扫描信号S2[N]无法输出。

在时段T6中，第二时脉信号CK2处于低电压电平，使驱动单元D[N]’的参考电压输入单元PH2作动以停止移位信号G[N]及H[N]的输出。

由上述可知，图5的驱动单元D[N]’亦可根据控制信号Ctrl来决定是否输出第一扫描信号S1[N]及第二扫描信号S2[N]以驱动对应的行像素PX[N]。因此，以图5的驱动单元D[N]’构成的驱动阵列100亦可实现如图4所示的部分扫描技术。

藉由本发明文件揭示的驱动单元及驱动阵列，可实现显示面板的部分扫描技术，且因为扫描信号于被产生之前即先行受到控制电路的阻断，相较于在产生扫描信号后才阻挡扫描信号进入面板像素的传统技术，更进一步降低了电力的耗损。

虽然本发明的实施例已揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以后附的申请专利范围所界定为准。

Claims (12)

1.一种驱动单元，其特征在于，包含：

一第一开关单元，具有一输入端、一输出端及一控制端；

一移位暂存器，具有一暂存节点及一输出端，其中该暂存节点用以暂存一移位信号，该暂存节点耦接至该第一开关单元的该控制端；以及

一第二开关单元，具有一输入端、一输出端及一控制端，其中该第二开关单元的该输入端接收一第一时脉信号，该第二开关单元的该输出端耦接至该第一开关单元的该输入端，该第二开关单元的该控制端接收一控制信号以控制该第二开关单元是否将该第一时脉信号导通至该第一开关单元。

2.如权利要求1所述的驱动单元，其特征在于，该第二开关单元所接收的该控制信号固定于一第一电平或在该第一电平与一第二电平之间切换，当该控制信号固定于该第一电平时，该第二开关单元不导通，当该控制信号自该第一电平切换至该第二电平时，该第二开关单元将该第一时脉信号导通至该第一开关单元，该第一开关单元的该输出端输出一第一扫描信号。

3.如权利要求1所述的驱动单元，其特征在于，更包含：

一稳压元件，与该第一开关单元的该输入端连接，并接收一参考电压，以及根据一稳压控制信号输出该参考电压至该第一开关单元的该输入端；

其中该稳压控制信号与该控制信号为反相。

4.如权利要求1所述的驱动单元，其特征在于，该移位暂存器根据该移位信号触发以将该第一时脉信号经由该移位暂存器的该输出端发送至另一驱动单元的一移位暂存器。

5.如权利要求1所述的驱动单元，其特征在于，更包含：

一参考电压输入单元，与该移位暂存器的该暂存节点及该输出端及该第一开关单元的该输出端连接，用以根据一第二时脉信号提供一参考电压至该移位暂存器及该第一开关单元；

其中该第二时脉信号的脉冲触发的时间点落后该第一时脉信号一单位时间。

6.如权利要求1所述的驱动单元，其特征在于，更包含：

一第三开关单元，具有一输入端、一输出端及一控制端，其中该第三开关单元的该控制端耦接至该暂存节点；以及

一第四开关单元，具有一输入端、一输出端及一控制端，其中该第四开关单元的该输入端接收一周期信号，该第四开关单元的该输出端耦接至该第三开关单元的该输入端，该第四开关单元的该控制端接收该控制信号以控制该第四开关单元是否将该周期信号导通至该第三开关单元以使该第三开关单元的该输出端输出一第二扫描信号。

7.一种驱动单元，其特征在于，该驱动单元包含：

一第一开关单元，具有一输入端、一输出端及一控制端，其中该输入端接收一第一时脉信号；

一移位暂存器，具有一暂存节点及一第一输出端，其中该暂存节点用以暂存一移位信号；

一第二开关单元，具有一输入端、一输出端以及一控制端，其中该第二开关单元的该输入端接收该第一时脉信号，该第二开关单元的该输出端耦接该第一开关单元的该控制端；以及

一第三开关单元，具有一输入端、一输出端以及一控制端，其中该移位暂存器根据该移位信号触发以将一第一移位信号经由该第一输出端发送至该第三开关单元的该输入端，该第三开关单元的该输出端耦接至该第二开关单元的该控制端，该第三开关单元的该控制端接收一控制信号以控制该第三开关单元是否导通以将该第一移位信号发送至该第二开关单元的该控制端。

8.如权利要求7所述的驱动单元，其特征在于，该第三开关单元所接收的该控制信号固定于一第一电平或在该第一电平与一第二电平之间切换，当该控制信号固定于该第一电平时，该第三开关单元不导通，当该控制信号自该第一电平切换至该第二电平时，该第三开关单元将该第一移位信号发送至该第二开关单元的该控制端，该第二开关单元将该第一时脉信号导通至该第一开关单元的控制端以导通该第一开关单元，该第一开关单元的该输出端输出一第一扫描信号。

9.如权利要求7所述的驱动单元，其特征在于，更包含：

一稳压元件，连接该第二开关单元的该控制端并接收一参考电压，其中该稳压元件根据一稳压控制信号将该参考电压输出至该第二开关单元的该控制端；

其中该稳压控制信号与该控制信号为反相。

10.如权利要求7所述的驱动单元，其特征在于，该移位暂存器更具有一第二输出端，该驱动单元更包含：

一第四开关单元，具有一输入端、一输出端及一控制端，其中该第四开关单元的输入端接收一周期信号；

一第五开关单元，具有一输入端、一输出端以及一控制端，其中该第五开关单元的该输入端接收该周期信号，该第五开关单元的该输出端耦接该第四开关单元的该控制端；以及

一第六开关单元，具有一输入端、一输出端以及一控制端，其中该移位暂存器根据该移位信号触发以将一第二移位信号经由该第二输出端发送至该第六开关单元的该输入端，该第六开关单元的该输出端耦接至该第五开关单元的该控制端，该第六开关单元的该控制端接收该控制信号以控制该第六开关单元是否导通以将该第二移位信号发送至该第五开关单元的该控制端；

当该第五开关单元导通时，该第五开关单元将该周期时脉信号导通至该第四开关单元的控制端以导通该第四开关单元，该第四开关单元的该输出端输出一第二扫描信号。

11.一种驱动阵列，其特征在于，用以驱动一显示面板，该驱动阵列包含：

多个驱动单元，分别用以驱动该显示面板中相对应的一行像素，该些驱动单元各自包含：

一第一开关单元，具有一输入端、一输出端及一控制端，该输出端耦接该显示面板中相对应的该行像素；

一移位暂存器，具有一暂存节点及一输出端，其中该暂存节点用以暂存一移位信号，该暂存节点耦接至该第一开关单元的该控制端；以及

一第二开关单元，具有一输入端、一输出端及一控制端，其中该第二开关单元的该输入端接收一第一时脉信号，该第二开关单元的该输出端耦接至该第一开关单元的该输入端，该第二开关单元的该控制端接收一控制信号以控制该第二开关单元是否将该第一时脉信号导通至该第一开关单元。

12.如权利要求11所述的驱动阵列，其特征在于，该多个驱动单元中各自的该第二开关单元所接收的该控制信号固定于一第一电平或在该第一电平与一第二电平之间切换，当该多个驱动单元的其中之一驱动单元对应的该控制信号固定于该第一电平时，该其中之一驱动单元的该第二开关单元不导通，当该其中之一驱动单元对应的该控制信号自该第一电平切换至该第二电平时，该其中之一驱动单元的该第二开关单元将该第一时脉信号导通至该第一开关单元，该第一开关单元的该输出端输出一扫描信号至该显示面板中相对应的该行像素。