CN107636763B - 虚拟接地感测电路及相关装置、***及方法 - Google Patents

虚拟接地感测电路及相关装置、***及方法 Download PDF

Info

Publication number
CN107636763B
CN107636763B CN201680028734.8A CN201680028734A CN107636763B CN 107636763 B CN107636763 B CN 107636763B CN 201680028734 A CN201680028734 A CN 201680028734A CN 107636763 B CN107636763 B CN 107636763B
Authority
CN
China
Prior art keywords
voltage potential
storage unit
ferroelectric storage
sensing circuit
sense node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680028734.8A
Other languages
English (en)
Other versions
CN107636763A (zh
Inventor
G·G·马罗塔
M·D·蒂布尔齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201910488927.7A priority Critical patent/CN110349601A/zh
Publication of CN107636763A publication Critical patent/CN107636763A/zh
Application granted granted Critical
Publication of CN107636763B publication Critical patent/CN107636763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明揭示虚拟接地感测电路、电***、计算装置及相关方法。虚拟接地感测电路包含：感测电路，其经配置以将参考电压电势与感测节点电压电势相比较；及虚拟接地电路，其可操作地耦合到所述感测电路。所述虚拟接地电路经配置以：将第一偏置电压电势处的虚拟接地提供到可操作地耦合到所选择的铁电存储器单元的导线；且响应于所述所选择的铁电存储器单元从第一极化状态变为第二极化状态而将所述导线放电到感测节点。一种方法包含：将第二偏置电压电势施加到可操作地耦合到所述所选择的铁电存储器单元的另一导线；且将感测节点电压电势与参考电压电势相比较。电***及计算装置包含虚拟接地感测电路。

Description

虚拟接地感测电路及相关装置、***及方法
优先权主张
本申请案主张2015年5月20日申请的“虚拟接地感测电路及相关装置、***及方法(VIRTUAL GROUND SENSING CIRCUITRY AND RELATED DEVICES,SYSTEMS,AND METHODS)”的序列号为14/717,471的美国专利申请案的申请日的权益。
技术领域
本发明大体上涉及检测存储于存储器单元中的电荷。更具体来说，本发明涉及检测存储于铁电存储器单元中的电荷且涉及相关电路、装置、***及方法。
背景技术
数据存储装置的制造商不断寻求提供具有增加的速度(例如，更快的读取/写入操作)、更低功率消耗及更高存储器容量的数据存储装置。尽管迄今为止已考虑许多不同种类的数据存储装置，但通常包含浮动栅极晶体管阵列(其存储对应于不同数字位状态的不同电荷电平)的NAND快闪存储器仍然是突出的。
尽管其它形式的数据存储(例如，铁电存储器)提供更佳的速度及更低的功率消耗，但NAND快闪存储器仍然是突出的。NAND快闪的此持续突出性可部分归因于其相较于其它形式的数据存储具有相对较低的制造成本及相对较高的存储密度(即，相对较少的存储器单元)。
附图说明
图1是根据本发明的实施例的铁电存储器单元阵列的一部分的简化图；
图2A及2B说明施加到图1的铁电存储器单元阵列的不同电压电势与铁电存储器单元106的对应极化状态之间的关系；
图2A说明可操作地耦合到假定可变电压源的图1的铁电存储器单元阵列；
图2B是展示施加到铁电存储器单元的不同电压与铁电存储器单元的不同极化状态的关系的简化图；
图3是根据本发明的实施例的图1的阵列的一部分的简化示意图；
图4是可操作地耦合到图1的铁电存储器单元阵列中的一者的控制电路的简化框图；
图5A是图4的控制电路的虚拟接地感测电路的示意图；
图5B说明处于单电平极化方案中的所选择的铁电存储器单元的感测操作期间的图5A的虚拟接地感测电路中的电压电势的图；
图5C说明处于单电平极化方案中的所选择的铁电存储器单元的感测操作期间的图5A的虚拟接地感测电路中的电压电势的其它图；
图6A及6B说明根据本发明的实施例的感测电路及相关电压电势图；
图6A是处于多电平极化方案中的感测电路的示意图；
图6B说明图6A的感测电路的电压电势图；
图7A及7B说明根据本发明的实施例的另一感测电路及相关电压电势图；
图7A是处于多电平极化方案中的感测电路的示意图；
图7B说明图7A的感测电路的电压电势图；
图8是说明执行所选择的铁电存储器单元的感测操作的方法的简化流程图；及
图9是包含存储器装置的计算装置的简化框图，所述存储器装置包含图4的控制电路。
具体实施方式
在以下详细描述中参考形成本文的一部分的附图，且在所述详细描述中以说明方式展示其中可实践本发明的特定实施例。充分详细描述这些实施例以使得所属领域的一般技术人员能够实践本发明。然而，应理解，当详细描述及特定实例指示本发明的实施例的实例时仅以说明方式给出且不具有限制性。在此发明中，可作出且所属领域的一般技术人员将明白在本发明的范围内的各种替代、修改、新增、重新布置或其组合。
根据共同实践，图式中说明的各种特征可不按比例绘制。本文呈现的说明不意味着是任何特定设备(例如，装置、***等等)或方法的实际视图，而仅是经采用以描述本发明的各种实施例的理想表示。因此，各种特征的尺寸为清楚起见可随意变大或缩小。另外，为清楚起见可简化部分图式。因此，图式可不描绘给定设备的全部组件或特定方法的全部操作。
可使用多种不同技术中的任何者来表示本文描述的信息及信号。举例来说，可由电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合表示在描述中涉及的数据、指令、命令、信息、信号、位、符号及芯片。为陈述及描述的清楚起见，一些图式可将信号说明为单个信号。所属领域的一般技术人员将理解，信号可表示信号的总线，其中所述总线可具有多种位宽度且可对包含单个数据信号的任何数目个数据信号实施本发明。
结合本文揭示的实施例描述的各种说明性逻辑块、模块、电路及算法动作可实施为电子硬件、计算机软件或其组合。为了清楚地说明硬件及软件的此互换性，大体上在功能性方面描述各种说明性组件、块、模块、电路及动作。此功能性实施为硬件还是软件取决于施加于整个***的特定应用及设计约束。技术人员可针对每一特定应用以各种方式实施所描述的功能性，但此类实施决策不应解译为超出本文描述的本发明的实施例的范围。
另外应注意，可以描绘为流程图、结构图式或框图的过程来描述实施例。尽管流程图可将操作动作描述为循序过程，但可以另一顺序、并行或基本上同时执行这些动作中的许多者。另外，可重新布置所述动作的顺序。过程可对应于方法、功能、程序、子例程、子程序等等。此外，本文揭示的方法可在硬件、软件或所述两者中实施。如果在软件中实施，那么可将功能存储或传输为计算机可读媒体上的一或多个计算机可读指令(例如，软件代码)。计算机可读媒体可包含计算机存储媒体及包含促进将计算机程序从一个地方转移到另一地方的任何媒体的通信媒体。计算机可读媒体可包含易失性及非易失性存储器，例如(举例来说)磁性及光学存储装置，例如(举例来说)硬盘、磁盘驱动器、磁带、CD(光盘)、DVD(数字多功能光盘或数字视频光盘)、固态存储装置(固态驱动器)及其它类似存储装置。
应理解，对使用名称(例如“第一”、“第二”等等)的本文中的元件的任何参考不限制那些元件的数量或顺序，除非在本文中明确陈述此限制。确切来说，这些名称在本文中可用作为区别两个或两个以上元件或元件的例子的简便方法。因此，参考第一及第二元件不意味着仅可采用两个元件或第一元件必须以某种方式先于第二元件。此外，除非另外规定，否则一组元件可包括一或多个元件。
本文描述的元件可包含相同元件的多个例子。这些元件大体上可由数字命名符(例如106)指示且具体来说可由其后接着前面有“虚线”的数字命名符的数字指示符(例如，106-11)指示。为了容易地描述下文，大部分元件数字指示符以在其上介绍或最完整论述元件的图式的数字开始。因此，例如，图1上的元件识别符大部分将以数字格式1xx出现且图3上的元件大部分将以数字格式3xx出现。
本文揭示的虚拟接地感测电路可经配置以通过将可操作地耦合到所选择的存储器单元的导线放电到具有小于导线的电容的感测节点电容的感测节点而执行感测操作。尽管主要参考铁电存储器来论述本发明，但本发明的***及方法可在其中期望感测相对较小的电荷及电压电势或感测相对较小的电荷及电压电势有帮助的任何环境中实施。
如本文所使用，术语“铁电材料”是指响应于跨越所述材料施加的不同电压电势展现两个或两个以上极化电平中的非线性极化的材料。举非限制性实例，铁电材料可包含锆钛酸铅(PZT)、钽酸锶铋(SBT)、钛酸镧铋(BLT)、钛酸铅、钛酸钡及二氧化铪(HfO2)。如本文所使用，术语“极化电平”是指极化的不同量值及定向(例如，方向)，例如，分别响应于施加的正向及反向电压电势的正向及反向极化。在一些实施例中，不同极化电平也可细分为相同极化定向内(使得多个位能够存储到相同铁电存储器单元)的极化的不同能量级(即，多电平电荷注入)。铁电材料的多电平电荷注入可用于制造多位铁电存储器单元。举例来说，在颁予给罗德里格斯(Rodriguez)等人的第6,856,534号美国专利中揭示多位铁电存储器单元，所述专利的全文以引用方式并入本文中。
如本文中所使用，术语“铁电存储器单元”是指包含铁电材料的存储器单元。铁电材料的不同极化电平可对应于不同数据位(例如，正极化可对应于逻辑“1”，且负极化可对应于逻辑“0”，反之亦然)。可通过跨越铁电材料施加特定电压电势而控制且读取铁电材料的极化，如本文将更详细论述。尽管所属领域中已知包含铁电场效晶体管(FEFET)的铁电存储器单元，如本文中所使用，但术语“铁电存储器单元”具体来说是指包含铁电电容器(即，两个电极之间的铁电材料)的铁电存储器单元。
如本文所使用，术语“虚拟接地”是指保持于参考电压电势处但不直接可操作地耦合到那个参考电压电势的电路的节点。因此，虚拟接地的电压电势可暂时有波动(即，当将瞬态施加到虚拟接地时)，但在稳定状态下返回到参考电压电势。
如本文中所使用，术语“电荷”是指通常以库仑(C)为单位测量的电荷的测量值。术语“电荷”在本文中不具体指电荷载子(例如，电子、空穴)。因此，如本文所使用，参考以库仑为单位测量的正电荷中的变化，不是具体参考特定电荷载子的发射或汲集来使用关于短语“发射电荷”及“汲集电荷”的术语。
图1是根据本发明的实施例的铁电存储器单元106的阵列100的一部分的简化图。在图1中说明的实例中，阵列100时具有定位于数个第一导线104-1、104-2…104-M(例如存取线，在本文中也可称为字线104)与数个第二导线102-1、102-2…102-N(例如数据感测线，在本文中也可称为位线102)的交叉点处的铁电存储器单元106的交叉点阵列。每一铁电存储器单元106可包含铁电电容器，所述铁电电容器包含在两个电极(例如，字线104与位线102)之间耦合的铁电材料。如图1中所说明，字线104基本上可彼此平行且基本上正交于位线102，位线102基本上可彼此平行，然而实施例不受限于此。在图1中说明的实施例中，铁电存储器单元106(例如，106-11、106-21、106-N1及106-NM)可在两终端架构中起作用，其中特定字线104及特定位线102在铁电存储器单元106中分别充当上电极及下电极。尽管在图1中，阵列说明为位线102位于底部、铁电存储器单元106位于中间且字线104位于顶部的定向，但也应考虑其它定向。举例来说，预期其中字线104位于底部、铁电存储器单元106位于中间且位线102位于顶部的定向。此外，应预期侧面定向。此外，应预期具有多种定向的铁电存储器单元106的三维阵列(例如，使用例如在三维NAND存储器中使用的柱状结构等等的类似于图1的阵列100的阵列的多个阶层)。在本发明的范围内预期具有位线102与字线104之间的铁电存储器单元106的任何定向。
应注意，阵列100的结构相对较简单，且阵列100的按比例调整基本上可受光刻的限制。因此，有可能制造具有相对较小铁电存储器单元106的阵列100。
也应预期在本发明的范围内，切换元件(未展示)(例如，由额外导线激活的存取晶体管、与铁电存储器单元106串联的非欧姆装置(NOD)等等)可放置于铁电存储器单元106与位线102及字线104中的至少一者之间。在一些实施例中不包含这些切换元件，如将关于参考图3的阵列100的一部分300的实例更详细论述。
在操作中，阵列100的铁电存储器单元106可经由施加到铁电存储器单元106(例如，单元的铁电材料)的编程信号(例如，写入电压电势)编程；经由所选择的字线104、位线102、耦合到铁电存储器单元106的其它适合信号及其组合经编程。(例如)施加到铁电存储器单元106的编程脉冲的振幅、形状、持续时间及/或数目可经调整(例如改变)以便将铁电存储器单元106的铁电材料编程到对应于特定数据状态的数个不同极化电平中的一者。
在一些实施例中，电***包含存储器单元阵列，存储器单元阵列中的每一存储器单元包含第一电极及第二电极。当跨越第一电极及第二电极施加临界电压电势时，存储器单元阵列中的每一存储器单元经配置以从第一数据状态转变到第二数据状态。所述电***也包含可操作地耦合到存储器单元阵列的控制电路。所述控制电路包含经配置以通过将第一偏置电压电势提供到所选择的存储器单元的第一电极且将第二偏置电压电势提供到所选择的存储器单元的第二电极而将临界电压电势施加到存储器单元阵列的所选择的存储器单元的偏置电路。所述控制电路也包含在偏置电路与第二电极之间可操作地耦合的虚拟接地感测电路。所述虚拟接地感测电路经配置以将第二偏置电压电势从偏置电路中继到第二电极，且充当可操作地耦合到所述第二电极的虚拟接地。如果存储器单元从第一数据状态转变到第二数据状态，那么虚拟接地感测电路也经配置以使得第二电极放电到感测节点。所述虚拟接地感测电路进一步经配置以将感测节点的感测节点电压电势与参考电压电势作比较以确定所选择的存储器单元所处的数据状态。在一些实施例中，存储器单元阵列的存储器单元的至少一部分包含第一电极与第二电极之间的铁电材料。在一些实施例中，所述铁电材料包括选自由以下各者组成的群组的至少一种材料：锆钛酸铅(PZT)、钽酸锶铋(SBT)、钛酸镧铋(BLT)、钛酸铅、钛酸钡及二氧化铪(HfO2)。
图2A及2B说明施加到图1的阵列100的铁电存储器单元106的不同电压电势与铁电存储器单元106的对应极化状态P1、P2、P3、P4等等之间的关系。图2A说明可操作地耦合到假定可变电压源210的图1的阵列100的铁电存储器单元106。图2B是展示施加到铁电存储器单元106的不同电压与铁电存储器单元106的不同极化状态P1、P2、P3、P4等等的关系的简化图230。如本文中所使用，术语“极化状态”识别不同极化电平而未明确指出对应极化电平的量值(例如，PR1,PR2)及定向(例如，+、-)(例如，以简化对各种极化电平的参考)。在本文表述的非限制性实例中，极化状态P1、P2、P3及P4分别对应于极化电平PR1、-PR1、PR2、-PR2。
共同参考图2A及2B，铁电存储器单元106可包含具有第一侧222及相对于第一侧222的第二侧224的铁电材料220。铁电材料220可具有基本上平行于第一侧222及第二侧224的面积A。
铁电材料220可以数个不同极化状态P1、P2、P3、P4等等配置。对应于不同极化状态P1、P2、P3、P4等等的极化电平可在定向(有时表述为正+及负-)及量值(有时以μC/cm2表述)中的至少一者上彼此不同。举非限制性实例，铁电材料220的极化状态P1可对应于具有从第一侧222指向第二侧224的定向(在本文中称为“正定向”或“正极化”)及相对较小量值(例如，+PR1，根据第一电荷注入电平的剩余极化)的极化电平。极化状态P2可对应于具有从第二电极204指向第一电极202的定向(在下文中称为“负定向”或“负极化”)及相对较小量值(例如，-PR1)的极化电平。极化P3可对应于具有正极化及相对较大量值(例如，+PR2，根据第二电荷注入电平的剩余极化)的极化电平。极化P4可对应于具有负极化及相对较大量值(例如，-PR2)的极化电平。在一些实施例中，可存在更多极化状态。举非限制性实例，可预期具有正及负定向及甚至比极化电平PR2更大量值的极化电平。
铁电存储器单元106也可包含可操作地耦合到铁电材料220的第一侧222的第一电极202及可操作地耦合到铁电材料220的第二侧224的第二电极204。第一电极202及第二电极204可包含导电材料。在一些实施例中，阵列100(图1)的位线102及字线104可分别包含第一电极202及第二电极204。在此类实施例中，铁电存储器单元106可包含位线102与字线104之间的铁电材料220。在一些实施例中，除了位线102及字线104外，第一电极202及第二电极204可包含导电结构，且所述导电结构可经配置以分别将铁电材料220可操作地耦合到位线102及字线104。
如图2A中所说明，可将偏置电压施加到第一电极202及第二电极204。举非限制性实例，假定可变电压源210可操作地耦合到铁电存储器单元106的第一电极202及第二电极204。图2B的图230说明当假定可变电压源210的电压V根据电荷注入的第一电平分别从低变高及从高变低时(即，电压V从低电压(大于临界电压-VCR2且小于或等于临界电压-VCR1)变为高电压(大于或等于临界电压VCR1且小于临界电压VCR2))，铁电材料220的极化P的上升曲线234及下降曲线232。图230还说明当假定可变电压源210的电压V根据电荷注入的第二电平分别从低变高及从高变低时(即，电压V从低电压(小于或等于临界电压-VCR2)变为高电压(大于或等于VCR2))，铁电材料220的极化P的上升曲线238及下降曲线236。
临界电压VCR1可为使得铁电材料220从极化状态P2及P4切换到极化状态P1所需要的电压电势。临界电压-VCR1可为使得铁电材料220从极化状态P1及P3切换到极化状态P2所需要的电压电势。临界电压VCR2可为使得铁电材料220从极化状态P1、P2及P4切换到极化状态P3所需要的电压电势。类似地，临界电压-VCR2可为使得铁电材料220从极化状态P1、P2及P3切换到极化状态P4所需要的电压电势。一般来说，如本文中所使用，术语“临界电压”是指当施加到铁电存储器单元106时使得铁电存储器单元106的铁电材料220从极化状态变为另一极化状态的电压电势。
如从图230中可明白，当偏置电压从铁电材料220释放(即，将零伏特施加到铁电材料220)时，铁电材料220有可能经极化到一些不同极化状态P1、P2、P3及P4(例如，对应于极化电平+PR1、-PR1、+PR2及–PR2)的任何者，此取决于施加到铁电材料220的先前偏置电压电势。举例来说，将临界电压VCR2施加到铁电材料220之后，当移除临界电压VCR2且跨越铁电材料220的电压电势返回为零时，铁电材料220的极化状态可为P3(对应于极化电平+PR2)。此取决于铁电材料220的先前偏置的情况被称为“磁滞现象”。
如从图230所明白，铁电材料220展现剩余极化，或在移除施加到其的电压电势(即，切换到零)后剩余的非零极化电平。极化状态P1、P2、P3及P4可对应于铁电材料220的剩余极化+PR1、-PR1、+PR2及–PR2。一般来说，铁电材料通常具有与其相关联的通常称为“剩余极化”PR的常数。在一些例子中，铁电材料220的剩余极化PR可为量值P1(即,+PR1)。剩余极化PR(及不同极化状态P1、P2、P3及P4)可针对不同铁电材料而不同。举非限制性实例，PZT、SBT及BLT的剩余极化PR可分别为每平方厘米25、10及15微库仑(μC/cm2)。
在一些实施例中，单电平铁电存储器单元106可经编程到分别对应于逻辑1及逻辑0的两个极化状态P1、P2(例如,+PR1,-PR1)(反之亦然)中的一者。举非限制性实例，当移除临界电压VCR1时，铁电存储器单元106可经编程具有将使得铁电存储器单元106处于极化状态P1(及对应数据状态)的临界电压VCR1，或当移除临界电压-VCR1时，铁电存储器单元106可经编程具有将使得铁电存储器单元106处于极化状态P2(及对应数据状态)的临界电压-VCR1。
在一些实施例中，多电平铁电存储器单元106可经编程到四个或四个以上极化状态P1、P2、P3、P4等等(对应于四个或四个以上数据状态(例如，数字数据状态00、01、10、11等等))中的一者。当移除对应临界电压VCR1、-VCR1、VCR2、-VCR2等等时，铁电存储器单元106可经编程具有将使得铁电存储器单元106处于极化状态P1、P2、P3、P4等等(及对应数据状态)的对应者的一些不同临界电压VCR1、-VCR1、VCR2、-VCR2等等的任何者。应注意，将临界电压VCR1施加到处于P3极化状态的铁电存储器单元106可不将铁电存储器单元106切换到P1状态；且将临界电压-VCR1施加到处于P4极化状态的铁电存储器单元106可不将铁电存储器单元106切换到P2状态。
可由铁电存储器单元106保持不同数量的电荷，此至少部分取决于铁电存储器单元106的极化状态P1、P2、P3、P4等等。因此，当铁电存储器单元106在不同极化状态P1、P2、P3、P4等等之间切换时，电荷从铁电存储器单元106通过第一电极202及第二电极204中的至少一者发射或通过第一电极202及第二电极204中的至少一者汲集到铁电存储器单元106。在其中极化状态P1及P2经选择以分别与+PR1及–PR1重合的情况中，由处于极化状态P1及极化状态P2的铁电存储器单元106保持的电荷差异为：
ΔQ＝2(A)(PR1)。
因此，当铁电存储器单元106从极化状态P2切换到极化状态P1之后，铁电存储器单元106汲集具有量值2(A)(PR1)的正电荷。此外，当铁电存储器单元106从极化状态P1切换到极化状态P2时，铁电存储器单元106发射具有量值2(A)(PR1)的正电荷。类似地，当在极化状态P1、P2、P3、P4等等之间切换时可发射或汲集与极化状态P1、P2、P3、P4等等之间的差异成比例的电荷(例如，当从P1切换到P3、从P4切换到P1、从P4切换到P3且从P2切换到P3时汲集电荷；且当从P2切换到P4、从P3切换到P2、从P3切换到P4且从P1切换到P3时发射电荷)。因此，如果将已知临界电压VCR1、-VCR1、VCR2、-VCR2等等施加到铁电存储器单元106，那么有可能确定铁电存储器单元106的极化状态P，且测量从铁电存储器单元106发射或汲集到铁电存储器单元106的电荷(或缺少从铁电存储器单元106发射或汲集到铁电存储器单元106的电荷)。应注意，由于不易于通过施加相应临界电压VCR2及VCR1而执行从P4切换到P2及从P3切换到P1，所以将VCR2或-VCR2施加到铁电存储器单元106以当使用多电平方案时确定铁电存储器单元106处于哪个极化状态P1、P2、P3、P4是有帮助的。
因此，感测操作(例如，读取操作)可用于确定铁电存储器单元106的极化状态P(且因此可确定对应数据状态)。所述感测操作可包含：将临界电压VCR1、-VCR1、VCR2、-VCR2等等施加到铁电存储器单元106(损坏存储于铁电存储器单元106上的数据)。所述感测操作也可包含：当将临界电压VCR1、-VCR1、VCR2、-VCR2施加到铁电存储器单元106时，感测发射到铁电存储器单元106/从铁电存储器单元106汲集(例如，到位线102及字线104中的一者)的电荷。如果期望存储于铁电存储器单元106中的信息越过感测操作而继续存在，那么可将对应于经感测的极化状态的临界电压重新施加到经感测的铁电存储器单元106(除非用于执行所述感测操作的临界电压对应于经感测的极化状态，在此情况中，经感测的铁电存储器单元106将已处于合适极化状态中)。
当铁电存储器单元106从一种极化状态切换到另一极化状态时，从铁电存储器单元106发射或汲集到铁电存储器单元106的电荷的量值与铁电存储器单元106的面积A成比例。针对越来越高密度的存储器单元阵列(及对应地越来越小的存储器单元面积)的市场需求建议在其它一切不变的情况下，铁电存储器单元106的面积A优选地应尽可能地小。由于从铁电存储器单元106发射或汲集到铁电存储器单元106的电荷的量值与面积A(优选地经选择相对较小)成比例，所以发射或汲集的电荷量值可同样相对较小。
响应于极化切换的位线102及字线104中的一者上的电压的变化与从铁电存储器单元106发射或汲集到铁电存储器单元106的电荷成比例(即，ΔV＝ΔQ/C，其中ΔV是电压变化，ΔQ是电荷变化，且C是接收/提供电荷的导线(例如，位线102或字线104)的电容)。假定导线102、104的电容(C)是大约1微微法(pF)，剩余极化PR是大约25μC/cm2，且铁电存储器单元106的面积A是大约100nm2，那么极化状态P1与P2之间的切换将导致导线102、104上的电压ΔV仅大约50微伏(μV)的变化。以下将参考图4到7B论述能够检测电压中的相对较小变化的虚拟接地感测电路500。
图3是根据本发明的一些实施例的图1的阵列100的一部分300的简化示意图。在这些实施例中，假定使用单电平极化方案(例如，每一存储器单元106存储单个位，其中将逻辑电平1指派到极化状态P1(即，+PR1)且将逻辑电平0指派到极化状态P2(即，-PR1)，反之亦然)。在多电平极化方案中需要存取开关(例如，存取晶体管)。阵列100的部分300可包含在位线102-1、102-2(有时通常单独称为“位线”102且共同称为“位线”102)与字线104-1、104-2(有时通常单独称为“字线”104且共同称为“字线”104)之间可操作地耦合的铁电存储器单元106-11、106-21、106-12、106-22(有时通常单独称为“铁电存储器单元”106且共同称为“铁电存储器单元”106)。可将偏置电压(例如，临界电压)施加到位线102及字线104以存取(例如，感测、设置、复位)铁电存储器单元106。铁电存储器单元106中的一或多者可每次经选择以用于存取。
举非限制性实例，铁电存储器单元106-21可经选择及复位到极化状态P2(图2A及2B)。可将等于虚拟接地电势(VG)减去一半临界电压-VCR1(图2A及2B)的第一偏置电压电势(VG+VCR1/2)施加到位线102-1。可将等于虚拟接地电势(VG)加上一半临界电压-VCR1的第二偏置电压电势(VG-VCR1/2)施加到字线104-2。因此，可跨越铁电存储器单元106-21施加全部-VCR1(临界电压-VCR1)。可将虚拟接地电压VG施加到位线102-2及字线104-1。因此，尽管将具有等于一半临界电压-VCR1的量值的电压电势施加到未经选择的存储器单元106-11及106-22，但一半临界电压-VCR1不足以改变未经选择的存储器单元106-11及106-22的极化状态。跨越未经选择的存储器单元106-12施加的电压可为大约零伏特，此也不足以将存储器单元106-12切换离开P1或P2极化状态。因此，在此实施例中可不需要存取晶体管。
此外，举非限制性实例，铁电存储器单元106-21在写入操作或感测操作中可经选择及设置到极化状态P1(图2A及2B)。应注意，由于在此实施例中感测操作将存储器单元106-21置于极化状态P1中，所以在感测操作后，如果检测到存储器单元106-21曾处于极化状态P2中那么存储器单元106-21可需要复位到极化状态P2以便保存存储于存储器单元106-21中的数据。可将等于虚拟接地电势VG减去一半临界电压VCR1(图2A及2B)的第一偏置电压电势(VG–VCR1/2)施加到位线102-1。可将等于虚拟接地电势(VG)加上一半临界电压VCR1的第二偏置电压电势(VG+VCR1/2)施加到字线104-2。因此，可跨越铁电存储器单元106-21施加全部VCR1(临界电压VCR1)。可将虚拟接地电压VG施加到位线102-2及字线104-1。因此，尽管将具有等于一半临界电压VCR1的量值的电压电势施加到未经选择的存储器单元106-11及106-22，但一半临界电压VCR1不足以改变未经选择的存储器单元106-11及106-22的极化状态。此外，跨越未经选择的存储器单元106-12施加的电压可为大约零伏特，此也不足以将存储器单元106-12切换离开P1或P2极化状态。
尽管上文参考图3论述的实例涉及选择及存取铁电存储器单元106-21，但可类似地选择且存取其它铁电存储器单元106-11、106-12、106-22。此外，可同时选择且存取所有铁电存储器单元106(例如，在所有铁电存储器单元106的复位操作期间)。举例来说，可将等于虚拟接地电压VG减去临界电压VCR1、-VCR1中的一者的一半的第一偏置电压(VG-VCR/2)施加到位线102-1、102-2两者，且可将等于虚拟接地电压VG加上临界电压VCR1、-VCR1中的一者的一半的第二偏置电压(VG+VCR/2)施加到字线104-1、104-2两者。因此，可将临界电压VCR1、-VCR1中的一者施加到铁电存储器单元106中的每一者。所属领域的一般技术人员应明白如何使用类似技术类似地选择及存取个别铁电存储器单元106、铁电存储器单元106的子群组及完整阵列100中的所有铁电存储器单元。
图4是可操作地耦合到图1的阵列100的铁电存储器单元106中的一者的控制电路400的简化框图。控制电路400可经配置以存取铁电存储器单元106。控制电路400可包含偏置电路410、虚拟接地感测电路500及位线解码器430。在一些实施例中，控制电路400可包含取代或除了位线解码器430之外的字线解码器(未展示)。
偏置电路410可经配置以提供偏置电压电势而偏置阵列100(图1)的位线102及字线104。举例来说，偏置电路410可经配置以提供字线偏置电压电势W/L BIAS及位线偏置电压电势B/L BIAS。W/L BIAS及B/L BIAS可经选择以使得控制电路400能够存取铁电存储器单元106(例如，执行感测、设置及复位操作，如先前所论述)。举非限制性实例，W/L BIAS及B/L BIAS可经选择以将各种临界电压VCR1、-VCR1、VCR2、-VCR2施加到铁电存储器单元106。
偏置电路410也可经配置以将参考电压电势VREF提供到虚拟接地感测电路500。虚拟接地感测电路500在感测操作中可使用参考电压电势VREF来检测汲集到铁电存储器单元106或从铁电存储器单元106发射的电荷。举非限制性实例，虚拟接地感测电路500可将参考电压电势VREF与当铁电存储器单元106在感测操作期间汲集及/或发射电荷时发生的电压电势中的变化作比较。虚拟接地感测电路500可输出指示对应于铁电存储器单元106的经感测的极化状态的数据状态的数据信号DATA。
虚拟接地感测电路500也可经配置以将在等于位线偏置电压电势B/L BIAS的电压电势B/L BIAS′下的虚拟接地提供到位线102(例如，通过位线解码器430)。换句话来说，虚拟接地感测电路500可经配置以将位线偏置电压电势B/L BIAS中继到位线102。当将电荷汲集到铁电存储器单元106/从铁电存储器单元106发射电荷时，虚拟接地感测电路500可经配置以使得位线102放电到感测节点。所述感测节点可具有小于位线102的电容的感测节点电容。尽管图4说明通过位线解码器430可操作地耦合到位线102的虚拟接地感测电路500，但在一些实施例中，虚拟接地感测电路500通过字线解码器可操作地耦合到取代或除了位线102外的字线104(以感测在感测操作期间由铁电存储器单元106通过字线104发射且通过字线104汲集到铁电存储器单元106的电荷)。
在一些实施例中，虚拟接地感测电路包含至少一个感测电路，所述感测电路经配置以将参考电压电势与所述感测电路的感测节点的感测节点电压电势作比较。所述感测节点具有感测节点电容。所述虚拟接地感测电路也包含可操作地耦合到至少一个感测电路的虚拟接地电路。所述虚拟接地电路经配置以将第一偏置电势下的虚拟接地提供到可操作地耦合到所选择的铁电存储器单元的导线。所述虚拟接地电路也经配置以响应于所选择的铁电存储器单元从第一极化状态变为第二极化状态而使得所述导线放电到感测电路的感测节点。在一些实施例中，至少一个感测电路包含经配置以选择性地将感测节点可操作地耦合到电源电压电势的晶体管。在一些实施例中，所述晶体管经配置以在所选择的铁电存储器单元的感测操作期间将感测节点与电源电压电势隔离。在一些实施例中，所述至少一个感测电路经配置以检测当所选择的铁电存储器单元从第一极化状态变为第二极化状态时由所选择的铁电存储器单元发射的电荷。在一些实施例中，所述至少一个感测电路经配置以检测在所选择的铁电存储器单元从第一极化状态变为第二极化状态时汲集到所选择的铁电存储器单元的电荷。在一些实施例中，感测节点电容小于导线的电容。在一些实施例中，感测节点电容包含寄生电容。
在一些实施例中，第一极化状态及第二极化状态对应于一位单电平极化方案中的数据状态。在一些实施例中，第一极化状态对应于数字逻辑“1”及数字逻辑“0”中的一者，且第二极化状态对应于数字逻辑“1”及数字逻辑“0”中的另一者。在一些实施例中，第一极化状态及第二极化状态对应于多位多电平极化方案中的数据状态。在一些实施例中，第一极化状态及第二极化状态对应于两位多电平极化方案中的数据状态。
位线解码器430可经配置以选择性地将虚拟接地感测电路500耦合到数个不同位线102中的一或多者(图1及3)。因此，位线解码器430可使得控制电路400能够分开、共同、以子群组方式等等存取许多不同铁电存储器单元106。
图5A是虚拟接地感测电路500的示意图。虚拟接地感测电路500可包含经配置以从偏置电路410(图4)接收位线偏置电压电势B/L BIAS且将保持于等于位线偏置电压电势B/LBIAS的电压电势B/L BIAS′下的虚拟接地提供到位线102(例如，通过图4的位线解码器430)的虚拟接地电路530。虚拟接地感测电路500也可包含可操作地耦合到虚拟接地电路530的一或多个感测电路540、550(有时在本文中称为“感测电路”540、550)。感测电路540、550可经配置以分别从偏置电路410(图4)接收参考电压VREF2、VREF1。感测电路540、550可经配置以分别将参考电压VREF2、VREF1用于分别检测汲集到可操作地耦合到位线102的铁电存储器单元106(图1、2A、3、4)的电荷及从所述铁电存储器单元106发射的电荷的参考。
位线102可具有与其相关联的位线电容CBL(在图5A中用虚线说明以指示位线电容CBL仅为位线102本身的电容而非可操作地耦合到位线102的实际电容器)。位线电容CBL可依据可操作地耦合到位线102的铁电存储器单元106的至少数目及大小而变化。为了提供具有高存储器容量的存储器装置，可期望可操作地耦合到大量铁电存储器单元106的相对较长的位线102。因此，在一些情况中，位线电容CBL可相对较大(例如，大约为1pF)。
虚拟接地电路530可包含可操作地耦合到跟随器电路534的运算放大器532。在一些实施例中，运算放大器532可包含运算跨导放大器(OTA)。运算放大器532的非反相输入可操作地耦合到偏置电路410以接收位线偏置电压电势B/L BIAS。运算放大器532的输出可操作地耦合到跟随器电路534的输入，且跟随器电路534的输出可反馈回运算放大器532的反相输入。
跟随器电路534可包含源极跟随器配置中的一对晶体管Q1、Q2。晶体管Q1可包含n型金属氧化物半导体场效晶体管(n-MOS晶体管)，且晶体管Q2可包含p型MOSFET晶体管(p-MOS晶体管)。跟随器电路534的输入可包含共同可操作地耦合的晶体管Q1及Q2的栅极。跟随器电路534的输出可包含共同可操作地耦合的晶体管Q1及Q2的源极。跟随器电路534的输出可操作地耦合到位线102(例如，通过图4的位线解码器430)。在跟随器电路534的输出耦合到位线102且反馈回运算放大器532的非反相输入的情况下，位线102可充当处在等于位线偏置电压电势B/L BIAS的电压电势B/L BIAS′下的虚拟接地。因此，如果将电荷汲集到可操作地耦合到位线102的铁电存储器单元106或从所述铁电存储器单元106发射电荷，那么所述汲集或发射的电荷可从位线102汲取或放电到位线102。位线102可具有与其相关联的位线电容CBL。
感测电路550可经配置以感测从可操作地耦合到位线102的铁电存储器单元106发射的电荷。如果铁电存储器单元106从较高极化状态切换到较低极化状态(例如，从P1(+PR1)切换到P2(-PR1)、从P2(PR1)切换到P4(-PR2)、从P3(+PR2)切换到P2(-PR1)、从P3(+PR2)切换到P4(-PR2)、从P1(+PR1)切换到P4(-PR2)等等)时，可从铁电存储器单元106发射电荷。感测电路550可包含经配置以输出数据信号DATA1的比较器552。比较器552的反相输入可操作地耦合到偏置电路410(图4)且经配置以接收参考电压VREF1。比较器552的非反相输入可操作地耦合到感测节点SN1，感测节点SN1又可操作地耦合到跟随器电路534的晶体管Q2的漏极。感测节点SN1可具有与其相关联的感测节点电容CSN1。在一些实施例中，所述感测节点电容可为寄生电容(寄生电容CSN1用虚线展示以指示其可仅为寄生电容而非加入到感测电路550的分离电容器)。在一些实施例中，寄生电容CSN1可包含可操作地耦合到感测节点SN1的实际电容器。感测节点电容CSN1相较于位线电容CBL可相对较小。
感测电路550也可包含经配置以选择性地将感测节点SN1可操作地耦合到低电压电势电源VSS的n-MOS晶体管Q3。晶体管Q3的栅极可操作地耦合到存储器控制器(未展示)且经配置以接收控制信号CTRL1。控制信号CTRL1可保持于逻辑电平1处而将感测节点SN1可操作地耦合到VSS，除了在检测从铁电存储器单元106发射的电荷的感测操作期间之外。
在一些实施例中，虚拟接地感测电路包含运算放大器，所述运算放大器包含非反相输入、反相输入及放大器输出。所述虚拟接地感测电路还包含跟随器电路，所述跟随器电路包含n-MOS晶体管及p-MOS晶体管。跟随器电路的输入包含可操作地耦合到p-MOS晶体管的栅极的n-MOS晶体管的栅极。跟随器电路的输出包含可操作地耦合到p-MOS晶体管的源极的n-MOS晶体管的源极。跟随器电路的输出可操作地耦合到运算放大器的反相输入。所述虚拟接地感测电路进一步包含经配置以将n-MOS晶体管及p-MOS晶体管中的一者的漏极处的感测节点电压与参考电压电势作比较的比较器。在一些实施例中，所述虚拟接地感测电路包含经配置以将n-MOS晶体管及p-MOS晶体管的另一者的漏极处的另一感测节点电压与另一参考电压电势作比较的另一比较器。在一些实施例中，n-MOS晶体管及p-MOS晶体管的另一者的漏极可操作地耦合到电力供应器电压电势。在一些实施例中，n-MOS晶体管及p-MOS晶体管中的一者的漏极通过经配置以在感测操作期间将n-MOS晶体管及p-MOS晶体管中的一者的漏极与电力供应器电压电势隔离的晶体管可操作地耦合到电力供应器电压电势。在一些实施例中，跟随器电路的输出可操作地耦合到导线解码器，所述导线解码器经配置以选择性地将跟随器电路的输出可操作地耦合到存储器单元阵列的多个导线中的一者。在一些实施例中，比较器经配置以将p-MOS晶体管的漏极电压电势与参考电压电势作比较。在一些实施例中，虚拟接地感测电路包含经配置以将参考电压电势提供到所述比较器的数/模转换器(DAC)。在感测操作期间将从低数字值变为高数字值的多位数字信号施加到DAC的输入。在一些实施例中，虚拟接地感测电路包含经配置以存储对应于可操作地耦合到导线的所选择的铁电存储器单元的数据状态的多位数字信号的数字值的锁存器网络。在一些实施例中，所述锁存器网络经配置以由所述比较器的输出时控。
在一些实施例中，虚拟接地感测电路包含：运算放大器，其具有经配置以接收第二偏置信号的非反相输入；及跟随器电路，其包含n-MOS晶体管及p-MOS晶体管。n-MOS晶体管的源极可操作地耦合到p-MOS晶体管的源极、运算放大器的反相输入及存储器单元的第二电极中的每一者。n-MOS晶体管的漏极可操作地耦合到高电压电势电力供应器。p-MOS晶体管的漏极电容耦合到低电压电势电力供应器。n-MOS晶体管的栅极及p-MOS晶体管的栅极两者都可操作地耦合到运算放大器的输出。虚拟接地感测电路进一步包含经配置以将p-MOS晶体管的漏极的漏极电压电势与参考电压电势作比较的比较器。在一些实施例中，p-MOS晶体管的漏极通过寄生电容而电容耦合到低电压电势电源。在一些实施例中，控制电路还包含经配置以选择性地将n-MOS晶体管的源极可操作地耦合到存储器单元的第二电极的位线解码器。
图5B说明在以单电平极化方案(即，仅使用极化电平P1(+PR1)及P2(-PR1))进行的涉及感测电路550的所选择的铁电存储器单元106的感测操作期间对照时间t绘制的虚拟接地感测电路500的不同电压电势VBL、CTRL1、VWL、VSN1及DATA1相应的图560、562、564、566(566-1及566-2)及568(568-1及568-2)。共同参考图5A及5B，在时间t＝0处，偏置电路410(图4)可将运算放大器532的非反相输入驱动到偏置电压电势B/L BIAS。因此，虚拟接地电路500可将在可操作地耦合到所选择的铁电存储器单元的位线102处的节点BL驱动到等于B/L BIAS的B/L BIAS′，如图5B中的图560中所展示。此外，节点BL可充当电压电势B/LBIAS′处的虚拟接地。
在时间t1处，可操作地耦合到虚拟接地感测电路500的存储器控制器(未展示)可将晶体管Q3的栅极处的控制信号CTRL1从逻辑电平1切换到逻辑电平0，如图5B的图562中所展示。因此，感测节点SN1可与低电压电势电源VSS隔离，除感测节点SN1可通过感测节点电容CSN1而电容耦合到低电压电势电源VSS外。
在时间t2处，偏置电路410(图4)可将可操作地耦合到所选择的铁电存储器单元106的字线104驱动到偏置电压电势W/L BIAS，如图5B的图564中所展示。偏置电压电势W/LBIAS及B/L BIAS可经选择以跨越所选择的铁电存储器单元106施加临界电压-VCR1。断言B/LBIAS后可在充足时间t2处施加偏置电压电势W/L BIAS以允许将位线102上的瞬态耗散到稳定状态B/L BIAS。
如果所选择的铁电存储器单元106处于极化状态P1(+PR1)中，那么所选择的铁电存储器单元106可从极化状态P1(+PR1)切换到极化状态P2(-PR1)，从而将电荷ΔQ从所选择的铁电存储器单元106发射到位线102。发射的电荷ΔQ可稍提高节点BL上的电压电势VBL(即，根据ΔVBL＝ΔQ/CBL)，且运算放大器532可驱动跟随器电路534的输入变低，从而将位线节点BL可操作地耦合到感测节点SN1。可将所选择的铁电存储器单元106中的电荷ΔQ放电到感测节点SN1，且感测节点SN1的电压电势VSN1可上升(即，根据ΔVSN1＝ΔQ/CSN1)，如图566-1中所展示。
如先前所论述，比较器552可经配置以比较参考电压VREF1与感测节点SN1的电压VSN1。如果所选择的铁电存储器单元106将电荷ΔQ发射到位线102(即，VSS<VREF1<(VSS+ΔQ/CSN1))，那么参考电压VREF1可经选择以介于低电压电势电力供应器VSS与将导致位于感测节点SN1上的电压电势之间。因此，当感测节点VSN1的电压电势在时间t3处超过参考电压VREF1时，如图5B的图566-1中所展示，那么比较器552可在时间t3处从输出逻辑电平0切换到逻辑电平1，如图5B的图568-1中所展示。
然而，如果所选择的铁电存储器单元106已处于极化状态P2(-PR1)中时，那么所选择的铁电存储器单元106可不切换极化状态。因此，所选择的铁电存储器单元106可不发射电荷ΔQ。因此，电荷ΔQ可不传导通过晶体管Q2到感测节点SN1，且感测节点SN1的电压电势VSN1在时间t2及t3处可保持未改变，如图5B的图566-2中所展示。此外，感测节点SN1的电压电势VSN1可不超过参考电压VREF1。因此，比较器552可不在时间t3处从输出逻辑电平0切换到逻辑电平1，如图5B的图568-2中所展示。
因此，可通过将临界电压-VCR1施加到所选择的铁电存储器单元106且监测比较器552的输出DATA1而确定所选择的铁电存储器单元是处于极化状态P1(+PR1)还是极化状态P2(-PR1)中。如果DATA1在时间t3处切换到逻辑1，那么所选择的铁电存储器单元106处于极化状态P1中。如果期望铁电存储器单元106在感测操作后继续处于极化状态P1中，那么接着可将铁电存储器单元106偏置到临界电压VCR1而将铁电存储器单元106的极化切换回极化状态P1(这是因为感测到铁电存储器单元106将极化切换到状态P2)。然而，如果DATA1仍然处于逻辑0，那么所选择的铁电存储器单元106处于极化状态P2中。接着，铁电存储器单元106可根据需要留在极化状态P2中。
可仅使用感测电路550而非感测电路540(或通过仅使用感测电路540而非感测电路550，如将参考图5C论述)来确定所选择的铁电存储器单元106的极化状态。因此，在一些实施例中，虚拟接地感测电路500可仅包含虚拟接地电路530及感测电路550。在此类实施例中，跟随器电路534的晶体管Q1的漏极可操作地耦合到高电压电势电力供应器VDD(以虚线展示)。在一些实施例中，虚拟接地感测电路500可包含感测电路540及感测电路550两者。
如先前所论述，位线电容CBL可相对较大。相较来说，感测节点SN1上的感测节点电容CSN1可相对较低。因此，当由所选择的铁电存储器单元106发射电荷ΔQ时，感测节点SN1上的电压变化ΔVSN1相较于位线上的电压变化ΔVBL(即，ΔQ/CBL)可相对较大(即，ΔQ/CSN1)。因此，相较于通常将位线电压VBL与参考电压作比较的常规感测放大器，虚拟接地感测电路500可能够检测到更小的发射的电荷ΔQ。
由于感测节点SN1上的电压变化ΔVSN1与感测节点电容CSN1成反比，所以虚拟接地感测电路500的敏感度可随着感测节点电容CSN1的下降而上升。因此，提供具有基本上低于位线电容CBL的电容CSN1的感测节点是有利的。如先前所论述，在一些实施例中，感测节点电容可包含节点SN1的寄生电容以提供尽可能小的感测节点电容CSN1且因此增加ΔVSN1。
此外，如先前参考图2A及2B所论述，从所选择的铁电存储器单元106发射的电荷△Q可与所选择的铁电存储器单元106的面积A成比例(即，ΔQ＝2(A)(PR1))。因此，相较于监测位线(或字线)电压的常规感测放大器，虚拟接地感测电路500可能够感测具有更小面积A的铁电存储器单元106。具体来说，ΔVSN1与ΔVBL的比率可为CBL/CSN1。紧接其后，虚拟接地感测电路500可能够感测具有比由常规感测放大器感测的铁电存储器单元的面积小约CBL/CSN1倍的面积A的铁电存储器单元106。如果实现小寄生电容CSN1，那么有可能感测具有比得上已知NAND快闪存储器单元的面积或甚至比其更小的面积A的铁电存储器单元106。
应注意，跟随器电路534可具有其中跟随器电路的输入不触发晶体管Q1或晶体管Q2(即，跟随器电路的输入小于晶体管Q1的阈值电压VTN且大于晶体管的阈值电压VTP)的“静滞区”。因此，为了使得跟随器电路534将从所选择的铁电存储器单元106发射/汲集到所选择的铁电存储器单元106的电荷放电到感测节点SN1，应根据AOL≥(VTP+VTN)/VBL选择运算放大器532的开环增益AOL。举非限制性实例，假定VTP+VTN＝2伏特(V)，且开环增益AOL为10,000，那么虚拟接地感测电路500应能够检测200μV位线电压ΔVBL中的变化。此外，如果为10,000的开环增益AOL经选择变得更高，那么可检测位线电压ΔVBL中的较小变化。将发现，位线电容CBL及位线电阻不计入这些设计等式中。尽管位线电阻可计入所选择的铁电存储器单元106的存取时间，但铁电存储器单元的存取时间可为大约一微秒，这是大约已知NAND快闪存储器单元的当前存取时间的十分之一。
图5C说明在以单电平极化方案(即，仅使用极化电平P1(+PR1)及P2(-PR1))进行的涉及感测电路540的所选择的铁电存储器单元106的感测操作期间对照时间t绘制的虚拟接地感测电路500的分别不同电压电势VBL、CTRL2、VWL、VSN2及DATA2的图570、572、574、576(576-1及576-2)及578(578-1及578-2)。共同参考图5A及5C，感测电路540可经配置以感测汲集到可操作地耦合到位线102的铁电存储器单元106的电荷。如果铁电存储器单元106从较低极化状态切换到较高极化状态(例如，从P2(-PR1)切换到P1(+PR1))，那么可将电荷汲集到铁电存储器单元106。感测电路540可包含经配置以输出数据信号DATA2的比较器542。比较器542的非反相输入可操作地耦合到偏置电路410(图4)且经配置以接收参考电压VREF2。比较器542的反相输入可操作地耦合到感测节点SN2，感测节点SN2又可操作地耦合到跟随器电路534的晶体管Q1的漏极。感测节点SN2可具有与其相关联的感测节点电容CSN2。在一些实施例中，感测节点电容可为寄生电容(寄生电容CSN2用虚线展示以指示其仅为寄生电容而非加入到感测电路550的分离电容器)。所述感测节点电容CSN2相较于位线电容CBL可相对较小。
感测电路540还可包含经配置以选择性地将感测节点SN2可操作地耦合到高电压电势电力供应器VDD的p-MOS晶体管Q4。晶体管Q3的栅极可操作地耦合到存储器控制器(未展示)且经配置以接收控制信号CTRL2。控制信号CTRL2可保持于逻辑电平0处以将感测节点SN2可操作地耦合到VDD，除在检测汲集到铁电存储器单元106的电荷的感测操作期间外。
在涉及感测电路540的感测操作期间，在时间t＝0处，偏置电路410(图4)可将运算放大器532的非反相输入驱动到偏置电压电势B/L BIAS。因此，虚拟接地电路500可将可操作地耦合到所选择的铁电存储器单元106的位线102处的节点BL驱动到等于B/L BIAS的B/LBIAS′，如图5C的图570中所展示。此外，节点BL可充当电压电势B/L BIAS′处的虚拟接地。
在时间t1处，可操作地耦合到虚拟接地感测电路500的存储器控制器可将晶体管Q4的栅极处的控制信号CTRL2从逻辑电平0切换到逻辑电平1，如图5C的图572中所展示。因此，感测节点SN2可与高电压电势电源VDD隔离，除感测节点SN2可通过感测节点电容CSN2电容耦合到高电压电势电力供应器VDD外。
在时间t2处，偏置电路410(图4)可将可操作地耦合到所选择的铁电存储器单元106的字线104驱动到偏置电压电势W/L BIAS，如图5C的图574中所展示。偏置电压电势W/LBIAS及B/L BIAS可经选择以跨越所选择的铁电存储器单元106施加临界电压VCR1。在将位线偏置到B/L BIAS后，偏置电压电势W/L BIAS可在时间t2处施加到铁电存储器单元106以允许任何瞬态耗散到稳定状态。
如果所选择的铁电存储器单元106处于极化状态P2(-PR1)中，那么所选择的铁电存储器单元106可从极化状态P2(-PR1)切换到极化状态P1(+PR1)，从而将电荷ΔQ从位线102汲集到所选择的铁电存储器单元106。汲集的电荷ΔQ可稍降低节点BL上的电压电势VBL(即，根据ΔVBL＝ΔQ/CBL)，且运算放大器532可驱动跟随器电路534的输入变高，从而将位线节点BL可操作地耦合到感测节点SN2。可从感测节点SN2汲取汲集到所选择的铁电存储器单元106的电荷ΔQ，且感测节点SN2的电压电势VSN2可下降(即，根据ΔVSN2＝ΔQ/CSN2)，如图576-1中所展示。
如先前所论述，比较器542可经配置以比较参考电压VREF2与感测节点SN2的电压VSN2。如果所选择的铁电存储器单元106从位线102汲集电荷ΔQ(即，(VDD-ΔQ/CSN2)<VREF2<VDD)，那么参考电压VREF2可经选择以介于高电压电势电力供应器VDD与将导致位于感测节点SN2上的电压电势之间。因此，当感测节点VSN2的电压电势在时间t3处下降到低于参考电压VREF2时，如图5C的图576-1中所展示，那么比较器542可在时间t3处从输出逻辑电平0切换到逻辑电平1，如图5C的图578-1中所展示。
然而，如果所选择的铁电存储器单元106已处于极化状态P1(+PR1)中时，所选择的铁电存储器单元106可不切换极化状态。因此，所选择的铁电存储器单元106可不汲集电荷ΔQ。因此，电荷ΔQ可不从感测节点SN2传导通过晶体管Q1，且感测节点SN2的电压电势VSN2在时间t2及t3处可保持未改变，如图5C的图576-2中所展示。比较器542又可不在时间t3处从输出逻辑电平0切换到逻辑电平1，如图5C的图578-2中所展示。
因此，可通过将临界电压VCR1施加到所选择的铁电存储器单元106且监测比较器542的输出DATA2而确定所选择的铁电存储器单元是处于极化状态P1(+PR1)还是极化状态P2(-PR1)中。如果DATA2在时间t3处切换到逻辑1，那么所选择的铁电存储器单元106处于极化状态P2(-PR1)中。如果期望铁电存储器单元106在感测操作后继续处于极化状态P2(-PR1)中，那么接着可将铁电存储器单元106偏置到临界电压VCR2而将铁电存储器单元106的极化切换回极化状态P2(这是因为感测到铁电存储器单元106将极化切换到状态P1)。然而，如果DATA2仍然处于逻辑0，那么所选择的铁电存储器单元106处于极化状态P1中。接着，铁电存储器单元106可根据需要留在极化状态P1(+PR1)中。
类似于上文参考图5A及5B所论述的感测电路550，可仅使用感测电路540(而非感测电路550)来确定所选择的铁电存储器单元106的极化状态。因此，在一些实施例中，虚拟接地感测电路500可仅包含虚拟接地电路530及感测电路540。在此类实施例中，跟随器电路534的晶体管Q2的漏极可操作地耦合到低电压电势电力供应器VSS(以虚线展示)。如先前所论述，虚拟接地感测电路500可包含感测电路540及感测电路550两者。
图6A及6B说明根据本发明的实施例的感测电路550'及相关电压电势图。图6A是可取代图5A的虚拟接地感测电路500的感测电路550的感测电路550'的示意图。图6B说明分别为图6A的感测电路550'的电压电势VSN1、DATA 1的图630、640。
共同参考图5A及6A，感测电路550'可类似于感测电路550，除了感测电路550'可经配置以检测由于多电平极化方案(例如，可使用极化状态P1、P2、P3、P4等等)中的极化变化而发射的电荷ΔQ外。尽管本论述涉及使用极化电平P1、P2、P3及P4(分别对应于极化电平+PR1、-PR1、+PR2及–PR2)的两位感测方案，但本发明不限制于此。举例来说，可使用包含极化电平P1、P2、P3、P4、P5及P6的三位方案及可使用四位方案等等，只要铁电存储器单元106展现归因于施加到其的不同临界电压的多电平铁电状态。
感测电路550'可包含比较器552'、数/模转换器(DAC)610及锁存器网络620。比较器552'的非反相输入可操作地耦合到感测节点SN1，类似于图5的感测电路550的比较器552。因此，比较器552'的非反相输入可操作地耦合到图5A的跟随器电路534的晶体管Q2的漏极。
DAC 610的输入可经配置以(例如，从图4的偏置电路410、从存储器控制器等等)接收数字信号BITS1。DAC 610的输出可操作地耦合到比较器552'的反相输入。
锁存器网络620可包含锁存器，所述锁存器中的每一者经配置以存储数字位。如果数字信号BITS1包含两个位，那么锁存器网络620可包含至少两个锁存器。如果数字信号BITS2包含三个位，那么锁存器网络620可包含至少三个锁存器等等。锁存器网络620的输入可经配置以接收数字信号BITS1。因此，锁存器网络620的输入可操作地耦合到DAC 610的输入。锁存器网络620也可包含时钟输入时钟输入可操作地耦合到比较器552'的输出。因此，锁存器网络620可经配置以存储当比较器552的输出从高切换到低时由BITS1施加到锁存器网络620的输入的数字位。
数字信号BITS1可包含数字位信号(例如，两位信号、三位信号、四位信号等等)的总线。在感测操作期间，数字信号BITS1可从低数字值变为高数字值。因此，DAC 610的输出可提供从低电压电势电平步升到高电压电势电平的电压信号VREF1'。
现在共同参考图5A、5B、6A及6B，包含感测电路550'的虚拟接地感测电路500可执行感测操作。对应于VBL、CTRL1及VWL的图5B的图560、562及564针对多电平极化方案是相同的。然而，B/L BIAS及W/L BIAS可经选择以将对应于具有最高量值及负定向(例如，-VCR2)的极化电平的临界电压电势施加到所选择的铁电存储器单元106。举非限制性实例，在两位极化方案中，P4(-PR2)极化电平具有最高量值及负极性(除P1(+PR1)、P2(–PR1)、P3(+PR2)及P4(-PR2)外)。因此，B/L BIAS及W/L BIAS可经选择以将临界电压电势-VCR2施加到所选择的铁电存储器单元106。
当将临界电压电势-VCR2施加到所选择的铁电存储器单元106时，所选择的铁电存储器单元106可切换到极化状态P4(-PR2)，除非所选择的铁电存储器单元106已处于极化状态P4中。因此，当将临界电压电势-VCR2施加到所选择的铁电存储器单元106时，如果存在极化状态的改变，那么可从所选择的铁电存储器单元106发射电荷ΔQ。从所选择的铁电存储器单元106发射的电荷ΔQ的量值可取决于铁电存储器单元106是否从极化状态P1切换到P4(ΔQP1)、从极化状态P2切换到P4(ΔQP2)或从极化状态P3切换到P4(ΔQP3)而不同。
如先前参考图5B所论述，感测电路550′的感测节点SN1处的电压变化ΔVSN1可归因于由所选择的铁电存储器单元106发射的任何电荷ΔQ而比位线102上的电压变化△VBL大CBL/CSN1倍。感测节点SN1处的电压ΔVSN1在从极化状态P1(+PR1)到P4(-PR2)的切换中的变化可为ΔQP1/CSN1，在从极化状态P2(-PR1)到P4(-PR2)的切换中的变化可为ΔQP2/CSN1，在从极化状态P3(+PR2)到P4(-PR2)的切换中的变化可为ΔQP3/CSN1，且如果极化状态留在P4(-PR2)处时无变化。图6B的图630说明针对当施加临界电压-VCR2时所选择的存储器单元106所处的不同极化状态P1、P2、P3、P4中的每一者在时间t2处发生的VSN1的变化(当将临界电压电势-VCR2施加到所选择的铁电存储器单元106时)。如图630中所说明，从极化状态P3切换到P4导致VSN1的最大变化。从P1切换到P4导致VSN1的较小变化。从P2切换到P4仍然导致VSN1的较小变化。当然，留在P4中导致VSN1无变化。
在将临界电压-VCR2施加到所选择的铁电存储器单元106后，数字信号BITS1可从低变高。因此，VREF1'可展现步进图案，如图630中所展示。VREF1'的步进图案中的每一步阶可与驱动DAC 610的BITS1的不同数字值相关联。举非限制性实例，数字00可与第一步阶相关联，数字01可与第二步阶相关联，数字10可与第三步阶相关联，且数字11可与第四步阶相关联。只要VREF1'的步阶大小大约等于VSN1的不同可能的电压电平之间的距离(由于当响应于所选择的铁电存储器单元106的极化状态中的变化而发射不同电荷时VSN1中的不同电压变化)，BITS1的不同数字信号(例如，00、01、10、11)也可与不同极化状态P1、P2、P3、P4相关联(例如，P4可与00相关联，P2可与01相关联，P1可与10相关联，且P3可与11相关联)。
如图630中所说明，如果所选择的铁电存储器单元106处于极化状态P4中，那么VREF1'可在时间tP4处与VSN1相交。此外，如果所选择的铁电存储器单元106处于极化状态P2中，那么VREF1'可在时间tP2处与VSN1相交。此外，如果所选择的铁电存储器单元106处于极化状态P1中，那么VREF1'可在时间tP1处与VSN1相交。另外，如果所选择的铁电存储器单元106处于极化状态P3中，那么VREF1'可在时间tP3处与VSN1相交。因此，经配置以比较VREF1'与VSN1的比较器552'的输出DATA1在不同时间处取决于所选择的铁电存储器单元106的极化状态而从逻辑1切换到逻辑0，如图640中所说明。
当比较器552'的输出DATA1切换到逻辑0时，锁存器网络620可存储在锁存器网络620的输入处断言的数字信号BITS1，此数字信号BITS1与驱动DAC 610(及因此驱动VREF1')的数字信号BITS1相同。因此，在图6B的实例中，如果所选择的铁电存储器单元106的极化状态处于P4，那么锁存器网络620将存储00。此外，如果极化状态为P2，那么锁存器网络620将存储01。如果极化状态为P1，那么锁存器网络620将存储10。如果极化状态为P3，那么锁存器网络620将存储11。因此，通过施加临界电压-VCR2且拂掠数字信号BITS1且读取由锁存器网络620存储的数据，可确定所选择的铁电存储器单元106处于哪个数据状态。
当然，此感测操作将所选择的铁电存储器单元106切换到极化状态P4，此与所选择的铁电存储器单元106之前所处的极化状态无关。因此，如果期望保存存储于所选择的铁电存储器单元106中的数据，那么可通过施加对应临界电压VCR1、-VCR1、VCR2、-VCR2而将与数字信号00、01、10、11相关联的极化状态重新施加到所选择的铁电存储器单元106。
在一些实施例中，数字信号BITS1也可从高拂掠到低而非从低拂掠到高。
在一些实施例中，参考电压VREF1的步阶可比VSN1的差异更小，而非取决于所选择的铁电存储器单元106的不同极化状态而使用大约等于VSN1的差异的参考电压VREF1的步阶。在此类实施例中，数字信号BITS1可包含比存储于铁电存储器单元106中的更多位，且仅BITS1中的位的可能组合的部分可对应于铁电存储器单元106的不同极化状态。
在一些实施例中，比较器552′可代替地将线性地从低拂掠到高或从高拂掠到低的模拟参考电压与VSN1作比较，且可将模拟参考电压施加到模/数转换器，接着所述模拟参考电压将对应于模拟电压的数字信号提供到锁存器网络620。比较器552′的输出可时控锁存器网络620以存储对应于切换所述比较器的模拟电压值的数字值。在此配置中，可将数字值指派到不同极化状态，此类似于关于图6A及6B所论述的实例。
在一些实施例中，可使用用于感测VSN1的“平行”感测方案。举例来说，多个比较器中的每一者可经配置以比较VSN1与数个不同参考电压的不同者，每一参考电压经选择以对应于不同数据状态00、01、10、11。通过分析比较器的输出(例如，观察哪些比较器切换)，可确定极化状态(且因此确定对应数据状态)。也可在本发明的范围内预期其它感测电路配置。
图7A及7B根据本发明的实施例说明感测电路540′的实施例。图7A是可取代图5A的虚拟接地感测电路500的感测电路540的感测电路540′的示意图。图7B说明图7A的感测电路540′的电压电势的图770、780。
共同参考图5A及7A，感测电路540′可与上文参考图6A论述的感测电路550′互补(即，经配置以检测汲集到所选择的铁电存储器单元的电荷而非从所选择的铁电存储器单元106发射的电荷，如具有感测电路550′的情形)。感测电路540′可类似于感测电路540，除感测电路540′可经配置以由于多电平极化方案(例如，可使用极化状态P1、P2、P3、P4等等)中的极化变化而检测汲集的电荷ΔQ外。尽管本发明涉及使用极化状态P1、P2、P3及P4(分别对应于极化电平+PR1、-PR1、+PR2及–PR2)的两位感测方案，但本发明不限制于此。举例来说，可使用包含极化电平P1、P2、P3、P4、P5及P6的三位方案及可使用四位方案等等，只要铁电存储器单元106展现归因于施加到其的不同临界电压的多电平铁电状态。
感测电路540′可包含比较器542′、数/模转换器(DAC)750及锁存器网络760。比较器542′的反相输入可操作地耦合到感测节点SN2，类似于图5A的感测电路540的比较器542。因此，比较器542′的反相输入可操作地耦合到图5A的跟随器电路534的晶体管Q1的漏极。
DAC 750的输入可经配置以(例如，从图4的偏置电路410、从存储器控制器等等)接收数字信号BITS2。DAC 750的输出可操作地耦合到比较器542′的反相输入。
锁存器网络760可包含锁存器，所述锁存器中的每一者经配置以存储数字位。如果数字信号BITS2包含两个位，那么锁存器网络760可包含至少两个锁存器。如果数字信号BITS2包含三个位，那么锁存器网络760可包含至少三个锁存器等等。锁存器网络760的输入可经配置以接收数字信号BITS2。因此，锁存器网络760的输入可操作地耦合到DAC 750的输入。锁存器网络760还可包含时钟输入时钟输入可操作地耦合到比较器542′的输出。因此，锁存器网络760可经配置以存储当比较器542′的输出从高切换到低时由BITS2施加到锁存器网络760的输入的数字位。
数字信号BITS2可包含数字位信号(例如，两位信号、三位信号、四位信号等等)的总线。在感测操作期间，数字信号BITS2可从高数字值变为低数字值。因此，DAC 750的输出可提供从高电压电势电平步降到低电压电势电平的电压信号VREF2′。
现在共同参考图5A、5C、7A及7C，包含感测电路540′的虚拟接地感测电路500可执行感测操作。对应于VBL、CTRL2及VWL的图5C的图570、572及574针对多电平极化方案是相同的。然而，B/L BIAS及W/L BIAS可经选择以将对应于具有最高量值及正定向(例如，VCR2)的极化电平的临界电压电势施加到所选择的铁电存储器单元106。举非限制性实例，在两位极化方案中，P3(+PR2)极化电平具有最高量值及正极性(除P1(+PR1)、P2(–PR1)、P3(+PR2)及P4(-PR2)外)。因此，B/L BIAS及W/L BIAS可经选择以将临界电压电势VCR2(图2A及2B)施加到所选择的铁电存储器单元106。
当将临界电压电势VCR2施加到所选择的铁电存储器单元106时，所选择的铁电存储器单元106可切换到极化状态P3(+PR2)，除非所选择的铁电存储器单元106已处于极化状态P3中。因此，当将临界电压电势VCR2施加到所选择的铁电存储器单元106时，如果存在极化状态的改变，那么电荷ΔQ可汲集到所选择的铁电存储器单元106。汲集到所选择的铁电存储器单元106的电荷ΔQ的量值可取决于铁电存储器单元106是否从极化状态P1切换到P3(ΔQP1)、从极化状态P2切换到P3(ΔQP2)或从极化状态P4切换到P3(ΔQP4)而不同。
如先前参考图5C所论述，相较于位线102上的电压变化ΔVBL，感测电路540′的感测节点SN2处的电压变化ΔVSN2可归因于汲集到所选择的铁电存储器单元106的任何电荷ΔQ而改变CBL/CSN2倍。感测节点SN2处的电压ΔVSN2在从极化状态P1(+PR1)到P3(+PR2)的切换中的变化可为ΔQP1/CSN2，在从极化状态P2(-PR1)到P3(+PR2)的切换中的变化可为ΔQP2/CSN2，在从极化状态P4(-PR2)到P3(+PR2)的切换中的变化可为ΔQP4/CSN2，且如果极化状态留在P3(+PR2)处时无变化。图7B的图770说明针对当施加临界电压VCR2时所选择的存储器单元106所处的不同极化状态P1、P2、P3、P4中的每一者在时间t2处发生的VSN2的变化(当将临界电压电势VCR2施加到所选择的铁电存储器单元106时)。如图770中所说明，从极化状态P4(-PR2)切换到P3(+PR2)导致VSN2中的最大变化。从P2(-PR1)切换到P3(+PR2)导致VSN2的较小变化。从P1(+PR1)切换到P3(+PR2)仍然导致VSN2的较小变化。当然，留在P3(+PR2)中导致VSN2无变化。
在将临界电压VCR2施加到所选择的铁电存储器单元106后，数字信号BITS2可从高变低。因此，VREF2′可展现步进图案，如图770中所展示。VREF2′的步进图案中的每一步阶可与驱动DAC 610的BITS2的不同数字值相关联。举非限制性实例，数字11可与第一步阶相关联，数字10可与第二步阶相关联，数字01可与第三步阶相关联，且数字00可与第四步阶相关联。只要VREF2′的步阶大小大约等于VSN2的不同可能的电压电平之间的距离(由于当响应于所选择的铁电存储器单元106的极化状态中的变化而汲集不同电荷时VSN2中的不同电压变化)，BITS2的不同数字信号(例如，00、01、10、11)也可与不同极化状态P1、P2、P3、P4相关联(例如，P3可与11相关联，P1可与10相关联，P2可与01相关联，且P3可与00相关联)。
如图770中所说明，如果所选择的铁电存储器单元106处于极化状态P3(+PR2)中，那么VREF2′可在时间tP3处与VSN2相交。此外，如果所选择的铁电存储器单元106处于极化状态P1(+PR1)中，那么VREF2′可在时间tP1处与VSN2相交。此外，如果所选择的铁电存储器单元106处于极化状态P2(-PR1)中，那么VREF2′可在时间tP2处与VSN2相交。另外，如果所选择的铁电存储器单元106处于极化状态P4(+PR1)中，那么VREF2′可在时间tP4处与VSN2相交。因此，经配置以比较VREF2′与VSN2的比较器542′的输出DATA2在不同时间处取决于所选择的铁电存储器单元106的极化状态而从逻辑1切换到逻辑0，如图780中所说明。
当比较器542′的输出DATA2切换到逻辑0时，锁存器网络760可存储在锁存器网络760的输入处断言的数字信号BITS2，此数字信号BITS2与驱动DAC 750(及因此驱动VREF2′)的数字信号BITS2相同。因此，在图7B的实例中，如果所选择的铁电存储器单元106的极化状态处于P3(+PR2)，那么锁存器网络760将存储数字11。此外，如果极化状态为P1(+PR1)，那么锁存器网络760将存储数字10。如果极化状态为P2(-PR1)，那么锁存器网络760将存储数字01。如果极化状态为P4(-PR2)，那么锁存器网络760将存储数字00。因此，通过施加临界电压VCR2、拂掠数字信号BITS2且读取由锁存器网络760存储的数据，可确定所选择的铁电存储器单元106处于哪个极化状态P1、P2、P3、P4。
当然，此感测操作将所选择的铁电存储器单元106切换到极化状态P3(+PR2)，此与所选择的铁电存储器单元106之前所处的极化状态无关。因此，如果期望保存存储于所选择的铁电存储器单元106中的数据，那么可通过施加对应临界电压VCR1、-VCR1、VCR2、-VCR2而将与数字信号00、01、10、11相关联的经感测的极化状态重新施加到所选择的铁电存储器单元106。
图8是执行所选择的铁电存储器单元106的感测操作的方法的简化流程图800。共同参考图4、5A、6A、7A及8，在操作810中，所述方法可包含：将第一偏置电压电势(例如，B/LBIAS′)处的虚拟接地提供到可操作地耦合到处于极化状态(例如，对应于相应极化电平+PR1、-PR1、+PR2、-PR2等等的P1、P2、P3、P4等等中的一者)的所选择的铁电存储器单元106的导线(例如，位线102、字线104)。
在操作820中，所述方法可包含：将第二偏置电压电势(例如，W/L BIAS)施加到可操作地耦合到所述所选择的铁电存储器单元106的另一导线(例如，位线102及字线104的另一者)。第一偏置电压电势及第二偏置电压电势可经选择以将临界电压电势VCR1、-VCR1、VCR2、-VCR2等等施加到所选择的铁电存储器单元106。
在操作830中，所述方法可包含：如果所选择的铁电存储器单元106切换到另一极化状态P1、P2、P3、P4(分别对应于极化电平+PR1、-PR1、+PR2、-PR2)，那么将导线(例如，102、104)可操作地耦合到具有感测节点电容CSN1、CSN2的感测电路540、540′、550、550′的感测节点SN1、SN2。
在操作840中，所述方法可包含：将感测节点SN1、SN2处的电压电势VSN1、VSN2与参考电压电势VREF1、VREF1′、VREF2、VREF2′作比较以确定所选择的铁电存储器单元106的极化状态。
在操作850中，所述方法可包含：如果所选择的铁电存储器单元106切换到另一极化状态，那么将所选择的铁电存储器单元106重新编程到极化状态。
在一些实施例中，方法包含：将第一偏置电压电势处的虚拟接地提供到可操作地耦合到处于第一极化状态的所选择的铁电存储器单元的导线。所述方法还包含：将偏置电压电势施加到可操作地耦合到所选择的铁电存储器单元的另一导线。所述第一偏置电压电势及所述第二偏置电压电势经选择以将临界电压施加到所选择的铁电存储器单元。所述方法还包含：如果铁电存储器单元切换到第二极化状态那么将导线可操作地耦合到具有感测节点电容的感测电路的感测节点。所述方法进一步包含：将感测节点处的感测节点电压电势与参考电压电势作比较以确定第一极化状态。在一些实施例中，所述方法包含：在锁存器中存储对应于经确定的第一极化状态的数据；且在执行感测操作之后将所述所选择的铁电存储器单元复位为第一极化状态。在一些实施例中，所述方法包含：在感测操作期间将参考电压电势从低电压电势拂掠到高电压电势。在一些实施例中，将参考电压电势从低电压电势拂掠到高电压电势包含：将参考电压电势以步进图案从低电压电势拂掠到高电压电势。在一些实施例中，将参考电压电势从低电压电势拂掠到高电压电势包含：将参考电压电势线性地从低电压电势拂掠到高电压电势。
在一些实施例中，操作电***的方法包含：利用偏置电路将临界电压电势通过一对导线施加到铁电存储器单元阵列中的所选择的铁电存储器单元，所述对导线可操作地耦合到所述所选择的铁电存储器单元。临界电压电势经选择以使得所选择的铁电存储器单元从第一极化状态切换到第二极化状态。所述方法还包含：如果所选择的铁电存储器单元从第一极化状态切换到第二极化状态，那么利用可操作地耦合到一对导线中的一者的虚拟接地感测电路使得汲集到所选择的铁电存储器单元且从所选择的铁电存储器单元发射中的至少一者的电荷放电到感测节点。所述感测节点具有小于所述对导线中的一者的电容的感测节点电容。在一些实施例中，所述方法可进一步包括：响应于检测放电到感测节点的电荷而确定所选择的铁电存储器单元处于第一极化状态。在一些实施例中，所述方法可进一步包含：响应于检测感测节点处的电荷零变化而确定所选择的铁电存储器单元处于第二极化状态。在一些实施例中，所述方法可进一步包含：响应于检测放电到感测节点的不同电荷而确定所选择的铁电存储器单元处于不同于第一极化状态及第二极化状态的第三极化状态。
图9是包含存储器装置910的计算装置900的简化框图，存储器装置910包含图4的控制电路400。计算装置900可包含：处理电路920，其可操作地耦合到存储器装置910；一或多个输入装置940；及一或多个输出装置950。存储器装置910可包含可操作地耦合到控制电路400的存储器单元(例如，图1的铁电存储器单元106)的阵列100。控制电路400可包含虚拟接地感测电路(VGSC)500，如本文先前所论述。处理电路920可经配置以执行存储于阵列100中的计算机可读指令。
输入装置940可包含键盘、鼠标、跟踪垫、麦克风、触摸屏幕、其它输入装置及其组合。输出装置950可包含电子显示器(例如，触摸屏幕)、声换能器、发光二极管、其它输出装置及其组合。输入装置940及输出装置可经配置以使得计算装置900的用户能够与计算装置交互。
在一些实施例中，计算装置包含存储器装置。所述存储器装置包含铁电存储器单元阵列及控制电路，所述控制电路包含虚拟接地感测电路。所述虚拟接地感测电路经配置以可操作地耦合到铁电存储器单元阵列的铁电存储器单元。所述虚拟接地感测电路经配置以将虚拟接地提供到可操作地耦合到所选择的铁电存储器单元的导线且响应于所选择的铁电存储器单元从第一极化状态切换到第二极化状态而选择性地将所述导线放电到感测电路的感测节点。所述感测节点具有小于所述导线的电容的感测节点电容。所述计算装置还包含可操作地耦合到存储器装置的处理电路。所述处理电路经配置以执行存储于所述存储器装置的阵列中的计算机可读指令。在一些实施例中，所述计算装置包含可操作地耦合到所述处理电路的至少一个输入装置及至少一个输出装置。所述至少一个输入装置及所述至少一个输出装置经配置以使得计算装置的用户能够与所述计算装置交互。
尽管已结合图来描述某些说明性实施例，但所属领域的一般技术人员将认识到且了解由本发明涵盖的实施例不限制于本文明确展示及描述的那些实施例。确切来说，可在不违背由本发明涵盖的实施例的范围的情况下对本文描述的实施例作出例如下文主张的包含合法等效物的许多增添、删除及修改。另外，所揭示的一个实施例中的特征可与另一所揭示的实施例的特征组合且同时仍然被本发明涵盖。

Claims (25)

1.一种执行所选择的铁电存储器单元的感测操作的方法，所述方法包括：
将第一偏置电压电势处的虚拟接地提供到可操作地耦合到处于第一极化状态的所述所选择的铁电存储器单元的第一导线；
将第二偏置电压电势施加到可操作地耦合到所述所选择的铁电存储器单元的第二导线，其中所述第一偏置电压电势及所述第二偏置电压电势经选择以将临界电压施加到所述所选择的铁电存储器单元；
响应于所述所选择的铁电存储器单元从所述第一极化状态切换到第二极化状态，将所述第一导线可操作地耦合到具有感测节点电容的感测电路的感测节点；及
将所述感测节点处的感测节点电压电势与参考电压电势作比较以确定所述第一极化状态。
2.一种执行所选择的铁电存储器单元的感测操作的方法，所述方法包括：
将第一偏置电压电势处的虚拟接地提供到可操作地耦合到处于第一极化状态的所述所选择的铁电存储器单元的第一导线；
将第二偏置电压电势施加到可操作地耦合到所述所选择的铁电存储器单元的第二导线，其中所述第一偏置电压电势及所述第二偏置电压电势经选择以将临界电压施加到所述所选择的铁电存储器单元；
响应于所述所选择的铁电存储器单元从所述第一极化状态切换到第二极化状态，将所述第一导线可操作地耦合到具有感测节点电容的感测电路的感测节点；
比较所述感测节点处的感测节点电压电势与参考电压电势以确定所述第一极化状态；及
在锁存器中存储对应于所述经确定的第一极化状态的数据，且在执行所述感测操作之后将所述所选择的铁电存储器单元复位为所述第一极化状态。
3.根据权利要求1所述的方法，其进一步包括在所述感测操作期间将所述参考电压电势从低电压电势拂掠到高电压电势。
4.根据权利要求3所述的方法，其中将所述参考电压电势从所述低电压电势拂掠到所述高电压电势包括：将所述参考电压电势以步进图案从所述低电压电势拂掠到高电压电势。
5.根据权利要求3所述的方法，其中将所述参考电压电势从所述低电压电势拂掠到所述高电压电势包括：将所述参考电压电势线性地从所述低电压电势拂掠到所述高电压电势。
6.根据权利要求1所述的方法，其中将所述感测节点电压电势与所述参考电压电势作比较包括：将所述感测节点电压电势与多个不同参考电压电势作比较而确定所述第一极化状态。
7.一种存储器感测***，其包括：
存储器单元阵列，所述存储器单元阵列中的每一存储器单元包含第一电极及第二电极且经配置以当跨越所述第一电极及所述第二电极施加临界电压电势时从第一数据状态转变到第二数据状态；及
控制电路，其可操作地耦合到所述存储器单元阵列，所述控制电路包含：
偏置电路，其经配置以通过将第一偏置电压电势提供到所选择的存储器单元的所述第一电极且将第二偏置电压电势提供到所述所选择的存储器单元的所述第二电极而将所述临界电压电势施加到所述存储器单元阵列的所述所选择的存储器单元；及
虚拟接地感测电路，其在所述偏置电路与所述第二电极之间可操作地耦合，所述虚拟接地感测电路经配置以：
将所述第二偏置电压电势从所述偏置电路中继到所述第二电极；
充当可操作地耦合到所述第二电极的虚拟接地；
响应于所述存储器单元从所述第一数据状态转变到所述第二数据状态，选择性地使得所述第二电极放电到第一感测节点；且
将所述第一感测节点的感测节点电压电势与参考电压电势作比较以确定所述所选择的存储器单元所处的数据状态。
8.根据权利要求7所述的存储器感测***，其中所述存储器单元阵列中的所述存储器单元的至少一部分包含所述第一电极与所述第二电极之间的铁电材料。
9.根据权利要求8所述的存储器感测***，其中所述铁电材料包括选自由以下各者组成的群组的至少一种材料：锆钛酸铅PZT、钽酸锶铋SBT、钛酸镧铋BLT、钛酸铅及钛酸钡。
10.根据权利要求7所述的存储器感测***，其中所述虚拟接地感测电路包括：
运算放大器，其具有经配置以接收第二偏置电压电势的非反相输入；
跟随器电路，其包含n-MOS晶体管及p-MOS晶体管，其中：
所述n-MOS晶体管的源极可操作地耦合到所述p-MOS晶体管的源极、所述运算放大器的反相输入及所述存储器单元的所述第二电极中的每一者；
所述n-MOS晶体管的漏极可操作地耦合到高电压电势电源；
所述p-MOS晶体管的漏极电容耦合到低电压电势电源；且
所述n-MOS晶体管的栅极及所述p-MOS晶体管的栅极两者都可操作地耦合到所述运算放大器的输出；及
比较器，其经配置以将所述p-MOS晶体管的所述漏极的漏极电压电势与参考电压电势作比较。
11.根据权利要求10所述的存储器感测***，其中所述p-MOS晶体管的所述漏极通过寄生电容而电容耦合到所述低电压电势电源。
12.根据权利要求10所述的存储器感测***，其中所述控制电路进一步包括经配置以选择性地将所述n-MOS晶体管的所述源极可操作地耦合到所述存储器单元的所述第二电极的位线解码器。
13.根据权利要求7所述的存储器感测***，其中所述虚拟接地感测电路进一步经配置以：
响应于所述存储器单元从所述第二数据状态转变到所述第一数据状态，将所述第二电极放电到第二感测节点；及
比较所述第二感测节点的感测节点电压电势与参考电压电势以确定所述所选择的存储器单元所处的数据状态。
14.一种虚拟接地感测电路，其包括：
至少一个感测电路，其经配置以将参考电压电势与至少一个感测电路的第一感测节点的感测节点电压电势相比较，所述第一感测节点具有感测节点电容；以及
虚拟接地电路，其可操作地耦合到所述至少一个感测电路且经配置以：
将第一偏置电压电势处的虚拟接地提供到可操作地耦合到所选择的铁电存储器单元的导线；且
响应于所述所选择的铁电存储器单元从第一极化状态变为第二极化状态而将所述导线选择性地放电到所述至少一个感测电路的所述第一感测节点。
15.根据权利要求14所述的虚拟接地感测电路，其中所述至少一个感测电路包含经配置以选择性地将所述第一感测节点可操作地耦合到功率电压电势的晶体管。
16.根据权利要求15所述的虚拟接地感测电路，其中所述晶体管经配置以在所述所选择的铁电存储器单元的感测操作期间将所述第一感测节点与所述功率电压电势隔离。
17.根据权利要求14所述的虚拟接地感测电路，其中所述至少一个感测电路经配置以检测当所述所选择的铁电存储器单元从所述第一极化状态变为所述第二极化状态时由所述所选择的铁电存储器单元发射的电荷。
18.根据权利要求14所述的虚拟接地感测电路，其中所述至少一个感测电路经配置以检测响应于所述所选择的铁电存储器单元从所述第一极化状态变为所述第二极化状态而汲集到所述所选择的铁电存储器单元的电荷。
19.根据权利要求14所述的虚拟接地感测电路，其中所述第一极化状态及所述第二极化状态对应于一位单电平极化方案中的数据状态。
20.根据权利要求19所述的虚拟接地感测电路，其中所述第一极化状态对应于数字逻辑“1”及数字逻辑“0”中的一者，且所述第二极化状态对应于所述数字逻辑“1”及所述数字逻辑“0”中的另一者。
21.根据权利要求14所述的虚拟接地感测电路，其中所述第一极化状态及所述第二极化状态对应于多位多电平极化方案中的数据状态。
22.根据权利要求21所述的虚拟接地感测电路，其中所述第一极化状态及所述第二极化状态对应于两位多电平极化方案中的数据状态。
23.根据权利要求14所述的虚拟接地感测电路，其中所述感测节点电容小于所述导线的电容。
24.根据权利要求14所述的虚拟接地感测电路，其中所述感测节点电容包括寄生电容。
25.根据权利要求14所述的虚拟接地感测电路，其中所述虚拟接地电路进一步经配置以：
响应于所述所选择的铁电存储器单元从第二极化状态变到第一极化状态，选择性地将所述导线放电到第二感测节点；及
比较所述第二感测节点的感测节点电压电势与参考电压电势以确定所述所选择的存储器单元所处的数据状态。
CN201680028734.8A 2015-05-20 2016-05-10 虚拟接地感测电路及相关装置、***及方法 Active CN107636763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910488927.7A CN110349601A (zh) 2015-05-20 2016-05-10 虚拟接地感测电路及相关装置、***及方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/717,471 2015-05-20
US14/717,471 US9786346B2 (en) 2015-05-20 2015-05-20 Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
PCT/US2016/031622 WO2016186898A1 (en) 2015-05-20 2016-05-10 Virtual ground sensing circuitry and related devices, systems, and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910488927.7A Division CN110349601A (zh) 2015-05-20 2016-05-10 虚拟接地感测电路及相关装置、***及方法

Publications (2)

Publication Number Publication Date
CN107636763A CN107636763A (zh) 2018-01-26
CN107636763B true CN107636763B (zh) 2019-07-02

Family

ID=57320313

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680028734.8A Active CN107636763B (zh) 2015-05-20 2016-05-10 虚拟接地感测电路及相关装置、***及方法
CN201910488927.7A Pending CN110349601A (zh) 2015-05-20 2016-05-10 虚拟接地感测电路及相关装置、***及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910488927.7A Pending CN110349601A (zh) 2015-05-20 2016-05-10 虚拟接地感测电路及相关装置、***及方法

Country Status (8)

Country Link
US (7) US9786346B2 (zh)
EP (1) EP3298609B1 (zh)
JP (3) JP6337216B1 (zh)
KR (1) KR101873184B1 (zh)
CN (2) CN107636763B (zh)
SG (3) SG10201805582UA (zh)
TW (1) TWI603326B (zh)
WO (1) WO2016186898A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786346B2 (en) 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
US9734886B1 (en) 2016-02-01 2017-08-15 Micron Technology, Inc Cell-based reference voltage generation
US9792973B2 (en) 2016-03-18 2017-10-17 Micron Technology, Inc. Ferroelectric memory cell sensing
US10192606B2 (en) 2016-04-05 2019-01-29 Micron Technology, Inc. Charge extraction from ferroelectric memory cell using sense capacitors
US9786345B1 (en) * 2016-09-16 2017-10-10 Micron Technology, Inc. Compensation for threshold voltage variation of memory cell components
US10319420B2 (en) 2017-04-10 2019-06-11 Sandisk Technologies Llc Sense amplifier with non-ideality cancellation
US10153022B1 (en) 2017-06-09 2018-12-11 Micron Technology, Inc Time-based access of a memory cell
US10153021B1 (en) * 2017-06-09 2018-12-11 Micron Technology, Inc. Time-based access of a memory cell
KR102491606B1 (ko) 2018-01-09 2023-01-26 삼성전자주식회사 커맨드 세트 기반 리플레이를 통해 수행 정보를 수집하는 프로세서 장치
US10607676B2 (en) * 2018-04-25 2020-03-31 Micron Technology, Inc. Sensing a memory cell
US11127449B2 (en) 2018-04-25 2021-09-21 Micron Technology, Inc. Sensing a memory cell
US10885963B2 (en) * 2018-12-14 2021-01-05 Intel Corporation Ferroelectric memory-based synapses
US10923180B2 (en) * 2018-12-26 2021-02-16 Micron Technology, Inc. Sensing techniques using a charge transfer device
US10726917B1 (en) * 2019-01-23 2020-07-28 Micron Technology, Inc. Techniques for read operations
US10832754B1 (en) * 2019-06-06 2020-11-10 Micron Technology, Inc. Current monitor for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118384A (ja) * 1999-10-21 2001-04-27 Oki Electric Ind Co Ltd 強誘電体メモリ
CN1571067A (zh) * 2003-02-04 2005-01-26 三洋电机株式会社 铁电体存储器

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530668A (en) 1995-04-12 1996-06-25 Ramtron International Corporation Ferroelectric memory sensing scheme using bit lines precharged to a logic one voltage
JPH09185890A (ja) * 1996-01-08 1997-07-15 Hitachi Ltd 強誘電体記憶装置
WO1999000798A1 (fr) 1997-06-27 1999-01-07 Matsushita Electronics Corporation Dispositif a memoire ferroelectrique et son procede de commande
KR100275336B1 (ko) 1997-12-24 2000-12-15 김영환 강유전체 메모리 장치의 기준전압발생기
JP2000137988A (ja) 1998-10-30 2000-05-16 Oki Electric Ind Co Ltd 強誘電体メモリ
JP3336985B2 (ja) 1999-01-29 2002-10-21 日本電気株式会社 半導体記憶装置
JP3728194B2 (ja) * 2000-09-26 2005-12-21 沖電気工業株式会社 読み出し回路
JP3866913B2 (ja) * 2000-11-21 2007-01-10 富士通株式会社 半導体装置
NO20010968A (no) 2001-02-26 2002-07-15 Thin Film Electronics Asa Ikke-destruktiv utlesing
US6611448B2 (en) * 2001-07-30 2003-08-26 Intel Corporation Ferroelectric memory and method for reading the same
US6504750B1 (en) 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
US6529398B1 (en) 2001-09-27 2003-03-04 Intel Corporation Ferroelectric memory and method for reading the same
EP1304701A1 (en) * 2001-10-18 2003-04-23 STMicroelectronics S.r.l. Sensing circuit for ferroelectric non-volatile memories
US6574135B1 (en) * 2002-04-19 2003-06-03 Texas Instruments Incorporated Shared sense amplifier for ferro-electric memory cell
GB2390201A (en) * 2002-06-27 2003-12-31 Seiko Epson Corp Charge integrating sense amplifier
US6920060B2 (en) * 2002-08-14 2005-07-19 Intel Corporation Memory device, circuits and methods for operating a memory device
US6771200B2 (en) 2003-04-03 2004-08-03 Atmel Corporation DAC-based voltage regulator for flash memory array
US6856534B2 (en) 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
KR100499631B1 (ko) 2002-11-08 2005-07-05 주식회사 하이닉스반도체 강유전체 메모리 장치
US6891768B2 (en) 2002-11-13 2005-05-10 Hewlett-Packard Development Company, L.P. Power-saving reading of magnetic memory devices
JP2004178734A (ja) 2002-11-28 2004-06-24 Sanyo Electric Co Ltd メモリ装置
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
US6873543B2 (en) * 2003-05-30 2005-03-29 Hewlett-Packard Development Company, L.P. Memory device
US6795359B1 (en) * 2003-06-10 2004-09-21 Micron Technology, Inc. Methods and apparatus for measuring current as in sensing a memory cell
KR100546179B1 (ko) * 2003-07-30 2006-01-24 주식회사 하이닉스반도체 멀티비트 제어 기능을 갖는 불휘발성 강유전체 메모리 장치
KR100568861B1 (ko) * 2003-12-15 2006-04-10 삼성전자주식회사 레퍼런스 전압 발생 회로를 갖는 강유전체 메모리 장치
US6970371B1 (en) * 2004-05-17 2005-11-29 Texas Instruments Incorporated Reference generator system and methods for reading ferroelectric memory cells using reduced bitline voltages
US7193881B2 (en) 2004-07-01 2007-03-20 Thin Film Electronics Asa Cross-point ferroelectric memory that reduces the effects of bit line to word line shorts
US7236415B2 (en) 2004-09-01 2007-06-26 Micron Technology, Inc. Sample and hold memory sense amplifier
DE102004056911B4 (de) 2004-11-25 2010-06-02 Qimonda Ag Speicherschaltung sowie Verfahren zum Auslesen eines Speicherdatums aus einer solchen Speicherschaltung
US7312641B2 (en) 2004-12-28 2007-12-25 Spansion Llc Sense amplifiers with high voltage swing
ITRM20050353A1 (it) 2005-07-04 2007-01-05 Micron Technology Inc Amplificatore di rilevazione di piu' bit a bassa potenza.
JP2007157255A (ja) * 2005-12-06 2007-06-21 Seiko Epson Corp 強誘電体メモリ装置および電子機器
JP4374549B2 (ja) 2005-12-20 2009-12-02 セイコーエプソン株式会社 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法
US20070247885A1 (en) * 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US7580297B2 (en) 2007-03-30 2009-08-25 Infineon Technologies Ag Readout of multi-level storage cells
JP2008305469A (ja) 2007-06-06 2008-12-18 Toshiba Corp 半導体記憶装置
JP2009301658A (ja) 2008-06-13 2009-12-24 Seiko Epson Corp 強誘電体記憶装置、強誘電体記憶装置の駆動方法および電子機器
US7920407B2 (en) 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
US8390342B2 (en) 2009-12-31 2013-03-05 SK Hynix Inc. High voltage switch circuit of semiconductor device
US8243523B2 (en) * 2010-03-09 2012-08-14 Micron Technology, Inc. Sensing operations in a memory device
CN103026414B (zh) 2010-06-11 2016-02-03 拉迪安特技术公司 由铁电电容器控制的可变阻抗电路
US8717802B2 (en) 2010-09-13 2014-05-06 International Business Machines Corporation Reconfigurable multi-level sensing scheme for semiconductor memories
US8693272B2 (en) 2011-06-30 2014-04-08 Qualcomm Incorporated Sensing circuit
CN102332877B (zh) 2011-07-22 2014-09-03 复旦大学 一种带有片上有源Balun的差分CMOS多模低噪声放大器
US8570812B2 (en) 2011-08-23 2013-10-29 Texas Instruments Incorporated Method of reading a ferroelectric memory cell
US20140029326A1 (en) * 2012-07-26 2014-01-30 Texas Instruments Incorporated Ferroelectric random access memory with a non-destructive read
KR102023358B1 (ko) * 2012-10-29 2019-09-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8817520B2 (en) * 2013-01-30 2014-08-26 Texas Instruments Incorporated Two capacitor self-referencing nonvolatile bitcell
KR102168879B1 (ko) * 2014-07-10 2020-10-23 엘지디스플레이 주식회사 유기발광다이오드의 열화를 센싱할 수 있는 유기발광 표시장치
US9558803B2 (en) * 2014-08-04 2017-01-31 Micron Technology, Inc. Fixed voltage sensing in a memory device
EP3268969B1 (en) 2015-04-16 2019-06-05 Hewlett-Packard Enterprise Development LP Resistive memory arrays for performing multiply-accumulate operations
US9786346B2 (en) 2015-05-20 2017-10-10 Micron Technology, Inc. Virtual ground sensing circuitry and related devices, systems, and methods for crosspoint ferroelectric memory
JP7317350B2 (ja) 2019-05-15 2023-07-31 槌屋ヤック株式会社 積載物支持装置とその取付構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001118384A (ja) * 1999-10-21 2001-04-27 Oki Electric Ind Co Ltd 強誘電体メモリ
CN1571067A (zh) * 2003-02-04 2005-01-26 三洋电机株式会社 铁电体存储器

Also Published As

Publication number Publication date
KR20180002881A (ko) 2018-01-08
SG11201708856UA (en) 2017-11-29
US11094362B2 (en) 2021-08-17
KR101873184B1 (ko) 2018-06-29
US10438644B2 (en) 2019-10-08
CN110349601A (zh) 2019-10-18
JP2018142395A (ja) 2018-09-13
US10297303B2 (en) 2019-05-21
EP3298609B1 (en) 2021-09-22
JP6779940B2 (ja) 2020-11-04
EP3298609A1 (en) 2018-03-28
US20170365319A1 (en) 2017-12-21
WO2016186898A1 (en) 2016-11-24
JP2018521441A (ja) 2018-08-02
US10854267B2 (en) 2020-12-01
EP3298609A4 (en) 2018-12-19
US9786346B2 (en) 2017-10-10
TWI603326B (zh) 2017-10-21
US20190096464A1 (en) 2019-03-28
JP6337216B1 (ja) 2018-06-06
SG10201805575UA (en) 2018-08-30
JP2018142394A (ja) 2018-09-13
US20190371384A1 (en) 2019-12-05
TW201706992A (zh) 2017-02-16
US10360965B2 (en) 2019-07-23
US20190333565A1 (en) 2019-10-31
JP6855409B2 (ja) 2021-04-07
US20160343422A1 (en) 2016-11-24
US10541015B2 (en) 2020-01-21
CN107636763A (zh) 2018-01-26
SG10201805582UA (en) 2018-08-30
US20190096465A1 (en) 2019-03-28
US20170365320A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
CN107636763B (zh) 虚拟接地感测电路及相关装置、***及方法
US9530462B2 (en) Memory cell with decoupled read/write path
CN104412326B (zh) 操作和编程电阻性存储器单元的方法和设备
KR102188490B1 (ko) 강유전체 메모리를 포함하며 강유전체 메모리에 액세스하기 위한 장치 및 방법
JP6419419B2 (ja) 強誘電体メモリの書き込みおよび非破壊的な読み込みを行うシステムおよび方法
CN105874541A (zh) 通过对非易失性存储器的分区内的读取访问的计数来检测存储器上的读取干扰
CN1337709A (zh) 磁随机存取存储器件的参考信号的产生
CN109599140A (zh) 用于存储设备的状态相关的感测电路和预充电操作
TW201606789A (zh) 用於非揮發性記憶體陣列之電源管理
CN114446348B (zh) 存储器单元布置及其方法
US20120195095A1 (en) Memory support provided with memory elements of ferroelectric material and non-destructive reading method thereof
KR20190082089A (ko) 메모리 장치
CN100490012C (zh) 半导体存储装置及其驱动方法
KR102124238B1 (ko) 저항 변화 소자 어레이들을 동적으로 액세스하고 프로그래밍하기 위한 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant