CN107621809A - 一种配置io通道的方法及半导体加工方法 - Google Patents
一种配置io通道的方法及半导体加工方法 Download PDFInfo
- Publication number
- CN107621809A CN107621809A CN201610552428.6A CN201610552428A CN107621809A CN 107621809 A CN107621809 A CN 107621809A CN 201610552428 A CN201610552428 A CN 201610552428A CN 107621809 A CN107621809 A CN 107621809A
- Authority
- CN
- China
- Prior art keywords
- channel
- host computer
- configuration file
- parameter information
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种配置IO通道的方法,包括在上位机配置文件中增加字段以区别不同腔室所对应的IO通道参数信息,从而提高了配置IO通道的灵活性。另外,本发明还提供一种半导体加工方法。
Description
技术领域
本发明属于微电子技术领域,涉及一种通过配置文件灵活配置IO通道的方法及半导体加工方法。
背景技术
在半导体加工设备中存在大量的电气设备,这些电气设备需要借助模拟输入和输出通道(以下简称IO通道)进行通信。例如,在刻蚀设备中,上位机需要通过不同的IO通道分别与各腔室进行通信,以实现相应的操作。通常各腔室对应的IO通道的数量和量程范围等信息都相同,因此,只要通过上位机中PMCDigiBoard.xml和TMCDigiBoard.xml配置文件即可对不同的IO通道进行维护。然而,在实际应用中,由于不同腔室需要执行不同工艺,不同腔室所对应的IO通道的数量和量程范围等参数信息均存在较大差异,因此需要针对不同的腔室设定不同数量的IO通道以及对不同IO通道设置不同的量程范围。但是,目前使用的半导体加工设备可配置性差,不能单独针对某个腔室对应的IO通道的数量、量程范围进行配置。
发明内容
为解决上述技术问题,本发明提供一种配置IO通道的方法,其可以提高IO通道的可配置性。
解决上述技术问题的所采用的技术方案是提供一种配置IO通道的方法,包括:
在上位机配置文件中增加字段,所述字段用以区别不同腔室对应的IO通道参数信息。
其中,包括以下步骤:
步骤S1,根据用户需求对下位机配置文件中所述不同腔室所对应的IO通道参数信息进行配置;
步骤S2,在上位机配置文件中增加字段以区别不同腔室所对应的IO通道参数信息;
步骤S3,根据所述下位机配置文件对所述上位机配置文件中的所述IO通道参数信息进行配置;
步骤S4,修改上位机代码以满足上位机的启动条件。
其中,在所述步骤S2和所述步骤S3之间还包括步骤:在所述上位机配置文件中,将属于同一腔室的所述IO通道参数信息按模块分类。
其中,所述模块包括温度模块、腔室模块、工艺气体模块、射频电源模块以及真空模块。
其中,启动所述上位机,在用户界面按照不同的所述腔室和不同的所述模块分类加载所述上位机配置文件,同时读取所述下位机配置文件中与之对应的IO通道参数信息并将其加载到相应的所述用户界面。
其中,在所述用户界面添加或删除所述模块以及修改所述IO通道参数信息。
另外,一种半导体加工方法,包括以下步骤:
步骤S20,按照本发明提供的配置IO通道的方法对上位机和下位机中对应的各IO通道进行配置;
步骤S21,在所述上位机上执行通道控制程序;
步骤S22,所述通道控制程序检测不同腔室是否连接,若否,则表示被检测的腔室不可用;若是,则执行步骤S23;
步骤S23,所述通道控制程序检测上位机配置文件是否成功加载,若否,则抛出报警;若是,则执行步骤S24;
步骤S24,根据所述上位机配置文件读取下位机配置文件中对应的IO通道参数信息,所述上位机配置文件中用字段区别不同腔室对应的IO通道参数信息;
步骤S25,根据读取到的所述IO通道参数信息初始化所述上位机的加载界面。
本发明具有以下有益效果:
本发明提供的配置IO通道的方法,在上位机中通过字段区别不同腔室对应的IO通道参数信息,有利于对不同腔室配置不同的IO通道参数信息,以及可根据上位机配置文件中的字段快速地对某个腔室对应的IO通道参数信息进行修改,该方法在上位机配置文件中通过增加字段的方式提高了配置IO通道的灵活性。
另外,本发明提供的半导体加工方法,在上位机配置文件中用字段区别不同腔室对应的IO通道参数信息,因此,上位机可以分别读取或修改不同腔室对应的IO通道参数信息,从而提高了IO通道的可配置性。
附图说明
图1为本发明实例提供的配置IO通道的方法的流程图;
图2为本发明实例提供的半导体加工方法中上位机执行通道控制程序时的流程图;
图3a为本发明实例提供加载腔室PM1对应的IO通道参数信息后用户界面图;
图3b为本发明实例提供加载腔室PM2对应的IO通道参数信息后的用户界面图;
图4为本发明实例提供另一种上位机用户界面图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的配置IO通道的方法进行详细描述。
如图1所示,配置IO通道的方法包括以下步骤:
步骤S1,根据用户需求对下位机配置文件中不同腔室所对应的IO通道参数信息进行配置。
由于每个下位机可对应一个或多个腔室,而且每个腔室均设有一个或多个IO通道,因此,在下位机配置文件(用IO_config.xml表示)中包括一个或多个IO通道参数信息,而且各个腔室与其中一个或某些IO通道参数信息相对应。当腔室的IO通道较多时,优选将IO通道参数信息按模块分类,这将在下文详细描述。
步骤S2,在上位机配置文件中增加字段以区别不同腔室所对应的IO通道参数信息,并根据下位机配置文件对上位机配置文件中的IO通道参数信息进行配置。
假设半导体加工设备有两个腔室,如PM腔室和TM腔室,上位机与这两个腔室进行通信所需的IO通道参数信息分别通过配置文件PMCDigiBoard.xml和TMCDigiBoard.xml来配置,为了将不同腔室对应的IO通道参数信息区别,在上位机配置文件中将这两个配置文件合并获得新的上位机配置文件(如用IODigiBoard.xml表示),并增加字段NodeInfo,借助字段NodeInfo区别不同腔室,这样有利于对某个腔室的IO通道进行修改或删除。
步骤S3,根据下位机配置文件对上位机配置文件中的IO通道参数信息进行配置。
上位机配置文件需要与下位机配置文件一致,因此需要根据下位机配置文件修改上位机配置文件,即根据下位机配置文件IO_config.xml配置上位机配置文件IODigiBoard.xml中各IO通道参数信息。
步骤S4,修改上位机代码以满足上位机的启动条件。
由于在步骤S2,在上位机配置文件增加了字段,因此需要对上位机代码做修改,以满足启动条件。
通过以上步骤S1至步骤S4对上位机配置文件、下位机配置文件以及上位机代码进行了修改,上位机和下位机已准备完毕。
当上位机与腔室之间的通信较复杂时,即腔室对应较多的IO通道时,优选将不同IO通道配置文件按模块进行分类,例如,对于PM腔室,将不同IO通道配置文件按照Chuck IO、RF IO、Temperature模块进行分类,以更利于管理上位机配置文件。因此,优选在所述步骤S2和所述步骤S3之间设置步骤:在上位机配置文件中,将属于同一腔室的IO通道参数信息按模块分类。在本实施例中,模块包括温度模块、腔室模块、工艺气体模块、射频电源模块以及真空模块。
在实际应用时,按照步骤S1至步骤S4已将上位机和下位机中配置文件修改完毕。本实例提供的配置IO通道的方法,在上位机中通过字段区别不同腔室对应的IO通道参数信息,有利于对不同腔室配置不同的IO通道参数信息,以及可根据上位机配置文件中的字段快速地对某个腔室对应的IO通道参数信息进行修改,该方法在上位机配置文件中通过增加字段的方式提高了配置IO通道的灵活性。
本实例还提供一种半导体加工方法。该半导体加工方法包括执行上位机中执行通道控制程序,如图2所示,执行程序的具体流程如下:
步骤S21,在上位机中执行通道控制程序。
步骤S22,所述通道控制程序检测不同腔室是否连接,若否,则表示被检测的腔室不可用;若是,则执行步骤S23。
步骤S23,所述通道控制程序检测上位机配置文件是否成功加载,若否,则抛出报警;若是,则执行步骤S24。
在加载上位机配置文件时,上位机依据步骤S22检测的检测结果,在用户界面通过色差将与上位机连接的腔室和未连接的腔室区别。而且,优选上位机是通过分类加载方式加载IO通道配置文件,例如上位机按照Chuck IO、RF IO和Temperature模块分类加载到用户界面。
步骤S24,根据所述上位机配置文件读取所述下位机配置文件中对应的IO通道参数信息。
在执行上位机中执行通道控制程序时,在步骤S21之前,还包括步骤S20,按照本发明提供的配置IO通道的方法对上位机和下位机中对应的各IO通道进行配置。
由于上位机配置文件中用字段区别不同腔室对应的IO通道参数信息,上位机可以分别读取或修改不同腔室对应的IO通道参数信息,提高了IO通道的可配置性。在步骤S24中,优选上位机配置文件中用字段区别不同腔室对应的IO通道参数信息。
步骤S25,根据读取到的所述IO通道信息初始化所述上位机的加载界面。
在步骤S25中,用户从用户界面可以选择需要查看不同腔室以及与之对应的IO通道信息和IO通道参数信息。同时,用户可从用户界面添加或删除整个模块,以及修改各IO通道信息和/或IO通道参数信息。
图3a和图3b所示分别示出了用户选择腔室PM1和腔室PM2时加载的用户界面,其中,图3a为加载腔室PM1对应的IO通道参数信息后的用户界面图;图3b为加载腔室PM2对应的IO通道参数信息后的用户界面图。从图3a可知,腔室PM1对应三个模块,即Chuck IO模块、RFIO模块和Temperature模块,其中,Chuck IO模块对应的IO通道名称在图3a中所示表格的第一列中示出,通道的参数在图3a中所示表格的第二列示出,参数的单位在图3a中所示表格的第三列示出。从图3b可知,腔室PM2对应三个模块,即Chuck IO模块、RF IO模块和Temperature模块,其中,Chuck IO模块对应的IO通道名称在图3b中所示表格的第一列中示出,通道的参数在图3b中所示表格的第二列示出,参数的单位在图3b中所示表格的第三列示出。
用户界面可以根据用户需要任意设定。图4示出了另一种界面图。在该用户界面中显示了腔室PM1模块和温度TM模块对应的IO通道信息。其中,左侧显示了腔室PM1模块对应的IO通道信息和IO通道参数信息,右侧显示了温度TM模块对应的IO通道信息和IO通道参数信息。
本实例提供的半导体加工方法,在上位机配置文件中用字段区别不同腔室对应的IO通道参数信息,因此,上位机可以分别读取或修改不同腔室对应的IO通道参数信息,从而提高了IO通道的可配置性。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种配置IO通道的方法,其特征在于,包括:
在上位机配置文件中增加字段,所述字段用以区别不同腔室对应的IO通道参数信息。
2.根据权利要求1所述的配置IO通道的方法,其特征在于,包括以下步骤:
步骤S1,根据用户需求对下位机配置文件中所述不同腔室所对应的IO通道参数信息进行配置;
步骤S2,在上位机配置文件中增加字段以区别不同腔室所对应的IO通道参数信息;
步骤S3,根据所述下位机配置文件对所述上位机配置文件中的所述IO通道参数信息进行配置;
步骤S4,修改上位机代码以满足上位机的启动条件。
3.根据权利要求2所述的配置IO通道的方法,其特征在于,在所述步骤S2和所述步骤S3之间还包括步骤:在所述上位机配置文件中,将属于同一腔室的所述IO通道参数信息按模块分类。
4.根据权利要求3所述的配置IO通道的方法,其特征在于,所述模块包括温度模块、腔室模块、工艺气体模块、射频电源模块以及真空模块。
5.根据权利要求3所述的配置IO通道的方法,其特征在于,启动所述上位机,在用户界面按照不同的所述腔室和不同的所述模块分类加载所述上位机配置文件,同时读取所述下位机配置文件中与之对应的IO通道参数信息并将其加载到相应的所述用户界面。
6.根据权利要求5所述的配置IO通道的方法,其特征在于,在所述用户界面添加或删除所述模块以及修改所述IO通道参数信息。
7.一种半导体加工方法,其特征在于,包括以下步骤:
步骤S20,按照权利要求1-6任意一项配置IO通道的方法对上位机和下位机中对应的各IO通道进行配置;
步骤S21,在所述上位机上执行通道控制程序;
步骤S22,所述通道控制程序检测不同腔室是否连接,若否,则表示被检测的腔室不可用;若是,则执行步骤S23;
步骤S23,所述通道控制程序检测上位机配置文件是否成功加载,若否,则抛出报警;若是,则执行步骤S24;
步骤S24,根据所述上位机配置文件读取下位机配置文件中对应的IO通道参数信息,所述上位机配置文件中用字段区别不同腔室对应的IO通道参数信息;
步骤S25,根据读取到的所述IO通道参数信息初始化所述上位机的加载界面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610552428.6A CN107621809B (zh) | 2016-07-14 | 2016-07-14 | 一种配置io通道的方法及半导体加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610552428.6A CN107621809B (zh) | 2016-07-14 | 2016-07-14 | 一种配置io通道的方法及半导体加工方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107621809A true CN107621809A (zh) | 2018-01-23 |
CN107621809B CN107621809B (zh) | 2020-01-03 |
Family
ID=61087489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610552428.6A Active CN107621809B (zh) | 2016-07-14 | 2016-07-14 | 一种配置io通道的方法及半导体加工方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107621809B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964788A (zh) * | 2010-09-26 | 2011-02-02 | 清华大学 | 面向半导体制造装备功能仿真的通信协议模式配置方法 |
CN102243670A (zh) * | 2011-04-27 | 2011-11-16 | 北京七星华创电子股份有限公司 | 半导体工艺配方生成方法及*** |
CN102541398A (zh) * | 2010-12-16 | 2012-07-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 调整工艺配方步骤顺序的方法、装置及*** |
CN104142632A (zh) * | 2013-05-07 | 2014-11-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体设备的工艺任务处理方法及*** |
CN104423283A (zh) * | 2013-08-30 | 2015-03-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 电气设备的模拟通道参数配置方法及*** |
CN104952764A (zh) * | 2014-03-31 | 2015-09-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体工艺配方的配置方法及*** |
CN105224353A (zh) * | 2014-06-26 | 2016-01-06 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 动态加载界面导航的方法及*** |
-
2016
- 2016-07-14 CN CN201610552428.6A patent/CN107621809B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101964788A (zh) * | 2010-09-26 | 2011-02-02 | 清华大学 | 面向半导体制造装备功能仿真的通信协议模式配置方法 |
CN102541398A (zh) * | 2010-12-16 | 2012-07-04 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 调整工艺配方步骤顺序的方法、装置及*** |
CN102243670A (zh) * | 2011-04-27 | 2011-11-16 | 北京七星华创电子股份有限公司 | 半导体工艺配方生成方法及*** |
CN104142632A (zh) * | 2013-05-07 | 2014-11-12 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体设备的工艺任务处理方法及*** |
CN104423283A (zh) * | 2013-08-30 | 2015-03-18 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 电气设备的模拟通道参数配置方法及*** |
CN104952764A (zh) * | 2014-03-31 | 2015-09-30 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 半导体工艺配方的配置方法及*** |
CN105224353A (zh) * | 2014-06-26 | 2016-01-06 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 动态加载界面导航的方法及*** |
Also Published As
Publication number | Publication date |
---|---|
CN107621809B (zh) | 2020-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103946854B (zh) | 以模糊算法和动态密钥为特征的基于保留的本征指纹识别 | |
CN102930195B (zh) | 通过指纹共享电子设备的方法及电子设备 | |
US9767459B1 (en) | Detection of counterfeit electronic items | |
CN107144779A (zh) | Pmu测试方法、装置和*** | |
US7877714B2 (en) | System and method to optimize semiconductor power by integration of physical design timing and product performance measurements | |
CN105468797B (zh) | 一种信息处理方法及装置 | |
KR102430283B1 (ko) | 소프트웨어 애플리케이션 프로그래밍 인터페이스(api)로 자동화된 시험 특징의 사용자 제어 기법 | |
CN104951698B (zh) | 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法 | |
US20190132137A1 (en) | Low noise physically unclonable function (puf) cell | |
CN106531654A (zh) | 一种芯片输入引脚测试方法和装置 | |
CN100409021C (zh) | 改进的集成电路老化方法和设备 | |
CN102291106A (zh) | 输入引脚状态检测电路及其方法 | |
CN201015047Y (zh) | 分体式射频cpu卡表控制器 | |
CN106940587A (zh) | 一种基于OpenPower平台的内存板上电方法及结构 | |
US20240089125A1 (en) | Integrated circuit for physically unclonable function and method of operating the same | |
US10215808B2 (en) | Scan test circuit, scan test method, and method of designing scan test circuit | |
CN115656769A (zh) | Fpga多芯片的并行测试方法、装置和计算机设备 | |
CN107621809A (zh) | 一种配置io通道的方法及半导体加工方法 | |
CN103065689A (zh) | 集成电路芯片和半导体存储器件 | |
KR101956487B1 (ko) | 디바이스 고유 정보의 에러율 제어 방법과 디바이스 고유 정보의 에러율 제어 프로그램 | |
US11210165B2 (en) | Inter-hamming difference analyzer for memory array and measuring and testing methods for inter-hamming differences of memory array | |
WO2015119541A1 (en) | Configurable built-in self-tests of digital logic circuits | |
CN103996142A (zh) | 一种基于便携式终端的电气试验测控管理方法 | |
CN108829903A (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和*** | |
CN103345610B (zh) | 快速验证智能卡数据完整性的设备及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |