CN104951698B - 能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测方法 - Google Patents

Abstract

本发明涉及一种能检测不活跃硬件木马的电路安全可测性设计及对硬件木马的检测方法。首先完成原始电路设计与验证。其次为电路增加安全性测试模式，该模式下的时钟频率远远小于电路工作频率，并完成相应的综合，布局布线，时序分析等设计工作。然后在芯片测试的过程中使用安全性测试模式，通过使用频率远远低于功能时钟的安全性测试时钟，来降低整个电路运行时的动态功耗，从而提高空闲状态硬件木马产生的静态功耗在整个电路所消耗功耗中占的比例，从而实现对这类处于睡眠状态的硬件木马的检测。

Description

能检测不活跃硬件木马的电路安全可测性设计方法及对硬件 木马的检测方法

技术领域

本发明涉及一种能检测不活跃硬件木马的电路安全可测性设计方法及对硬件木马的检测流程，尤其是一种通过在电路设计阶段添加额外电路从而使得硬件木马更容易被检测出来的设计方法与检测流程，尤其适合检测长时间处于休眠状态的硬件木马。

背景技术

随着集成电路产业朝着全球合作的趋势发展，在集成电路产业链环节上，有越来越多的第三方参与，使得集成电路在设计与制造过程中不受控的因素越来越多，由此引发了对集成电路安全性的担忧。由于第三方不受控环节的参与，集成电路在设计与制造过程中很容易遭到恶意修改，并被植入硬件木马。这些硬件木马有的会改变电路的功能，降低电路的性能，缩短电路的寿命，甚至有的会泄露电路内部的机密信息，从而严重影响集成电路以及使用该集成电路的信息化设备的安全性，如斯诺登棱镜门事件。

目前国内外已经有很多针对集成电路内可能含有的硬件木马的检测方法的研究。目前的硬件木马检测方法中研究最多的是基于旁路分析的检测技术以及基于逻辑测试的检测技术。基于旁路分析的检测主要是利用芯片工作时的旁路信息（如电磁辐射，电流或者电路延时等信息）来对硬件木马进行检测。其原理是因为电路中植入的硬件木马会对芯片的旁路信号，如电流，频率或路径延时产生影响，因此通过观察芯片的旁路信号并与原始芯片的旁路信息作比较，进而检测出芯片中是否有硬件木马的存在。基于逻辑测试的硬件木马检测，主要是通过功能与结果测试的方法，即产生各种各样的测试向量，通过观测测试向量的输出是否满足预期值来判断电路内部是否含有硬件木马。

上述两类方法能够在一定程度上，对某一类特定的硬件木马进行检测，但都依赖于需要触发硬件木马或者需要硬件木马一直处于工作状态从而影响电路功耗与频率关系，以及路径延迟等信息。但对于长时间处于休眠状态的硬件木马，上述两类方法较难进行有效的检测。

发明内容

本发明的目的在于克服现有技术中存在的不足，提供一种能检测难触发型硬件木马的电路安全可测性设计方法，以及根据该电路安全性设计方法的对硬件木马的检测方法。本发明采用的技术方案是：：

一种能检测不活跃硬件木马的电路安全可测性设计方法，包括以下步骤：

a)、完成电路的功能设计与验证；

b)、按照一定的规则，确定一个比原始电路工作频率低的时钟频率，作为安全性测试模式下的时钟频率；

c)、通过配置一个内部寄存器来选择电路的正常工作模式还是安全性测试模式，且该寄存器地址应为用户不可见；

d)、完成综合，扫描链***，布局布线，时序分析等电路后端设计工作，保证电路在正常工作模式和安全性测试模式下的时序收敛；

e)、将功能测试的向量用于安全性测试模式，保证电路在安全性测试模式下，功能测试向量也能通过。

进一步地，步骤b)确定安全性测试模式的时钟频率有以下几方面的规则：

b1)、根据电路想要减少的动态功耗值确定安全性测试时钟频率；

b2)、根据想要提高静态功耗在整体功耗中占的比例确定安全性测试时钟频率；

b3)、根据能够获得时钟沿质量满足要求的最小时钟频率确定；

b4)、最小时钟频率不能低于由电路的制造工艺及逻辑路径等信息决定的电路最小正常工作频率。

进一步地，根据上述中任一项电路安全可测性设计方法的对硬件木马的检测方法，其特征在于，包括下述步骤：

f)、在正常工作模式和安全性测试模式下，分别采用电路工作频率以及比工作频率低的安全性测试时钟频率，对电路输入相同的测试向量，记录两种模式下在某段时间区间内的瞬态电流曲线，并计算获得两种模式下在某段时间区间内的瞬态功耗曲线，并以此作为两种模式的基准曲线；

g)、将制作完毕的待测芯片，也按照上述步骤(f)方法，在正常工作模式和安全性测试模式下，输入相同测试向量，获得相同时间区间内得到的两种模式下的瞬态电流曲线，并计算获得两种模式下在相同时间区间内的瞬态功耗曲线，与基准曲线比较，若实测曲线与基准曲线偏差大于阈值，则认为待测芯片内含有硬件木马。

本发明的技术效果在于：

即使电路内部被植入的硬件木马长时间处于休眠状态或者极难触发的情况下，仍然能够通过本发明进行有效的检测。

附图说明

图1为本发明在一实施例中的流程示意图。

图2为功能测试模式下的有木马和无木马电路在相同测试激励，相同时间区间内的瞬态功耗曲线示意图。

图3为安全性测试模式下的有木马和无木马电路在相同测试激励，相同时间区间内的瞬态功耗曲线示意图。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

可测性设计（DFT，Design for Testability）是在集成电路设计中非常重要的一环，主要用于检测芯片在制造过程中是否存在制造缺陷，从而影响到电路的功能，以及成品率。且人们已经研发了多种DFT技术来更有效的检测芯片制造中的缺陷。但是，对于集成电路内是否存在硬件木马的安全性检测，目前尚没有一个如DFT这样的通用，标准流程。且当前的针对硬件木马检测的技术如逻辑测试和旁路分析检测等，都依赖于这样一个前提条件，即电路内的硬件木马触发或者处于工作状态。但有一类硬件木马即不影响功能，也不影响电路性能，平时处于睡眠状态，只有在特殊软件指令的操作下才会激活，针对这一类型的硬件木马，目前尚没有较好的办法来进行检测。

本发明针对上述情况，提出一种类似DFT的安全可测性设计（DFST，Design forSecurity Testability）方法,以及采用安全可测性设计的电路如何进行不活跃型硬件木马的检测方法。

下面结合附图和实施例对本发明作进一步的说明

基于旁路分析的硬件木马检测技术是目前研究最多的硬件木马检测技术，其主要原理是集成电路经过恶意篡改，被植入硬件木马后，电路的结构发生了改变，电路逻辑规模要么增加或者减少，因此电路的电流，路径延时以及最大工作频率等旁路参数也会发生相应的变化。通过电流变化来检测电路内部是否存在硬件木马的技术，都有一个假设前提，即需要木马电路能尽可能多的工作，才能检测出电流的变化来。在电流的构成当中，动态电流占绝大部分比例，但对于一些长时间不工作，处于睡眠状态的电路来说，很难检测动态电流的变化来，即使硬件木马电路的规模相当之大。

电路的功耗可以由如下公式表达：

P=（1/2）﹒C﹒V_DD ² ﹒f﹒N + I_leak﹒V_DD

V_DD为供电电压，C为节点负载电容，I_leak为静态电流；当电压V_DD一定时，影响功耗的主要因素就是f和N。f就是电路工作的频率，N就是电路内部节点的翻转率。当硬件木马长时间不工作没有动态电流产生时，通过降低其他电路模块的动态功耗，就可以显著提高木马电路所产生的静态功耗在总功耗中占有的比重，从而被检测出来。降低动态功耗的方法从公式中可以很直观的看来有两种方法：一是降低电路工作的频率；二是降低电路节点的翻转率。本发明就是在电路设计过程中，通过增加一种能在远低于正常工作的时钟频率，在检测长期不活跃的硬件木马时，大幅降低电路动态功耗的比例，显著提高不活跃硬件木马的静态功耗在整体功耗中所占的比例，从而区分电路内部是否含量有硬件木马。

图1即为本发明所述的一种电路安全可测性设计方法的实施步骤。按照步骤S100所述，完成原始电路的设计与功能验证。

其次按照步骤S101所述，按照本发明中内容b)中所述，按照规则确定电路安全性测试模式下的时钟频率。在本实施例中，验证电路采用了一个规模为300门的逻辑运算单元电路，工作时钟步骤定为100MHz,使用的工艺库为SMIC 0.13um。在电路安全性测试模式下的时钟频率定为1MHz，即目标减少动态功耗100倍。

按照步骤S102所述，完成在SMIC 0.13um下的综合，扫描链***以及布局布线等工作。由于没有添加额外的时钟输入管脚，而是采用寄存器来控制功能测试模式（在本发明的功能测试时等同于正常工作模式）和安全性测试模式。因此虽然电路要支持两个模式（在工作模式和安全性测试模式），但布局布线以后的，电路的设计冗余几乎可以忽略不计。

按照步骤S103所述，当电路完成布局布线后，完成在功能测试以及安全性测试时，使得同一个测试向量能在上述两种模式下都正常工作。

按照步骤S104所述，通过对电路进行HSPICE的仿真，记录下电路在相同测试向量激励下，以及相同时间区间内，两种模式下的瞬态电流曲线，根据电流、供电电压关系，就可折算获得两种模式下在某段时间区间内的瞬态功耗曲线，并以此作为两种模式的基准曲线。

最后如S105所述，当芯片制造完毕，进行测试时，在工作模式和安全性测试模式下，用相同的测试向量激励，记录下芯片与电路仿真相同时间区间内的瞬态电流曲线，折算获得瞬态功耗曲线；当测得的瞬态功耗曲线与仿真的瞬态功耗曲线相比，变化较大，超出阈值时，则认为待测芯片内存在硬件木马。

这个阈值的确定，可以通过多次测量，以及以往测试中的经验来确定。

本例中做了一个初步的验证，在该实施例中所用的规模约为300门的算术逻辑单元中，且植入约13%的硬件木马，工作频率和安全性测试时钟频率分别为100MHz和1MHz。图2即是在100MHz频率下，有木马电路和无木马电路在功耗曲线上的区别。从图2中可以非常清晰的看出，100MHz频率下，两功耗曲线基本重合，无法区分电路有无木马。图3是在1MHz的时钟频率下，有木马的电路和不含木马的电路的瞬态功耗曲线上的区别。

从图3中可以得出，用于木马检测的时钟频率比正常的工作频率小得越多，则检测效果越好。但本领域技术人员知道，电路在设计过程中都需要满足时序收敛。如果同一个电路有两种相差数百倍甚至千倍万倍的工作频率，则针对较慢的工作频率，为了满足电路内部寄存器的对时钟边延质量的要求，可能会显著增加电路对时钟质量的要求，增加设计复杂度，因此需要在安全性测试频率和设计复杂度之间寻找一个平衡点。

Claims (2)

1.一种能检测不活跃硬件木马的电路安全可测性设计方法，其特征在于，包括以下步骤：

a)、完成电路的功能设计与验证；

b)、按照一定的规则，确定一个比原始电路工作频率低的时钟频率，作为安全性测试模式下的时钟频率；

c)、通过配置一个内部寄存器来选择电路的正常工作模式还是安全性测试模式，且该寄存器地址应为用户不可见；

d)、完成电路后端设计工作，保证电路在正常工作模式和安全性测试模式下的时序收敛；

e)、将功能测试的向量用于安全性测试模式，保证电路在安全性测试模式下，功能测试向量也能通过；

f)、在正常工作模式和安全性测试模式下，分别采用电路工作频率以及比工作频率低的安全性测试时钟频率，对设计的电路输入相同的测试向量，记录两种模式下在某段时间区间内的瞬态电流曲线，并计算获得两种模式下在某段时间区间内的瞬态功耗曲线，并以此作为两种模式的基准曲线；

g)、将制作完毕的待测芯片，也按照上述步骤(f)方法，在正常工作模式和安全性测试模式下，输入相同测试向量，获得相同时间区间内得到的两种模式下的瞬态电流曲线，并计算获得两种模式下在相同时间区间内的瞬态功耗曲线，与基准曲线比较，若实测曲线与基准曲线偏差大于阈值，则认为待测芯片内含有硬件木马。

2.如权利要求1所述的能检测不活跃硬件木马的电路安全可测性设计方法，其特征在于：

步骤b)确定安全性测试模式的时钟频率有以下几方面的规则：

b1)、根据电路想要减少的动态功耗值确定安全性测试时钟频率；

b2)、根据想要提高静态功耗在整体功耗中占的比例确定安全性测试时钟频率；

b3)、根据能够获得时钟沿质量满足要求的最小时钟频率确定；

b4)、最小时钟频率不能低于电路最小正常工作频率。