CN107615205B - 时钟诊断装置及时钟诊断方法 - Google Patents
时钟诊断装置及时钟诊断方法 Download PDFInfo
- Publication number
- CN107615205B CN107615205B CN201580080419.5A CN201580080419A CN107615205B CN 107615205 B CN107615205 B CN 107615205B CN 201580080419 A CN201580080419 A CN 201580080419A CN 107615205 B CN107615205 B CN 107615205B
- Authority
- CN
- China
- Prior art keywords
- clock
- values
- software
- acquired
- clock value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
时钟诊断装置(100)通过软件以一定的间隔重复取得时钟值。时钟诊断部(103)从通过软件取得的时钟值中,选择在取得定时上存在规定时间的间隔的2个时钟值,该规定时间充分大于通过软件取得时钟值时产生的抖动。另外,时钟诊断部(103)计算选择出的2个时钟值的差。
Description
技术领域
本发明涉及时钟的故障诊断。
背景技术
关于时钟的故障诊断,例如,存在专利文献1公开的技术。
在专利文献1中,通过对2个时钟的时钟值进行解析,从而进行时钟的故障诊断。
专利文献1:日本特开2013-156732号公报
发明内容
在时钟的故障诊断中,存在通过软件取得时钟值的方法。
在通过软件取得时钟值的情况下,时钟值的取得处理所需时间(下面,称作时钟值取得处理时间)产生抖动(晃动)。
例如,在存在针对软件的中断的情况下,由于由中断产生的延迟,时钟值取得处理时间变长。
通常,在时钟的故障诊断中要求的精度是几百ppm(ppm:10-6)。
这意味着,需要检测出“相对于1秒,是否偏离了0.1毫秒”。
在通过软件进行的时钟值的取得中,时钟值取得处理时间有时产生微秒级或毫秒级的晃动。
这样,在通过软件取得时钟值的方法中,抖动对时钟的故障诊断的精度造成的影响大,为了准确地检测时钟的故障,需要抑制抖动的影响。
本发明是鉴于上述情况而提出的,其主要目的在于,在通过软件取得时钟值的时钟的故障诊断中,抑制取得时钟值时产生的抖动的影响。
本发明涉及的时钟诊断装置通过软件以一定的间隔重复取得时钟值,
在该时钟诊断装置中,具有:
选择部,其从通过所述软件取得的时钟值中,选择在取得定时上存在规定时间的间隔的2个时钟值,该规定时间充分大于通过所述软件取得时钟值时产生的抖动;以及
运算部,其计算通过所述选择部选择出的2个时钟值的差。
发明的效果
根据本发明,使用以充分大于抖动的规定时间分离开的2个时钟值,因此能够在时钟的故障诊断中抑制抖动的影响。
附图说明
图1是表示实施方式1涉及的时钟值的对比例的图。
图2是表示实施方式1涉及的时钟诊断装置的结构例的图。
图3是表示实施方式1涉及的时钟诊断装置的动作例的流程图。
具体实施方式
实施方式1.
***故障诊断的概要***
在本实施方式中,对时钟诊断装置进行说明,该时钟诊断装置即使在通过软件取得时钟值时产生抖动,也能够准确地检测时钟的故障。
在本实施方式涉及的时钟诊断装置中,将充分大于取得时钟值时产生的抖动的时间设定为规定时间。
并且,时钟诊断装置通过软件以一定的间隔重复取得2个时钟的时钟值。
另外,时钟诊断装置从通过软件取得的时钟值中,选择在取得定时(timing)上存在规定时间的间隔的2个时钟值。
进而,时钟诊断装置针对每个时钟,计算选择出的2个时钟值的差,对每个时钟的时钟值的差进行比较而进行时钟的故障诊断。
时钟诊断装置在时钟之间的时钟值的差不同的情况下,判定为两个时钟中的任意时钟故障。
例如,在时钟值取得处理时间的抖动是平均1微秒的情况下,如果以10毫秒间隔计算时钟值的差,则1微秒的抖动的影响大,不能满足几百ppm的精度。
另一方面,在以1秒间隔计算时钟值的差的情况下,1微秒的抖动的影响被吸收,能够满足几百ppm的精度。
这样,在本实施方式中,将充分大于取得时钟值时产生的抖动的间隔设为规定时间,将在软件取得时钟值的取得定时上存在规定时间的间隔的2个时钟值用于时钟的故障诊断。
规定时间例如是大于或等于抖动的100倍的时间。
图1表示本实施方式涉及的时钟诊断装置的动作的概要。
在图1中示出了下述动作,即,时钟诊断装置在从时钟1(记作CLK1)和时钟2(记作CLK2)周期性地取得的时钟值中,选择在取得定时上存在规定时间的间隔的2个时钟值,计算选择出的2个时钟值的差。
时钟值取得周期是从CLK1及CLK2取得时钟值的周期。
在图1中,通过T0~T10这11次从CLK1及CLK2取得时钟值。
在时钟值取得周期T0中,从CLK1取得的时钟值是100,从CLK2取得的时钟值是100。
在时钟值取得周期T1中,从CLK1取得的时钟值是120,从CLK2取得的时钟值是122。
在时钟值取得周期T2中,从CLK1取得的时钟值是140,从CLK2取得的时钟值是144。
在之后的时钟值取得周期中,也示出了在各个时钟值取得周期中取得的CLK1的时钟值和CLK2的时钟值。
在图1的例子中,将规定时间设为相当于5个时钟值取得周期的量的时间。
本实施方式涉及的时钟诊断装置选择由软件取得时钟值的取得定时以5个周期的量分离开的2个时钟值。
具体地说,时钟诊断装置选择在时钟值取得周期=T0中取得的CLK1的时钟值[100]和在时钟值取得周期=T5中取得的CLK1的时钟值[200]。
另外,时钟诊断装置选择在时钟值取得周期=T0中取得的CLK2的时钟值[100]和在时钟值取得周期=T5中取得的CLK2的时钟值[210]。
进而,时钟诊断装置对于CLK1,计算时钟值[100]与时钟值[200]的差,对于CLK2,计算时钟值[100]与时钟值[210]的差。
进而,时钟诊断装置对CLK1的时钟值的差:100与CLK2的时钟值的差:110进行比较。
如果CLK1的差与CLK2的差不一致,则时钟诊断装置判定为CLK1与CLK2的任意者故障。
对于之后的周期,时钟诊断装置也以T1与T6、T2与T7、T3与T8这样的方式,选择分离了5个周期的时钟值,进行同样的运算。
在图1的例子中,在各个时钟值是100时(T=0),CLK1与CLK2同步,但之后CLK2的时钟值走得快。
***结构的说明***
图2表示本实施方式涉及的时钟诊断装置100的结构例。
时钟诊断装置100例如通过CPU(Central Processing Unit)等处理器实现。
时钟值取得部101是软件,其基于来自后述的时钟诊断部103的时钟值取得请求,在每个时钟值取得周期中,使用计时器1(104)取得CLK1的时钟值,使用计时器2(105)取得CLK2的时钟值。
计时器1(104)及计时器2(105)分别对时钟值取得周期进行测量。
时钟值取得部101的时钟值取得处理时间如上所述由于中断等产生抖动。
时钟值取得部101将取得的CLK1及CLK2的时钟值输出至时钟诊断部103。
时钟值存储部102对由时钟值取得部101取得的CLK1及CLK2的时钟值进行存储。
更具体地说,从时钟值取得部101输出至时钟诊断部103的CLK1及CLK2的时钟值,由时钟诊断部103写入至时钟值存储部102。
另外,时钟值存储部102基于来自时钟诊断部103的时钟值读取请求,将存储的CLK1及CLK2的时钟值输出至时钟诊断部103。
时钟诊断部103将时钟值取得请求输出至时钟值取得部101,在每个时钟值取得周期中,使时钟值取得部101取得CLK1及CLK2的时钟值。
另外,时钟诊断部103在从时钟值取得部101新取得了CLK1及CLK2的时钟值时,从时钟值存储部102读取在下述周期中由时钟值取得部101取得的CLK1及CLK2的时钟值,该周期是从通过时钟值取得部101取得了新的CLK1及CLK2的时钟值的周期起回溯了规定时间的周期。
在如图1的例子所示将规定时间设为5个周期的情况下,时钟诊断部103读取在5个周期前通过时钟值取得部101取得的CLK1的时钟值和CLK2的时钟值。
例如,如果现在的周期是T=5,则时钟诊断部103读取T=0的CLK1及CLK2的时钟值。
然后,时钟诊断部103计算新的CLK1的时钟值与从时钟值存储部102读取的CLK1的时钟值的差,另外,计算新的CLK2的时钟值与从时钟值存储部102读取的CLK2的时钟值的差。
然后,时钟诊断部103对CLK1的时钟值的差与CLK2的时钟值的差进行比较。
如果CLK1的时钟值的差与CLK2的时钟值的差不同,则时钟诊断部103判定为在CLK1及CLK2的任意者中产生了故障。
此外,时钟诊断部103相当于选择部及运算部的例子。
时钟值取得部101如上所述,是通过软件(程序)实现的。
另外,时钟诊断部103也是通过软件(程序)实现的。
时钟值存储部102例如是通过CPU内的寄存器实现的。
实现时钟值取得部101及时钟诊断部103的功能的程序被存储于图2中未进行图示的存储器,CPU通过从存储器载入实现时钟值取得部101及时钟诊断部103的功能的程序,执行该程序,从而进行上述的时钟值取得部101及时钟诊断部103的处理。
***动作的说明***
接下来,参照图3的流程图,对本实施方式涉及的时钟诊断装置100的动作例进行说明。
图3的流程图所示的流程相当于时钟诊断方法的例子。
首先,时钟诊断部103在周期Tn中,将时钟值取得请求输出至时钟值取得部101,以一定的周期使时钟值取得部101取得CLK1及CLK2的时钟值。
另外,时钟诊断部103从时钟值取得部101取得CLK1及CLK2的时钟值(S11)。
接下来,时钟诊断部103对是否经过了规定时间进行判定(S12)。
即,时钟诊断部103对在从当前的周期(将当前的周期设为Tn)起回溯了规定时间的周期中取得的时钟值是否已存储于时钟值存储部102进行判定。
在如图1的例子所示将规定时间设为5个周期的情况下,时钟诊断部103对从当前的周期Tn起回溯了5个周期的周期T(n-5)的时钟值是否已存储于时钟值存储部102进行判定。
在S12中,在判定为未经过规定时间的情况下,时钟诊断部103将在S11中新取得的时钟值存储于时钟值存储部102(S17)。
在S12中,在判断为经过了规定时间的情况下,时钟诊断部103输出时钟值读取请求,从时钟值存储部102读取在从当前的周期起回溯了规定时间的周期中取得的时钟值(S13)。
在如图1的例子所示将规定时间设为5个周期的情况下,时钟诊断部103读取周期T(n-5)中的CLK1的时钟值和CLK2的时钟值。
接下来,时钟诊断部103对CLK1的时钟值的差与CLK2的时钟值的差是否不同进行判定(S14)。
即,时钟诊断部103对于CLK1及CLK2,分别计算在S11中取得的新的时钟值与在S13中读取出的时钟值的差。
然后,对CLK1的时钟值的差与CLK2的时钟值的差是否不同进行判定。
在CLK1的时钟值的差与CLK2的时钟值的差不同的情况下,时钟诊断部103判定为CLK1及CLK2的任意者故障(S15)。
另一方面,如果CLK1的时钟值的差与CLK2的时钟值的差相同,则时钟诊断部103废弃在S13中读取出的时钟值(S16),将在S11中新取得的时钟值存储于时钟值存储部102(S17)。
此外,如图1所示,如果能够计算在时钟值取得部101的取得定时上存在规定时间的间隔的2个时钟值的差,则时钟诊断装置100的处理流程也可以不与图3的流程图一样。
***实施方式的效果***
如上所述,根据本实施方式,使用以充分大于抖动的规定时间分离开的2个时钟值,因此能够抑制抖动的影响,高精度地进行时钟的故障诊断。
另外,在本实施方式中,通过软件实现时钟的故障诊断,因此不需要诊断专用的硬件,能够抑制电路规模。
另外,在本实施方式中,利用计时器等通常的CPU具有的功能进行时钟诊断,因此能够将本实施方式涉及的时钟诊断方法应用于各种CPU。
此外,在上面的说明中,说明了对2个时钟(CLK1和CLK2)的时钟值的差进行比较而对时钟的故障进行判定的例子,但也可以对大于或等于3个时钟的时钟值的差进行比较而对时钟的故障进行判定。
标号的说明
100时钟诊断装置,101时钟值取得部,102时钟值存储部,103时钟诊断部,104计时器1,105计时器2。
Claims (5)
1.一种时钟诊断装置,其通过软件以一定的间隔重复取得时钟值,
在该时钟诊断装置中,具有:
选择部,其从通过所述软件取得的时钟值中,选择在取得定时上存在规定时间的间隔的2个时钟值,该规定时间充分大于通过所述软件取得时钟值时在时钟值的取得处理所需时间中产生的抖动;以及
运算部,其计算通过所述选择部选择出的2个时钟值的差,
所述规定时间大于或等于所述抖动的100倍。
2.根据权利要求1所述的时钟诊断装置,其中,
所述时钟诊断装置通过所述软件以一定的间隔重复取得多个时钟的时钟值,
所述选择部针对每个时钟,选择在所述取得定时上存在所述规定时间的间隔的2个时钟值,
所述运算部针对每个时钟,计算通过所述选择部选择出的2个时钟值的差。
3.根据权利要求2所述的时钟诊断装置,其中,
所述运算部对计算出的每个时钟的差进行比较。
4.根据权利要求1所述的时钟诊断装置,其中,
所述时钟诊断装置还具有时钟值存储部,该时钟值存储部对通过所述软件取得的时钟值进行存储,
所述选择部,
在通过所述软件新取得了时钟值时,从所述时钟值存储部读取在自所述新取得的时钟值的取得定时起回溯了所述规定时间的定时中通过所述软件取得的时钟值,
选择从所述时钟值存储部读取的时钟值和所述新取得的时钟值作为所述2个时钟值。
5.一种时钟诊断方法,其中,
通过软件以一定的间隔重复取得时钟值的时钟诊断装置,
从通过所述软件取得的时钟值中,选择在取得定时上存在规定时间的间隔的2个时钟值,
计算选择出的2个时钟值的差,该规定时间充分大于通过所述软件取得时钟值时在时钟值的取得处理所需时间中产生的抖动,
所述规定时间大于或等于所述抖动的100倍。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/065228 WO2016189688A1 (ja) | 2015-05-27 | 2015-05-27 | クロック診断装置及びクロック診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107615205A CN107615205A (zh) | 2018-01-19 |
CN107615205B true CN107615205B (zh) | 2020-03-13 |
Family
ID=57393018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580080419.5A Active CN107615205B (zh) | 2015-05-27 | 2015-05-27 | 时钟诊断装置及时钟诊断方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10303204B2 (zh) |
JP (1) | JP6227196B2 (zh) |
CN (1) | CN107615205B (zh) |
TW (1) | TWI574151B (zh) |
WO (1) | WO2016189688A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020195192A1 (ja) * | 2019-03-26 | 2020-10-01 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御装置の診断方法 |
TWI759186B (zh) * | 2021-04-23 | 2022-03-21 | 友達光電股份有限公司 | 脈診裝置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03100815A (ja) | 1989-09-14 | 1991-04-25 | Nec Field Service Ltd | クロック故障検出回路 |
JP3072720B2 (ja) * | 1997-07-11 | 2000-08-07 | 日本電気株式会社 | 情報処理装置 |
US7350116B1 (en) * | 1999-06-08 | 2008-03-25 | Cisco Technology, Inc. | Clock synchronization and fault protection for a telecommunications device |
JP3457626B2 (ja) * | 2000-04-20 | 2003-10-20 | Necエレクトロニクス株式会社 | ジッタ検出回路 |
KR100423155B1 (ko) * | 2001-12-15 | 2004-03-16 | 엘지전자 주식회사 | 디피-피엘엘의 지터 감쇠 장치 및 방법 |
JP4271067B2 (ja) * | 2004-03-29 | 2009-06-03 | 富士通マイクロエレクトロニクス株式会社 | 非同期回路検証方法および非同期回路検証プログラム |
JP4952057B2 (ja) * | 2006-05-24 | 2012-06-13 | 日本電気株式会社 | クロック異常検出方法及びクロック異常検出プログラム |
US7816960B2 (en) * | 2007-08-09 | 2010-10-19 | Qualcomm Incorporated | Circuit device and method of measuring clock jitter |
WO2009031060A2 (en) * | 2007-09-03 | 2009-03-12 | Nxp B.V. | Clock supervision unit |
CN101719765B (zh) * | 2009-11-25 | 2012-01-25 | 中兴通讯股份有限公司 | 一种低抖动时钟的产生方法和装置 |
US8453043B2 (en) * | 2010-09-13 | 2013-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Built-in bit error rate test circuit |
US8203472B2 (en) * | 2010-09-20 | 2012-06-19 | Raytheon Company | Compensation of clock jitter in analog-digital converter applications |
CN102073008B (zh) * | 2010-11-08 | 2013-05-01 | 龙芯中科技术有限公司 | 片上时钟不确定性的测量电路装置及*** |
US8913704B2 (en) * | 2011-07-01 | 2014-12-16 | Infineon Technologies Ag | Method and system for jitter reduction |
JP2013077921A (ja) * | 2011-09-29 | 2013-04-25 | Toshiba Corp | クロック診断回路 |
JP2013156732A (ja) * | 2012-01-27 | 2013-08-15 | Hitachi Ltd | エレベータの制御装置及び制御方法 |
TWI474152B (zh) | 2012-04-20 | 2015-02-21 | Realtek Semiconductor Corp | 時脈相位差的估計裝置及方法 |
WO2014155706A1 (ja) * | 2013-03-29 | 2014-10-02 | 三菱電機株式会社 | 信号処理装置 |
JP6382029B2 (ja) * | 2013-09-20 | 2018-08-29 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 送信方法、受信方法、送信装置、及び受信装置 |
-
2015
- 2015-05-27 CN CN201580080419.5A patent/CN107615205B/zh active Active
- 2015-05-27 US US15/573,164 patent/US10303204B2/en active Active
- 2015-05-27 WO PCT/JP2015/065228 patent/WO2016189688A1/ja active Application Filing
- 2015-05-27 JP JP2017520153A patent/JP6227196B2/ja active Active
- 2015-07-09 TW TW104122259A patent/TWI574151B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP6227196B2 (ja) | 2017-11-08 |
JPWO2016189688A1 (ja) | 2017-12-28 |
US10303204B2 (en) | 2019-05-28 |
US20180129244A1 (en) | 2018-05-10 |
CN107615205A (zh) | 2018-01-19 |
TWI574151B (zh) | 2017-03-11 |
TW201642133A (zh) | 2016-12-01 |
WO2016189688A1 (ja) | 2016-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100306602A1 (en) | Semiconductor device and abnormality detecting method | |
US9400734B2 (en) | Apparatuses and methods for generating event codes including event source | |
CN107615205B (zh) | 时钟诊断装置及时钟诊断方法 | |
US20130262911A1 (en) | Method and data processing unit for providing a timestamp | |
US8943303B2 (en) | Monitoring circuit with a window watchdog | |
US10838795B2 (en) | Monitoring circuit with a signature watchdog | |
WO2016063816A1 (ja) | 計算機システムの異常予兆検出装置および方法 | |
CN105786614B (zh) | 电子设备中处理器的负载计算方法和负载计算*** | |
US11150715B2 (en) | Parallel processor and arithmetic processing method | |
US20150149829A1 (en) | Failure detecting apparatus and failure detecting method | |
JP5077815B2 (ja) | パルス入力装置 | |
CN111052690B (zh) | 数据获取方法及数据获取装置 | |
JP2020061124A (ja) | 並列処理装置及び演算処理方法 | |
JP6266190B2 (ja) | 多重系システム | |
US11378400B2 (en) | Offset calculation device, offset correction device, and offset calculation method | |
US20240086348A1 (en) | Capturing timestamp-based data in a dynamically aligned window | |
JP2023035058A (ja) | データ通信装置およびデータ途切れ検出方法 | |
KR20140039356A (ko) | 소프트웨어 모듈의 오류 검출 장치 및 그 방법 | |
EP2535818A1 (en) | Error generation indicator circuit, storage device, information processing device and control method of error generation indicator circuit | |
JP2016091278A (ja) | Icチップ | |
WO2015132934A1 (ja) | 情報処理装置および情報処理方法 | |
KR101549469B1 (ko) | 고장원인에 따른 센서 고장 허용 방법 및 그 장치 | |
KR101519351B1 (ko) | 태스크 수행 진단 장치 | |
JP5375756B2 (ja) | 時間監視装置及び方法 | |
JP2019003303A (ja) | 異常検出装置及び異常検出プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |